JPS6051319A - パルス整形回路 - Google Patents
パルス整形回路Info
- Publication number
- JPS6051319A JPS6051319A JP15943183A JP15943183A JPS6051319A JP S6051319 A JPS6051319 A JP S6051319A JP 15943183 A JP15943183 A JP 15943183A JP 15943183 A JP15943183 A JP 15943183A JP S6051319 A JPS6051319 A JP S6051319A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- variance
- power supply
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子回路のパルス整形回路に関するものであ
る。
る。
例来例の構成とその問題点
電子・通信機器で用いられるパルス整形回路は電源電圧
変動、温度変化に対して補償されていることが要求され
ている。
変動、温度変化に対して補償されていることが要求され
ている。
２ 〆′−一
以下図面全参照しながら従来のパルス整形回路について
説明する。
説明する。
第１図は、従来例のパルス整形回路の結線図であり、１
，４．７は抵抗、２，３はダイオード、５．６はＮｐＮ
）ランジスタ、８は電源端子、９は入力端子である。
，４．７は抵抗、２，３はダイオード、５．６はＮｐＮ
）ランジスタ、８は電源端子、９は入力端子である。
以上のように構成された従来例のパルス整形回路につい
て、その動作を以下に説明する。
て、その動作を以下に説明する。
電源電圧をＶａｃ、ダイオード２，３のアノード・カソ
ード間電圧をＶｎ、）ランジスタロのベース・エミッタ
間電圧をＶ＋ｓｘ６、抵抗１の抵抗値をＲ１とすると、
トランジスタ６のエミッタ電位Ｖｌ１６は、Ｖｘ６＝２
Ｖｏ −Ｖ＋ｓｚ６トナルｏ コ？Ｃテ、ｖＤハ、タイ
オード２，３を流れる電流ＩＤで決まり、より＝（Ｖｃ
ａ−２ＶＤ） ／Ｒ１である０電源電圧変動に対して考
えると、通常±２０％考えるから、電源電圧が高くなる
とＩｎが増加し、Ｖｏが大きくなり、ｖｘ６が上がる。
ード間電圧をＶｎ、）ランジスタロのベース・エミッタ
間電圧をＶ＋ｓｘ６、抵抗１の抵抗値をＲ１とすると、
トランジスタ６のエミッタ電位Ｖｌ１６は、Ｖｘ６＝２
Ｖｏ −Ｖ＋ｓｚ６トナルｏ コ？Ｃテ、ｖＤハ、タイ
オード２，３を流れる電流ＩＤで決まり、より＝（Ｖｃ
ａ−２ＶＤ） ／Ｒ１である０電源電圧変動に対して考
えると、通常±２０％考えるから、電源電圧が高くなる
とＩｎが増加し、Ｖｏが大きくなり、ｖｘ６が上がる。
反対に電源電圧が低くなると、ＸＤが減少し、’Ｉｘ６
が下がり、電源電圧変動に対し、トランジスタ６のエミ
ッタ電位は変動する。そして、低電圧でＶｃｃ＝５Ｖ程
度の場合、特にこの変動の影響が出る。入力端子９から
、時刻０からｔｌ の期間Ｈレベル、ｔ２の期間Ｌレベ
ル、ｔ２以後はＨレベルのパルスを入力すると、抵抗４
を介してトランジスタ６はｔｌからｔ２の期間のみオフ
となり、その他の期間はオンとなっているから、ｔｌか
らｔ２の期間のみトランジスタ６のエミッタは先に示し
たＶＢ２ ＝：２ ＶＤ −ＶＢＫ６の電位にバイアス
され、その期間はＬレベルとなる。よって、電源電圧が
変動すると、トランジスタ６のエミッタのパルスのＨレ
ベルは、電源電圧の変動することにより変動してしまい
、特に電源電圧が低い場合、その変動が太きいという欠
点がある。さらに、トランジスタ６のｔｌからｔ２期間
のエミッタのバイアスを位の温度％性Ｕ、９Ｖｘ６．／
、Ｔ＝＝ ２ （′ａ” ／ａＴ ） −（＆ｖ””／
ａＴ）ａｖｎ／ａＴ＋ ””’／ａＴ 、１： リＣ１
；Ｉ Ｖ ｚ ６／３Ｔ幸””／ａ Ｔとな９．１ダイ
オ一ド分の温度特性が残い温度特性についても、トラン
ジスタ６のエミッタのパルスのＨレベルが変動するとい
う欠点があり、トランジスタ６をパルス電流源として、
そのコレクタを接続する場合、電源電圧の変動、温度変
化に対してその欠点となっていた０発明の目的 本発明の目的は、電源電圧の変動、温度変化に対して安
定なパルス形成回路を提供することである０ 発明の構成 本発明のパルス整形回路は、電源電圧変動補償および温
度補償された定電流源が第１の抵抗およびエミッタホロ
アを形成する第１のトランジスタのベースに接続され、
前記第１のトランジスタのエミッタは第２のトランジス
タのエミッタおよび第３のトランジスタのコレクタに接
続され、前記第２のトランジスタのエミッタには第２の
抵抗が接続されているように構成したものであり、これ
により電源電圧の変動、温度変化に対して安定な動作が
実現される。
が下がり、電源電圧変動に対し、トランジスタ６のエミ
ッタ電位は変動する。そして、低電圧でＶｃｃ＝５Ｖ程
度の場合、特にこの変動の影響が出る。入力端子９から
、時刻０からｔｌ の期間Ｈレベル、ｔ２の期間Ｌレベ
ル、ｔ２以後はＨレベルのパルスを入力すると、抵抗４
を介してトランジスタ６はｔｌからｔ２の期間のみオフ
となり、その他の期間はオンとなっているから、ｔｌか
らｔ２の期間のみトランジスタ６のエミッタは先に示し
たＶＢ２ ＝：２ ＶＤ −ＶＢＫ６の電位にバイアス
され、その期間はＬレベルとなる。よって、電源電圧が
変動すると、トランジスタ６のエミッタのパルスのＨレ
ベルは、電源電圧の変動することにより変動してしまい
、特に電源電圧が低い場合、その変動が太きいという欠
点がある。さらに、トランジスタ６のｔｌからｔ２期間
のエミッタのバイアスを位の温度％性Ｕ、９Ｖｘ６．／
、Ｔ＝＝ ２ （′ａ” ／ａＴ ） −（＆ｖ””／
ａＴ）ａｖｎ／ａＴ＋ ””’／ａＴ 、１： リＣ１
；Ｉ Ｖ ｚ ６／３Ｔ幸””／ａ Ｔとな９．１ダイ
オ一ド分の温度特性が残い温度特性についても、トラン
ジスタ６のエミッタのパルスのＨレベルが変動するとい
う欠点があり、トランジスタ６をパルス電流源として、
そのコレクタを接続する場合、電源電圧の変動、温度変
化に対してその欠点となっていた０発明の目的 本発明の目的は、電源電圧の変動、温度変化に対して安
定なパルス形成回路を提供することである０ 発明の構成 本発明のパルス整形回路は、電源電圧変動補償および温
度補償された定電流源が第１の抵抗およびエミッタホロ
アを形成する第１のトランジスタのベースに接続され、
前記第１のトランジスタのエミッタは第２のトランジス
タのエミッタおよび第３のトランジスタのコレクタに接
続され、前記第２のトランジスタのエミッタには第２の
抵抗が接続されているように構成したものであり、これ
により電源電圧の変動、温度変化に対して安定な動作が
実現される。
実施例の説明
以下、本発明の実施例について図面を参照しながら説明
する。
する。
６ ′−
第２は本発明の一実施例に係るパルス整形回路の結線図
を示すものである。第２図において、１゜は電源電圧の
変動、温度変ｒヒに対して補償された定電流源、１１．
１２，１５．１６は抵抗、１３はＰＮＰ トランジスタ
、１４，１７はＮＰＮ）ランジスタ、１８は電源端子、
１９は入力端子であるＯ 以上のように構成された本実施例のパルス整形回路につ
いて以下その動作を説明する。
を示すものである。第２図において、１゜は電源電圧の
変動、温度変ｒヒに対して補償された定電流源、１１．
１２，１５．１６は抵抗、１３はＰＮＰ トランジスタ
、１４，１７はＮＰＮ）ランジスタ、１８は電源端子、
１９は入力端子であるＯ 以上のように構成された本実施例のパルス整形回路につ
いて以下その動作を説明する。
定電流源１０の電流値をＩｏ、抵抗１１の抵抗値をＲＨ
ｌ）ランジスタ１３．１７のベース・エミッタ間電圧を
それぞれＶ Ｂｘｉ３． ＶＢＩ＋１７とする。
ｌ）ランジスタ１３．１７のベース・エミッタ間電圧を
それぞれＶ Ｂｘｉ３． ＶＢＩ＋１７とする。
入力端子１９には、時刻０からｔｌの期間Ｈレベル、ｔ
ｌからｔ２の期間Ｌレベル、ｔ２以後Ｈレベルのパルス
が入力されており、抵抗１５を介してトランジスタ１４
のベースに加えられ、トランジスタ１４は、ｔｌからｔ
２の期間オンと々シ、トランジスタ１７のエミッタには
この期間Ｈレベルのパルスが発生する。このＨレベルの
電位ｖ１１１５は、Ｖｘ＋ｚ＝ Ｒ１１１ｏ＋ＶＢｘ＋
３− ＷＢｔ１７． Ｖｉ＋ｘ＋痒ＶＢｘ１７６ベー７ であり、ｖＩ＋１７＋＝Ｒ１１Ｉｏとなる。また、ａＶ
ｘ＋７／ＦＴ＝ ａ（Ｒ１１１ｎ ） ／ａＴ −）
；ａＶ Ｂｘ１ｓ／ａＴ −ａＶｎｘ１７／ ａ’ｒ
テアリ、フＶｎｔ１ｓ ／／ａＴ −４＝ ？’ＶＩＩ
Ｈ７／ ａ Ｔ Ｊ： ９、ａＶｔｔ１ｙ／ａ Ｔ ４
− Ｒ１１”Ｉｏ ／ ａ Ｔとなシ、定電流源１０を
電源電圧の変動、温度変化に対して安定にすることによ
り、トランジスタ１７のエミッタのパルスのＨレベルを
安定にすることができる。従って、トランジスタ１７を
パルス電流源として使用し、トランジスタ１７のコレク
タを接続する場合、電源電圧の変動、温度変化に対して
安定な動作を実現できる。
ｌからｔ２の期間Ｌレベル、ｔ２以後Ｈレベルのパルス
が入力されており、抵抗１５を介してトランジスタ１４
のベースに加えられ、トランジスタ１４は、ｔｌからｔ
２の期間オンと々シ、トランジスタ１７のエミッタには
この期間Ｈレベルのパルスが発生する。このＨレベルの
電位ｖ１１１５は、Ｖｘ＋ｚ＝ Ｒ１１１ｏ＋ＶＢｘ＋
３− ＷＢｔ１７． Ｖｉ＋ｘ＋痒ＶＢｘ１７６ベー７ であり、ｖＩ＋１７＋＝Ｒ１１Ｉｏとなる。また、ａＶ
ｘ＋７／ＦＴ＝ ａ（Ｒ１１１ｎ ） ／ａＴ −）
；ａＶ Ｂｘ１ｓ／ａＴ −ａＶｎｘ１７／ ａ’ｒ
テアリ、フＶｎｔ１ｓ ／／ａＴ −４＝ ？’ＶＩＩ
Ｈ７／ ａ Ｔ Ｊ： ９、ａＶｔｔ１ｙ／ａ Ｔ ４
− Ｒ１１”Ｉｏ ／ ａ Ｔとなシ、定電流源１０を
電源電圧の変動、温度変化に対して安定にすることによ
り、トランジスタ１７のエミッタのパルスのＨレベルを
安定にすることができる。従って、トランジスタ１７を
パルス電流源として使用し、トランジスタ１７のコレク
タを接続する場合、電源電圧の変動、温度変化に対して
安定な動作を実現できる。
以上のように本実施例によれば、電源電圧の変動や温度
変化に対して補償した定電流源１０を用い、さらに、ト
ランジスタ１３．抵抗１２で形成されるエミッタホロア
でトランジスタ１７の温度特性を補償する構成にするこ
とにより、電源電圧の変動や温度変化に対して安定なパ
ルス整形回路を実現し得る。
変化に対して補償した定電流源１０を用い、さらに、ト
ランジスタ１３．抵抗１２で形成されるエミッタホロア
でトランジスタ１７の温度特性を補償する構成にするこ
とにより、電源電圧の変動や温度変化に対して安定なパ
ルス整形回路を実現し得る。
発明の効果
以上の説明から明らかなように１本発明は電源７ ｌ−
〕 電圧変動補償および温度補償された定電流源が第１の抵
抗およびエミッタホロアを形成する第１のトランジスタ
のベースに接続され、前記第１のトランジスタは第２の
トランジスタのベースおよび第３のトランジスタのコレ
クタに接続され、前記第２のトランジスタのエミッタに
は第２の抵抗を接続するように構成しているので、電源
電圧の変動や温度変化に対して補償された安定なパルス
を発生できるという効果があり、第２のトランジスタを
パルス電流源として使用する場合、その応用範囲は、電
子機器に広く用いることができる。
〕 電圧変動補償および温度補償された定電流源が第１の抵
抗およびエミッタホロアを形成する第１のトランジスタ
のベースに接続され、前記第１のトランジスタは第２の
トランジスタのベースおよび第３のトランジスタのコレ
クタに接続され、前記第２のトランジスタのエミッタに
は第２の抵抗を接続するように構成しているので、電源
電圧の変動や温度変化に対して補償された安定なパルス
を発生できるという効果があり、第２のトランジスタを
パルス電流源として使用する場合、その応用範囲は、電
子機器に広く用いることができる。
第１図は従来のパルス整形回路の結線図、第２図は本発
明の一実施例に係るパルス整形回路の結線図である。 １０・・・・・・定電流源、１１，１２，１５．１６・
・・・・・抵抗、１３，１４，１了・・・・・・ＮＰＮ
）ランジスタ、１８・・・・・・電源端子、１９・・
・・・・入力端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ｒＸＵ ρ ｉｔ ｔ２
明の一実施例に係るパルス整形回路の結線図である。 １０・・・・・・定電流源、１１，１２，１５．１６・
・・・・・抵抗、１３，１４，１了・・・・・・ＮＰＮ
）ランジスタ、１８・・・・・・電源端子、１９・・
・・・・入力端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ｒＸＵ ρ ｉｔ ｔ２
Claims (1)
- 電源電圧変動補償および温度補償された定電流源が第１
の抵抗およびエミッタホロアを形成する第１のトランジ
スタのベースに接続され、前記第１のトランジスタのエ
ミッタは第２のトランジスタのベースおよび第３のトラ
ンジスタのコレクタに接続され、前記第２のトランジス
タのエミッタには第２の抵抗が接続されていることを特
徴とするパルス整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15943183A JPS6051319A (ja) | 1983-08-31 | 1983-08-31 | パルス整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15943183A JPS6051319A (ja) | 1983-08-31 | 1983-08-31 | パルス整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6051319A true JPS6051319A (ja) | 1985-03-22 |
Family
ID=15693590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15943183A Pending JPS6051319A (ja) | 1983-08-31 | 1983-08-31 | パルス整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6051319A (ja) |
-
1983
- 1983-08-31 JP JP15943183A patent/JPS6051319A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60205618A (ja) | カスコード接続電流源回路配置 | |
| US4644257A (en) | Band gap circuit | |
| JPS59184924A (ja) | 電流源装置 | |
| JPS6145315A (ja) | 基準電圧発生回路 | |
| US4352057A (en) | Constant current source | |
| JPH0115169B2 (ja) | ||
| JPS6051319A (ja) | パルス整形回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JP2547896B2 (ja) | 電流反転回路 | |
| JP2716219B2 (ja) | 電流ミラー回路 | |
| JPH0151207B2 (ja) | ||
| JP2859461B2 (ja) | 温度補償用回路 | |
| JPS6156529B2 (ja) | ||
| JP2528838Y2 (ja) | 直流電源回路 | |
| JPS61120220A (ja) | 基準電圧回路 | |
| JP2797620B2 (ja) | 比較回路 | |
| JPS634962B2 (ja) | ||
| JPH02199516A (ja) | 定電圧回路 | |
| JPS6252489B2 (ja) | ||
| JPS58208821A (ja) | 定電圧発生回路 | |
| JPH0681036B2 (ja) | 半導体論理回路 | |
| JPH0252884B2 (ja) | ||
| JPS6254313A (ja) | 定電圧回路 | |
| JPS63175907A (ja) | 定電流回路 | |
| JPS62133810A (ja) | 掛算回路 |