JPS605029B2 - Operation management device for multiple computer systems - Google Patents

Operation management device for multiple computer systems

Info

Publication number
JPS605029B2
JPS605029B2 JP54071925A JP7192579A JPS605029B2 JP S605029 B2 JPS605029 B2 JP S605029B2 JP 54071925 A JP54071925 A JP 54071925A JP 7192579 A JP7192579 A JP 7192579A JP S605029 B2 JPS605029 B2 JP S605029B2
Authority
JP
Japan
Prior art keywords
computer
operation management
management device
computers
multiple computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54071925A
Other languages
Japanese (ja)
Other versions
JPS55164962A (en
Inventor
敏徳 保坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP54071925A priority Critical patent/JPS605029B2/en
Publication of JPS55164962A publication Critical patent/JPS55164962A/en
Publication of JPS605029B2 publication Critical patent/JPS605029B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 この発明は複数台の計算機による多重化した多重計算機
システムにおいて、計算機の起動、停止、運転モードの
変更などの仕様変更に対処することができ、しかも標準
化した運転管理装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a standardized operation management device that can cope with changes in specifications such as starting, stopping, and changing operating modes of computers in a multiplexed computer system consisting of a plurality of computers. It is related to.

第1図は従来の多重計算機システムにおける運転管理装
置を示すブロック図であり、一例として2重系システム
を構成する場合を示す。
FIG. 1 is a block diagram showing an operation management device in a conventional multiple computer system, and shows, as an example, a case where a dual system is configured.

同図において、laおよびlbはそれぞれ計算機、2は
各計算機laおよびlbの役割、運転モードなどを制御
する運転管理装置、3aおよび3bはそれぞれ計算機l
aおよびlbとのインターフェース回路、4はオペレー
タパネル、5aおよび5bはそれぞれ計算機laおよび
lbからの指示あるいはオペレータパネル4からの手敷
指示によりある仕様に従って運転モードを決定するハー
ドウェア回路、6aおよび6bはこの運転モードを保持
する運転管理情報レジスタである。次に、上記構成に係
る多重計算機システムにおける運転管理装置の動作につ
いて説明する。
In the figure, la and lb are computers, 2 is an operation management device that controls the role and operation mode of each computer la and lb, and 3a and 3b are computers l.
4 is an operator panel; 5a and 5b are hardware circuits 6a and 6b that determine the operation mode according to a certain specification based on instructions from the computers la and lb or manual instructions from the operator panel 4, respectively; is an operation management information register that holds this operation mode. Next, the operation of the operation management device in the multiple computer system according to the above configuration will be explained.

まず、計算機laは運転管理装置1のインターフェース
回路3a、ハードウェア回路5aを経由して自系の運転
管理情報レジスタ6aをアクセスする。これにより、運
転管理情報レジスタ6aから運転状態情報が読み出され
て、計算機la及びlbに入力する。この動作と同時に
、インターフェース回路3b、ハードウェア回路5bを
経由して池系の運転管理情報レジスタ6bをアクセスす
ることも可能である。これにより、運転管理情報レジス
タ6bから運転状態情報が読み出され計算機la及びl
bに入力する。しかしながら、従来の多重計算機システ
ムにおける運転管理装置ではインターフェース回路、ハ
ードウェア回路、および運転管理情報レジスタがリレー
、ICなどの個別のハードウェア回路で構成し、複雑な
ロジック、インターロック回路をシステム毎に設計し、
製作するため、標準化を図ることが困難であり、しかも
仕様変更に対してハードウェアの改修が困難であった。
First, the computer la accesses its own operation management information register 6a via the interface circuit 3a and hardware circuit 5a of the operation management device 1. As a result, the operating state information is read from the operating management information register 6a and input to the computers la and lb. Simultaneously with this operation, it is also possible to access the system operation management information register 6b via the interface circuit 3b and the hardware circuit 5b. As a result, the operating status information is read from the operating management information register 6b and the computers la and l
Enter b. However, in conventional operation management devices for multiple computer systems, interface circuits, hardware circuits, and operation management information registers are composed of individual hardware circuits such as relays and ICs, and complex logic and interlock circuits are required for each system. designed,
Because it is manufactured, it is difficult to standardize it, and it is also difficult to modify the hardware in response to changes in specifications.

また、リレーを用いる場合には半導体に比べてその動作
速度が遅く、電源喪失後も運転管理情報を保持するため
には機械式保持リレーを使用する必要があるなどの欠点
があった。したがって、この発明の目的はシステム毎の
仕様に対して柔軟に対処でき、しかも標準化し易く、信
頼性の高い運転管理装置を提供するものである。
Furthermore, when using relays, the operating speed is slower than that of semiconductors, and there are drawbacks such as the need to use mechanical holding relays in order to maintain operation management information even after power is lost. Therefore, an object of the present invention is to provide an operation management device that can flexibly deal with the specifications of each system, is easy to standardize, and is highly reliable.

このような目的を達成するため、この発明はそれぞれ計
算機に対応して設けられている複数個の入出力ボートと
、それぞれの計算機からの指示あるいはオペレータパネ
ルからの手動指示に基づいて運転モード、各計算機の役
割などを決定するマイクロプロセッサを使用したプログ
ラム劉の論理判断回路と、それぞれの計算機に対応して
設けられ、最新の運転状態を保持する半導体メモリより
なるレジスタとを備えるものであり、以下実施例を用い
て詳細に説明する。
In order to achieve such an object, the present invention has a plurality of input/output boats provided corresponding to each computer, and an operation mode based on an instruction from each computer or a manual instruction from an operator panel. It is equipped with a program Liu's logic decision circuit using a microprocessor that determines the role of the computer, and a register consisting of a semiconductor memory that is provided corresponding to each computer and maintains the latest operating status. This will be explained in detail using examples.

第2図はこの発明に係る多重計算機システムにおける運
転管理装置の}実施例を示すブロック図であり、一例と
して2重系システムを構成する場合を示す。
FIG. 2 is a block diagram showing an embodiment of the operation management device in a multiple computer system according to the present invention, and shows, as an example, a case where a dual system is configured.

同図において、7aおよび7bは計算機laおよびlb
とのィンタ−フェースを司どろ10ボート、8は計算機
la,lbからの指示、あるいはオベレ−タパネル4か
らの手動指示に基づいて運転モードを決定してゆくマイ
クロプロッサを使用した論理判断回路9aおよび9bは
最新の運転状態を保持する半導体メモリよりなるレジス
タである。次に、上記構成に係る多重計算機システムに
おける運転管理装置の動作について説明する。まず、計
算機laは標準化したのボート7aを経由して論理判断
回路8と情報の入出力を行なう。この場合、論理判断回
路8はマイクロプロセッサを使用しているので、このマ
イクロプロセッサは計算機la,lbおよびオペレータ
パネル4からの手動指示を基に、あらかじめプログラム
された判断基準に従ってレジスタ9aおよび9bにセッ
トする。このため、レジスタ9aおよびgbには常に最
新の運転状態情報を保持する。この場合、マイクロプロ
セッサは計算機la,lbおよび外部からの手敷指示に
於ける競合の整理、ある条件下での10ボートのマスク
、アンマスク、ある条件下での計算機laおよびlb間
のインター。ツクなど、種々の条件をあらかじめプログ
ラムにより与えることができる。なお、以上は2重系シ
ステムの運転管理装置の場合について説明したが、これ
に限定せず、シングル系の通常のオペレータズコンソー
ル、汎用端末制御装置などに使用してもよいことはもち
ろんである。
In the figure, 7a and 7b are computers la and lb.
8 is a logical decision circuit 9a using a microprocessor that determines the operation mode based on instructions from the computers la, lb or manual instructions from the operator panel 4. Reference numeral 9b is a register made of semiconductor memory that holds the latest operating state. Next, the operation of the operation management device in the multiple computer system according to the above configuration will be explained. First, the computer la inputs and outputs information to and from the logic judgment circuit 8 via the standardized board 7a. In this case, since the logic judgment circuit 8 uses a microprocessor, this microprocessor sets the registers 9a and 9b according to preprogrammed judgment criteria based on manual instructions from the computers la, lb and the operator panel 4. do. Therefore, the latest operating state information is always held in the registers 9a and gb. In this case, the microprocessor sorts out conflicts between computers la and lb and manual instructions from outside, masks and unmasks 10 ports under certain conditions, and performs interoperability between computers la and lb under certain conditions. Various conditions can be given in advance by a program. Although the above description has been made regarding the case of an operation management device for a dual-system system, the present invention is not limited to this, and it goes without saying that the present invention may be used for a single-system normal operator's console, a general-purpose terminal control device, and the like.

以上、詳細に説明したように、この発明に係る多重計算
機システムにおける運転管理装置によれば、■ ハード
ウェアは標準化し、プログラムを変更することにより、
システム毎の要求仕様、仕様変更に対処できる。
As explained in detail above, according to the operation management device for a multiple computer system according to the present invention, ■ By standardizing the hardware and changing the program,
Able to handle required specifications and specification changes for each system.

{B’バッテリー付加により容易に電源喪失前の状態情
報を保護し、電源復帰後も運転管理情報の連続性を保証
できる。に} 計算機とのインターフェースを単純化、
標準化することができ、計算機から運転管理装置へのア
クセスも標準化できる。■ 計算機とマイクロプロセッ
サ間では計算機とりレー回路間と比べて、同一レベルで
の問答が可能であり、高速化、単純化することができる
などの効果がある。
{B' By adding a battery, the status information before power loss can be easily protected and the continuity of operation management information can be guaranteed even after power is restored. } Simplify the interface with the computer,
It can be standardized, and access from computers to operation management equipment can also be standardized. ■ Q&A between a computer and a microprocessor is possible at the same level as compared to between a computer and a relay circuit, and has the advantage of being faster and simpler.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の多重計算機システムにおける運転管理装
置を示すブロック図、第2図はこの発明に係る多重計算
機システムにおける運転管理装置の一実施例を示すブロ
ック図である。 laおよびlb・・・・・・計算機、2・・・・・・運
転管理装置、3aおよび3b……インターフェース回路
、4……オペレータパネル、5aおよび5b……ハード
ウェア回路、6aおよび6b・・・・・・運転管理情報
レジスタ、7aおよび7b……10ポ−ト、8・…・・
論理判断回路、9aおよび9b・・・・・・レジスタ。 なお、図中、同一符号は同一または相当部分を示す。第
1図 第2図
FIG. 1 is a block diagram showing an operation management device in a conventional multiple computer system, and FIG. 2 is a block diagram showing an embodiment of the operation management device in a multiple computer system according to the present invention. la and lb...computer, 2...operation management device, 3a and 3b...interface circuit, 4...operator panel, 5a and 5b...hardware circuit, 6a and 6b... ...Operation management information register, 7a and 7b...10 ports, 8...
Logic judgment circuit, 9a and 9b... register. In addition, in the figures, the same reference numerals indicate the same or corresponding parts. Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] 1 複数台の計算機に接続し、それぞれの計算機の役割
、運転モードなどを制御する多重計算機システムにおい
て、それぞれの計算機に対応して設けられている複数個
の入出力ポートと、それぞれの計算機からの指示あるい
はオペレータパネルからの手動指示に基づいて運転モー
ド、各計算機の役割などを決定するマイクロプロセツサ
を使用したプログラム制御の論理判断回路と、それぞれ
の計算機に対応して設けられ、最新の運転状態を保持す
る半導体メモリよりなるレジスタとを備えたことを特徴
とする多重計算機システムにおける運転管理装置。
1. In a multiple computer system that connects multiple computers and controls the role and operation mode of each computer, there are multiple input/output ports provided for each computer, and input/output ports from each computer. A program-controlled logical judgment circuit using a microprocessor that determines the operating mode and the role of each computer based on instructions or manual instructions from the operator panel, and a program-controlled logic decision circuit that is installed corresponding to each computer to check the latest operating status. 1. An operation management device for a multi-computer system, comprising: a register made of a semiconductor memory that holds the information.
JP54071925A 1979-06-08 1979-06-08 Operation management device for multiple computer systems Expired JPS605029B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54071925A JPS605029B2 (en) 1979-06-08 1979-06-08 Operation management device for multiple computer systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54071925A JPS605029B2 (en) 1979-06-08 1979-06-08 Operation management device for multiple computer systems

Publications (2)

Publication Number Publication Date
JPS55164962A JPS55164962A (en) 1980-12-23
JPS605029B2 true JPS605029B2 (en) 1985-02-07

Family

ID=13474586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54071925A Expired JPS605029B2 (en) 1979-06-08 1979-06-08 Operation management device for multiple computer systems

Country Status (1)

Country Link
JP (1) JPS605029B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59128659A (en) * 1983-01-12 1984-07-24 Hitachi Ltd Composite computer system
JPS59148968A (en) * 1983-02-14 1984-08-25 Hitachi Ltd Automatic operation device
JPS59172059A (en) * 1983-03-22 1984-09-28 Toshiba Corp Electronic computer system

Also Published As

Publication number Publication date
JPS55164962A (en) 1980-12-23

Similar Documents

Publication Publication Date Title
JPS605029B2 (en) Operation management device for multiple computer systems
JPS5979370A (en) System for controlling multiprocessor
JP4350283B2 (en) Parallel controller system
US6892258B1 (en) Hardware semaphores for a multi-processor system within a shared memory architecture
JPH03219360A (en) Multiprocessor control system
JPS5855536B2 (en) Common memory control circuit
JPH0546530A (en) Computer control circuit
KR0152225B1 (en) Access right control apparatus of shared memory
JPS5833974B2 (en) Multi-computer system startup equipment
JPS6315625B2 (en)
JPS62206661A (en) Additional processor
JP2558902B2 (en) Semiconductor integrated circuit device
JPH01152539A (en) Interruption processing system
JPH0721767B2 (en) Emulation method
JPS61269545A (en) Computer system
JPS63167939A (en) Emulator for microcomputer with built-in plural processors
JPH03111945A (en) Programmable controller
JPS62119663A (en) Information processing unit
JPS5827540B2 (en) information processing equipment
JPH06223046A (en) Bus tracing execution method
JPH1011102A (en) Duplex system
JPS62264338A (en) Single chip microcomputer for evaluation
JPS62191929A (en) Onerous software lock system
JPS6130309B2 (en)
JP2000105755A (en) Multiport controller, automatic operation controller for computer complex system having the same, and computer complex system having the automatic operation controller