JPS6315625B2 - - Google Patents

Info

Publication number
JPS6315625B2
JPS6315625B2 JP54162998A JP16299879A JPS6315625B2 JP S6315625 B2 JPS6315625 B2 JP S6315625B2 JP 54162998 A JP54162998 A JP 54162998A JP 16299879 A JP16299879 A JP 16299879A JP S6315625 B2 JPS6315625 B2 JP S6315625B2
Authority
JP
Japan
Prior art keywords
input
output
data processing
request signal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54162998A
Other languages
Japanese (ja)
Other versions
JPS5685134A (en
Inventor
Kei Furui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP16299879A priority Critical patent/JPS5685134A/en
Publication of JPS5685134A publication Critical patent/JPS5685134A/en
Publication of JPS6315625B2 publication Critical patent/JPS6315625B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は、データ処理装置の入出力制御装置の
改良に関する。特に、複数のデータ処理装置(チ
ヤネル装置を含む。本明細書において同じ。)と
複数の入出力装置とがクロス接続されている場合
の入出力装置接続制御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in an input/output control device for a data processing device. In particular, the present invention relates to an input/output device connection control method when a plurality of data processing devices (including channel devices; the same applies in this specification) and a plurality of input/output devices are cross-connected.

従来、データ処理装置を複数の入出力装置にク
ロス接続して入出力制御を行う方式が知られてい
る。この場合に、データ処理装置が入出力装置を
使用する方式として、各データ処理装置が入出力
装置を共有し、データ転送時に入出力装置を必要
最小限度の時間(例えば1バイトの転送時間)だ
け独占的に使用する方式が知られている。しか
し、この方式では、データ処理装置が使用してい
る入出力装置に対して、他のデータ処理装置の障
害やソフトウエアのミス等によりアクセスが行わ
れると独占的に使用している装置に悪影響が及ぶ
欠点を有する。
Conventionally, a method is known in which a data processing device is cross-connected to a plurality of input/output devices to perform input/output control. In this case, as a method for data processing devices to use input/output devices, each data processing device shares the input/output device, and when transferring data, the input/output device is used only for the minimum necessary time (for example, the time to transfer 1 byte). A method for exclusive use is known. However, with this method, if the input/output device used by a data processing device is accessed due to a failure in another data processing device or a software error, it will have a negative impact on the device that is exclusively using it. It has a wide range of drawbacks.

また、他の入出力装置の使用方式として、デー
タ処理装置が入出力装置を使用するときには、こ
れを独占し他のデータ処理装置からの使用をすべ
て禁止する方式が知られている。しかし、この方
式では、この使用禁止手段により、その系に属す
るデータ処理装置はいつさい入出力装置の使用が
できないので能率が悪くなる欠点を有する。
Furthermore, as another method of using an input/output device, a method is known in which when a data processing device uses an input/output device, it is monopolized and all use by other data processing devices is prohibited. However, this method has the disadvantage that the use prohibition means prevents the data processing devices belonging to the system from using the input/output devices at any time, resulting in a decrease in efficiency.

そこで、他のデータ処理装置からの使用を禁止
していた場合に、現在入出力装置を占有して使用
しているデータ処理装置が障害を起こしたとき
に、その使用の占有を解いて他のデータ処理装置
でも使用できるようにした技術が提案されている
(特開昭54−2635号公報、特開昭50−58954号公
報)。
Therefore, if use by other data processing equipment is prohibited, and the data processing equipment that is currently using the input/output device exclusively has a failure, the exclusive use of the input/output device can be released and other data processing equipment can be used. Techniques that can also be used in data processing devices have been proposed (Japanese Unexamined Patent Publications Nos. 54-2635 and 58954-1988).

しかし、この技術も現在占有中のデータ処理装
置に障害発生が生じたときにその占有を解除する
のみの構成であるため、例えば一つの入出力装置
をオンラインで使用中に、別のデータ処理装置が
そのプログラムのデバツクを行えるものではな
く、そのような処理はソフトウエアで行なわなけ
ればならないものであるため、簡単な構成で別の
データ処理装置の使用が可能でない問題があつ
た。
However, this technology is only configured to release the currently occupied data processing device when a failure occurs, so for example, if one input/output device is being used online, another data processing device However, the program cannot be debugged by the program, and such processing must be performed by software, so there is a problem in that it is not possible to use a separate data processing device with a simple configuration.

本発明はこの点を改良するもので、データ処理
装置が使用している入出力装置に対して、他のデ
ータ処理装置の障害やソフトウエアのミス等によ
る悪影響が及ぶことがなく、しかも、使用禁止手
段により入出力装置の使用を禁止されているデー
タ処理装置に、空き状態の入出力装置を使用させ
ることができる入出力装置の接続制御装置を提供
することを目的とする。
The present invention improves this point, and the input/output devices used by the data processing device are not adversely affected by failures in other data processing devices or software errors, and moreover, the input/output device used by the data processing device is It is an object of the present invention to provide an input/output device connection control device that allows a data processing device whose use of the input/output device is prohibited by a prohibition means to use an input/output device in an idle state.

本発明のデータ処理装置の入出力制御装置は、
第1および第2のデータ処理装置と複数の入出力
装置とを備え、 上記各データ処理装置はそれぞれ対応する入出
力装置使用要求信号の通路となる使用要求信号線
と入出力装置使用禁止要求信号の通路となる使用
禁止要求信号線が接続され、 前記各使用禁止要求信号線のいずれか一方をそ
れぞれ入力とし、さらに使用禁止状態を無効化す
るためのスイツチ回路入力が共通に入力された第
1および第2のアンドゲートと、 該第1のアンドゲートの出力と、該第1のアン
ドゲートに入力された使用禁止要求信号線が接続
されているデータ処理装置とは異なるデータ処理
装置に接続された使用要求信号線とを入力とする
第3のアンドゲートと、 前記第2のアンドゲートの出力と、該第2のア
ンドゲートに入力された使用禁止要求信号線が接
続されているデータ処理装置とは異なるデータ処
理装置に接続された使用要求信号線とを入力とす
る第4のアンドゲート回路と、 前記第3および第4のアンドゲートの出力を入
力とし、その出力を入出力装置に接続したオアゲ
ートと、 を備えたことを特徴とする。入出力装置に対し
て、他方のデータ処理装置の障害や、ソフトウエ
アのミスにより一方のデータ処理装置で使用して
いる入出力装置の動作への悪影響を防止し、しか
も他系におけるソフトウエアのデバグ等で必要と
する入出力装置を使用できるようにしたことを特
徴とする。
The input/output control device of the data processing device of the present invention includes:
The data processing devices each include a use request signal line serving as a path for a corresponding input/output device use request signal and an input/output device use prohibition request signal. A first circuit is connected to a use prohibition request signal line that serves as a passage for the use prohibition request signal line, and one of the use prohibition request signal lines is input to the first circuit, and a switch circuit input for disabling the use prohibition state is commonly input. and a second AND gate, connected to a data processing device different from the data processing device to which the output of the first AND gate and the use prohibition request signal line input to the first AND gate are connected. a third AND gate whose input is a use request signal line, and an output of the second AND gate and a use prohibition request signal line input to the second AND gate are connected. a fourth AND gate circuit whose input is a use request signal line connected to a data processing device different from that of the third AND gate, whose input is the output of the third and fourth AND gates, and whose output is connected to an input/output device. It is characterized by having an or gate with a For input/output devices, it is possible to prevent the operation of the input/output device used in one data processing device from being adversely affected due to a failure in the other data processing device or a software error, and to prevent software errors in the other system. The feature is that the input/output device required for debugging etc. can be used.

このことを図面に基づいて詳しく説明する。第
1図は、本発明一実施例構成図である。本例は、
2台のチヤネル装置が2台の入出力制御装置にク
ロス接続されている例を示す。第1図1および2
は、チヤネル装置である。このチヤネル装置1お
よび2には、入出力装置使用要求信号の通路とな
る使用要求信号線3および4が接続されている。
この使用要求信号線3および4は、セレクタ6お
よび7の入力端子にそれぞれ分岐して接続されて
いる。
This will be explained in detail based on the drawings. FIG. 1 is a configuration diagram of one embodiment of the present invention. In this example,
An example is shown in which two channel devices are cross-connected to two input/output control devices. Figure 1 1 and 2
is a channel device. Use request signal lines 3 and 4, which serve as paths for input/output device use request signals, are connected to the channel devices 1 and 2.
The use request signal lines 3 and 4 are branched and connected to input terminals of selectors 6 and 7, respectively.

また、チヤネル装置1には、チヤネル装置2へ
の入出力装置使用禁止要求信号の通路となる使用
禁止要求信号線9が接続されている。チヤネル装
置2には、チヤネル装置1への入出力装置使用禁
止要求信号の通路となる使用禁止要求信号線10
が接続されている。この使用禁止要求信号線9お
よび10は、セレクタ6および7の入力端子に分
岐してそれぞれ接続されている。このセレクタ6
および7のセレクタ出力は、それぞれ入出力装置
12および13に接続されている。このセレクタ
6および7には、スイツチ回路14および15が
それぞれ接続されている。このスイツチ回路14
または15は、パネルから人手により操作される
回路であつて、これは上記使用禁止状態を無効化
するためのものである。
Further, a usage prohibition request signal line 9 is connected to the channel device 1, which serves as a path for an input/output device usage prohibition request signal to the channel device 2. The channel device 2 includes a use prohibition request signal line 10 that serves as a path for the input/output device use prohibition request signal to the channel device 1.
is connected. The use prohibition request signal lines 9 and 10 are branched and connected to input terminals of selectors 6 and 7, respectively. This selector 6
The selector outputs of and 7 are connected to input/output devices 12 and 13, respectively. Switch circuits 14 and 15 are connected to the selectors 6 and 7, respectively. This switch circuit 14
Reference numeral 15 denotes a circuit manually operated from the panel, which is used to invalidate the above-mentioned prohibited state.

第2図は、上記例のセレクタ6および7の電気
回路例を示す図である。説明を容易にするため外
部との結線については第2図はセレクタ6の場合
を示している。アンドゲート17および18の入
力端子には、使用禁止要求信号線10および9が
それぞれ接続されている。このアンドゲート17
および18のインバート入力端子には、スイツチ
回路14の出力が共通に接続されている。このア
ンドゲート17および18の出力は、アンドゲー
ト19および20のインバート入力端子にそれぞ
れ接続されている。このアンドゲート19および
20の他の入力端子には、使用要求信号線3およ
び4がそれぞれ接続されている。このアンドゲー
ト19および20の出力は、オアゲート21の入
力端子に接続されている。このオアゲート21の
出力は、入出力装置12に接続されている。
FIG. 2 is a diagram showing an example of the electric circuit of the selectors 6 and 7 in the above example. For ease of explanation, FIG. 2 shows the case of the selector 6 for connection to the outside. Use prohibition request signal lines 10 and 9 are connected to input terminals of AND gates 17 and 18, respectively. This and gate 17
The output of the switch circuit 14 is commonly connected to the invert input terminals 18 and 18. The outputs of AND gates 17 and 18 are connected to invert input terminals of AND gates 19 and 20, respectively. Use request signal lines 3 and 4 are connected to other input terminals of AND gates 19 and 20, respectively. The outputs of AND gates 19 and 20 are connected to the input terminal of OR gate 21. The output of this OR gate 21 is connected to the input/output device 12.

このような構成で、いま、ソフトウエアの内容
によりチヤネル装置1から使用禁止要求信号がセ
レクタ6または7に送られ、スイツチ回路14ま
たは15も「OFF」の状態である場合を説明す
る。この状態では、セレクタ6および7内のアン
ドゲート17および18のインバート入力は
「H」レベルとなる。このため、使用禁止要求信
号が入力しているアンドゲート18からは「H」
レベルの出力信号が送出されるが、アンドゲート
17からは「L」レベルの出力信号が送出され
る。
With such a configuration, a case will now be described in which a use prohibition request signal is sent from the channel device 1 to the selector 6 or 7 depending on the contents of the software, and the switch circuit 14 or 15 is also in the "OFF" state. In this state, the invert inputs of AND gates 17 and 18 in selectors 6 and 7 are at "H" level. Therefore, the AND gate 18 to which the use prohibition request signal is input is "H".
The AND gate 17 outputs an "L" level output signal.

この「L」レベルの出力信号は、アンドゲート
19のインバート入力として与えられる。したが
つて、ソフトウエアの内容によりチヤネル装置1
から使用要求信号がアンドゲート19に与えられ
れば、セレクタ6または7から「H」レベルが出
力され、チヤネル装置1と入出力装置12または
13は接続状態となる。他方、アンドゲート20
のインバート入力には、上記アンドゲート18か
ら「H」レベルの出力信号が与えられる。このた
め、アンドゲート20は閉じられ、チヤネル装置
2から使用要求信号がアンドゲート20に与えら
れても遮断される。したがつて、チヤネル装置1
は、入出力装置12または13と独占的に接続さ
れ、チヤネル装置2の障害やソフトウエアミスに
よる悪影響を受けることがない。
This "L" level output signal is given as an invert input to AND gate 19. Therefore, depending on the content of the software, channel device 1
When a use request signal is applied to the AND gate 19, an "H" level is output from the selector 6 or 7, and the channel device 1 and the input/output device 12 or 13 are connected. On the other hand, and gate 20
An "H" level output signal is applied from the AND gate 18 to the invert input of the circuit. Therefore, AND gate 20 is closed, and even if a use request signal is applied to AND gate 20 from channel device 2, it is blocked. Therefore, channel device 1
is exclusively connected to the input/output device 12 or 13, and is not adversely affected by a failure in the channel device 2 or a software error.

また、上記状態において、スイツチ回路14ま
たは15を「ON」状態とする。この状態ではア
ンドゲート17および18のインバート入力に
は、「H」レベルの信号が与えられる。したがつ
て、アンドゲート17および18から「L」レベ
ルの信号が出力される。この「L」レベルの信号
がアンドゲート19および20のインバート入力
として与えられ、アンドゲート20にチヤネル装
置2から使用要求信号が与えられれば、セレクタ
6(または7)から「H」レベルの信号が送出さ
れる。これにより、チヤネル装置2を、入出力装
置12または14と接続させることができる。
Further, in the above state, the switch circuit 14 or 15 is turned on. In this state, "H" level signals are applied to the invert inputs of AND gates 17 and 18. Therefore, AND gates 17 and 18 output "L" level signals. If this "L" level signal is given as an invert input to the AND gates 19 and 20, and a use request signal is given to the AND gate 20 from the channel device 2, an "H" level signal is sent from the selector 6 (or 7). Sent out. Thereby, the channel device 2 can be connected to the input/output device 12 or 14.

したがつて、チヤネル装置1が使用していない
入出力装置12または13に対応するスイツチ回
路14または15を操作により「ON」状態にす
れば、チヤネル装置2はこの使用されていない入
出力装置12または13を使用することができ
る。
Therefore, if the switch circuit 14 or 15 corresponding to the input/output device 12 or 13 that is not being used by the channel device 1 is turned on by operation, the channel device 2 will turn on the input/output device 12 or 13 that is not being used. or 13 can be used.

本発明は以上説明したように、データ処理装置
(チヤネル装置を含む)が、他のデータ処理装置
へ入出力装置使用禁止要求信号を送出したときに
は、この他のデータ処理装置の入出力装置使用信
号を遮断するとともに、データ処理装置が使用し
ていない入出力装置については、スイツチ回路を
設けて上記他のデータ処理装置が使用できるよう
にした。したがつて、オンライン処理側にデータ
処理装置の障害やソフトウエアミス等によるオフ
ライン処理側からの悪影響を与えることがない。
しかも、オフライン処理側では、ソフトウエアの
デバグや障害追跡を行うことができ、システムの
安全性を高めることができる等の効果を有する。
As explained above, when a data processing device (including a channel device) sends an input/output device use prohibition request signal to another data processing device, the input/output device usage signal of this other data processing device is In addition, switch circuits were provided for input/output devices not used by the data processing device so that they could be used by other data processing devices. Therefore, the online processing side is not adversely affected by the offline processing side due to data processing device failures, software mistakes, etc.
Moreover, on the offline processing side, software can be debugged and troubleshooting can be performed, and system safety can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明一実施例構成図。第2図は上記
例のセレクター構成図。 1.2…チヤネル装置、3.4…使用要求信号
線、6.7…セレクタ、9.10…使用禁止要求
信号線、12.13…入出力装置、14.15…
スイツチ回路、17〜20…アンドゲート、21
…オアゲート。
FIG. 1 is a configuration diagram of an embodiment of the present invention. FIG. 2 is a configuration diagram of the selector in the above example. 1.2...Channel device, 3.4...Use request signal line, 6.7...Selector, 9.10...Use prohibition request signal line, 12.13...I/O device, 14.15...
Switch circuit, 17-20...And gate, 21
…orgate.

Claims (1)

【特許請求の範囲】 1 第1および第2のデータ処理装置と複数の入
出力装置とを備え、 上記各データ処理装置はそれぞれ対応する入出
力装置使用要求信号の通路となる使用要求信号線
と入出力装置使用禁止要求信号の通路となる使用
禁止要求信号線が接続され、 前記各使用禁止要求信号線のいずれか一方をそ
れぞれ入力とし、さらに使用禁止状態を無効化す
るためのスイツチ回路入力が共通に入力された第
1および第2のアンドゲートと、 該第1のアンドゲートの出力と、該第1のアン
ドゲートに入力された使用禁止要求信号線が接続
されているデータ処理装置とは異なるデータ処理
装置に接続された使用要求信号線とを入力とする
第3のアンドゲートと、 前記第2のアンドゲートの出力と、該第2のア
ンドゲートに入力された使用禁止要求信号線が接
続されているデータ処理装置とは異なるデータ処
理装置に接続された使用要求信号線とを入力とす
る第4のアンドゲート回路と、 前記第3および第4のアンドゲートの出力を入
力とし、その出力を入出力装置に接続したオアゲ
ートと、 を備えたことを特徴とするデータ処理装置の入
出力制御装置。
[Scope of Claims] 1. First and second data processing devices and a plurality of input/output devices are provided, and each of the data processing devices has a usage request signal line that serves as a path for a corresponding input/output device usage request signal. A use prohibition request signal line that serves as a path for the input/output device use prohibition request signal is connected, one of the above use prohibition request signal lines is input, and a switch circuit input for disabling the use prohibited state is connected. A data processing device to which the first and second AND gates input in common, the output of the first AND gate, and the use prohibition request signal line input to the first AND gate are connected. a third AND gate whose input is a use request signal line connected to a different data processing device; an output of the second AND gate; and a use prohibition request signal line input to the second AND gate. a fourth AND gate circuit whose input is a use request signal line connected to a data processing device different from the connected data processing device; and whose input is the output of the third and fourth AND gates; An input/output control device for a data processing device, comprising: an OR gate having an output connected to an input/output device;
JP16299879A 1979-12-14 1979-12-14 Input/output controlling system for data processor Granted JPS5685134A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16299879A JPS5685134A (en) 1979-12-14 1979-12-14 Input/output controlling system for data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16299879A JPS5685134A (en) 1979-12-14 1979-12-14 Input/output controlling system for data processor

Publications (2)

Publication Number Publication Date
JPS5685134A JPS5685134A (en) 1981-07-11
JPS6315625B2 true JPS6315625B2 (en) 1988-04-05

Family

ID=15765248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16299879A Granted JPS5685134A (en) 1979-12-14 1979-12-14 Input/output controlling system for data processor

Country Status (1)

Country Link
JP (1) JPS5685134A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61168443U (en) * 1985-04-08 1986-10-18
JPS6227850A (en) * 1985-07-30 1987-02-05 Fujitsu Ltd Terminal controller
JPS638997U (en) * 1986-07-04 1988-01-21

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5058954A (en) * 1973-09-26 1975-05-22
JPS542635A (en) * 1977-06-08 1979-01-10 Hitachi Ltd Input-output control system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5058954A (en) * 1973-09-26 1975-05-22
JPS542635A (en) * 1977-06-08 1979-01-10 Hitachi Ltd Input-output control system

Also Published As

Publication number Publication date
JPS5685134A (en) 1981-07-11

Similar Documents

Publication Publication Date Title
US4964074A (en) In-circuit emulator
US3921141A (en) Malfunction monitor control circuitry for central data processor of digital communication system
GB1565536A (en) Computer systems
US4580246A (en) Write protection circuit and method for a control register
US3680052A (en) Configuration control of data processing system units
US4012593A (en) Bidirectional repeater in data transmission system
JPS6315625B2 (en)
US4066883A (en) Test vehicle for selectively inserting diagnostic signals into a bus-connected data-processing system
JPH0152774B2 (en)
US3256513A (en) Method and circuit arrangement for improving the operating reliability of electronically controlled telecom-munication switching systems
JP2626127B2 (en) Backup route test method
SU1179361A1 (en) Interface for linking computers
JPS605029B2 (en) Operation management device for multiple computer systems
JPH0380303A (en) Duplexing device
SU1035596A2 (en) Device for interfacing two computers
JPS6146548A (en) System change control system
JPS5827540B2 (en) information processing equipment
JPS63125032A (en) Data bus repeating installation
JPH0821012B2 (en) Direct memory access system switching device
JPS58203534A (en) Electronic computer system
JPH0363098B2 (en)
JPS5825286B2 (en) input/output device
JPS61239318A (en) System for transmitting signal indicating abnormality of power source
CS209399B1 (en) Connection for detection of wrong address
JPH04372539A (en) Power interruption controller of terminal equipment