JPS60501185A - 自動車の速度記録計 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 自動車の速度記録計 本発明は所定の路面距離に相応するパルス分離をともなう制御パルスを発生する ため自動車の速度計と接続されるようにされた・ぐルス発生器と、前記パルスと 内部発生されるクロック表示とに基すき測定値を作成するための装置と、走行距 離に応じてデータディプレッション（減損）をともなって前記測定値を記憶する 電子メモリと、前記メモリと連結され、記録計と接続して記憶されたデータを読 出すことによシ視覚的に速度を再生するだめの読出し装置とにより構成された、 所定の路面走行距離にわたり自動車の速度ケ継続的に記録する装置に関する。

これまで所定の路面距離にわたって、例えば交通事故の際のような特定の読出し 時間に先立ち自動車の速度の経移を再生するだめの速度記録計としてのこのよう な装置の用途は主としてトラックやバスのような大型車に限定されていた。組込 み式の、少なくとも部分的には機械的に動作する速度グラフ記録計を有する従来 型の装置は比較的複雑であり、動作中、機械的な作用に敏感であったので、事故 に関して速度を再生するという使命を達成するには不十分であるという事態が応 々にして生じた。

上記の種類のより新型の装置、例えはＤＥＡ第２９２９１６８号および３１２３ ８７９号では、機械的に動作する部品に帰因する問題点は別個の外部記録計と組 合わせて自動車自体に据付けられた装置への完全に電子的なデータ記憶により解 消されておシ、前記外部記録計を用いて、自動車内の電子装置への接続と、記憶 されたデータの読出しによシ視覚的な速度の再生が可しかし、上記の刊行物にょ シ公知の装置は例えば各記録ご七のクロック表示、回転数および燃料消費などの 速度以外の動作パラメタを記録する必要があるため電子メモリの記憶容量ががな シ要求されるので構造上比較的複雑であシ、またはメモリの設計上の理由により 極めて限定された路間距離についてだけしか速度を再生することができないとい う難点を有している。

ＤＥ−Ａ第２９２９１６８号に記載された装置では路間距離センサからの各路間 距離パルス用の３つの直列接続されたＰＩＦＱ−シフトレジスタを有する電子メ モリの、第１のシフトレジスタの第１の位置にはクロック表示が記憶されている 。各パルスごとに第１のシフトレジスタ内でクロック表示は前進し、次の、そし て後続のシフトレジスタへ転送される際、前記シフトレジスタが第１のシフトレ ジスタ用のシン、ト周波数よシも低い周波数、例えば半分または１１５の周波数 にてクロックされることによシデータ減損が達成され、それにょシ２番目または ５番目の記録だけが１つのシフトレジスタから次のシフトレジスタへとそれぞれ 転送される。このメモリ設計では実際には、速度の再生は数１００メートルの路 間距離に限定されてしまう。

ＤＥ−Ａ第３１２３８７９号にもとすく装置では、バッファ制御ＣＭＯＳメモリ が電子メモリとして使用され、また速度の他に、各記録に関連するクロック表示 をともなっていくつかの動作パンメタのデータが記憶される。メモリへのデータ の集配信はこの場合、不連続的な記憶によシ達成されることによシ、新しいデー タは先行する記録から所定の範囲まで変化するがまたは、２つの記録の間で所定 の最大路間距離を超えた場合だけ記憶される。計算装置として使用されるマイク ロプロセッサは上記の理由から数段階で必要な比較動作を実行するようにプログ ラムされなければならない。

本発明の目的はコストと操作の面でも乗用車にも取付けるのに適し、既製の自動 車にも簡単に取付けられる、設計が簡単で安価な上記の種類の装置を提供するこ とである。

この目的は本発明にもとすき、パルス発生器はカウンタとして動作しかつ内部発 生されるクロックパルスにょシ増分される作業用記憶領域を有するマイクロプロ セッサの第１の割込み入力に接続され、前記記憶領域は前記第１の割込み入力に 接続されて、割込み信号として機能するパルス発生器からの各パルスごとに、ま たは前記カウントが記憶された所定の最大値を超えると発生される内部割込み信 号によって前記カウントまたは前記最大値を、またはそこから導出される速度値 を伝送して電子メモリに記憶し、電子メモリは直列接続され、それぞれが環状に 配置された多数のメモリ位置を有する多数のメモリブロックよシ構成され、前記 メモリ位置は継続して周期的に反復される連続順序で、アドレスレジスタとして 機能するマイクロプロセッサ内の作業用記憶領域がら個別にアドレス可能であり 、前記各ブロックの記憶領域は最後の１つを除き各セクションの第１にアドレス される位置に関連するマークを附した多数の記憶セクションに配置され、それに より第１の記憶ブロックは前記第１の割込み入力または前記内部割込みに応答し てマイクロプロセッサからアドレスされ、前記カウントまたは前記最大値をそ４ れぞれ、またはそこから導出された速度値を継続的にかつ個別的に第１の記憶ブ ロックの記憶位置に記録し、記憶ブロックは最後の１つを除き全て、一方では最 後にアドレスされる記憶位置を含む記憶セクションの全ての記憶位置に、また他 方ではマイクロプロセッサの演算論理装置に接続されたデータ入力に接続された データ出力を有し、前記記憶位置内の測定値を実際の記憶ブロック内のマークを 附された記憶位置がアドレスされるごとに前記演算論理装置へと伝送して、全て の前記記憶位置内の測定値に基ずく単一の関数値を作成し、第１の記憶ブロック 以後の各記憶ブロックは先行する記憶ブロック内のマークを附された記憶位置の それぞれのアドレス指定に応答してマイクロプロセッサによ）アドレスされ、先 行する記憶ブロック内の記憶セクションの予備データに派生する関数値を継続的 かつ個別的に記録する構成によって達成される。

この設計によって路間距離パルスによシ直接的に得られたカウントまたは簡単な 計算によってそこから導出された推定速度値だけが、一定の路間距離に相応する パルス分離をともなってパルス発生器から供給されるそれぞれの割込み信号ごと Ｋ、同期的なりロック表示なしに電子メモリに記憶され、各記録ごとの速度値は 、自動車に取付けられた装置のマイクロプロセッサまたは携帯用端末機として設 計可能な外部記録装置内の先行する割込み信号以降に得られたカウントに相応す る数で割った定数として作成される。

データの減損は１つの記憶ブロックから次の記憶ブロックへの転送の際に比較動 作のような極めて簡単な計算動作だけを要する極めて迅速な記憶算法によシ継続 的に実行される。

これらの要素はいずれも、容量および電流消費が極めて限定された２にバイトＣ ＭＯ８ｆｉＲＡＭメモリのようなメモリによって、時間的に逆のぼって対数的に 増分するデータ減損をともない１００キロメートル以上の相当の路間距離にわた る速度グラフを再生できるように速度値を継続的に記録でき、従って最も直前に 走行した路間距離が、例えば連続する記録間のわずか２メートルの路間距離に相 応する比較的精密な分解能で、再生されるという機能を含んでいる。

以下添附図面を参照しつつ本発明の１実施例を詳細に説明する。

第１図は本発明にもとすく速度記録計の１実施面の構成図、第２図は装置の動作 を説明するための流れ図、第１図に示す実施例では、自動車の速度計１例えば自 動車の速度計のケーブルにパルス発生器２が連結され、所与の一定の路間距離に 相応する分離を有するパルスを発生するようになっている。例えば、パルス発生 器は光源と光機出機構との間に、例えば自動車が２ｒｒＬ走行するごとにパルス を供給するような比率で配置された有孔ディスクを有する光学装置でよい。

パルス発生器２からのパルスは、制御信号としてマイクロプロセッサ４の第１の 割込み人力３に供給され、前記マイクロプロセッサは、０ＭＯ８型のものでよく 、前記パルスはカウンタとして機能するマイクロプロセッサ４の作業用メモリ５ の領域５α内でのカウント動作用の割込み信号として使用される。カウンタ５α は入力３における２つの連続する割込み信号ごとの間でマイクロプロセッサ４の 内部クロック制御６から供給されるクロックパルスをカウントする。各側込み信 号にてカウントは読出され、カウンタ５αは０にリセットされる。

補足的にカウントの最大値が作業用メモリ５内の別個のメモリ位置５ｂに記憶さ れている。割込み信号と予期される次の割込み信号の間のカウントが、例えば自 動車の停止によって前記最大値を超えると、第２の割込み信号が発生され、この 信号によシ最大値が読出され、カウンタは０にリセットされる。ちなみに前記の カウント超過はマイクロプロセッサ４内の比較動作によって継続的に検知される 。

割込み信号でのカウントまたは前記最大値はそれぞれ速度と反比例する時間表示 を表わし、記憶された最大値は定限ごとに速度Ｑ　ＫＶ’ｈの表現であるとみな し得る。

既に述べた装置に加えて、マイクロプロセッサ４は公知のととく制御および計算 動作を実行するためのプログラムを含むプログラムメモリ７と、それぞれアドレ ス指定およびデータ入力／出力のゲート８および９と、内部電圧源１０とを具備 しておシ、前記各装置は母線１１．１２および１３を介して相互に通信可能であ る。

それぞれの割込み信号にて生じるカウントまたは演算論理装置６αにて簡単な除 算によシ計算可能である導出された速度値を記録する目的で、マイクロプロセッ サ４は電子メモリー４に接続されている。

メモリー４は多数の直列に配置された記憶ブロックを具備しておシ、そのうち第 １図の構成図では４つの記憶ブロック１５゜１６．１７および１８を図示してい るが、この個数は点線で示唆しているように例えば８個のようにもっと多いこと が望□ましい。記憶ブロック１５ないし１８の各々は、アドレスカウンタとして 動作するマイクロプロセッサ４の作業用メモリ５の領域５Ｃ内でカウンタ１９， ２０，２１および２２としてそれぞれ機能する独立したレジスタブロックからア ドレスされる、いわゆる「環状リスト」として配置された多数の記憶位置Ｉ、１ ．Ｌ２．・・・Ｌ、１．Ｌｎを有している。レジスタブロック１９，２０，２１ および２２はそれぞれｍ−ビットカウンタの形式のものであシ、クロック制御６ からのパルスによシ増分される。ｍの値はブロック１５ないし１８の記憶位置の 数に応じて２ｍ）ｎｌｃよシ決定される。適切な比率は例えば、各ブロックごと に２８の記憶位置と、８ビツトレジスタブロツクがアドレスカウンタ領域５ｃ内 に存在する比率である。このようにして、ブロックの記憶位置はこのようにして 、個々の記憶位置内にマイクロプロセッサ４から供給されたカウントまたは速度 データを個々に書込むため、継続して循環的に反復する連続順序にてアト９レス される。

さらに、記憶ブロック１５ないし１８の各々には記憶位置Ｌ１ないしＬ□が、各 セクション内の例えば２つの記憶位置の数と等しいことが望ましいが必らずしも 不可欠ではない数だけ配置され、また記憶ブロック１５ないし１８の各々では、 最後のブロック１８を除いて各セクションの第１の記憶位置にマークが附される 。この記号付けは各セクションに２個の記憶位置の場合には記憶位置用のアドレ ス指示における最下位ビットによって達成されるので、例えば最下位ビットの値 ０がマークを８ 附された記憶位置と関連づけられる。

記憶位置の周期的な継続アドレス指定においては、これらの記憶位置はマイクロ プロセッサ４からデータを受け、またそこにデータを転送するため、第２図の流 れ図に図示され、かつ以下に説明するようにマイクロプロセッサ４に個々に連続 して接続されている。

第１の記憶ブロック１５は入力３における各割込み信号またはカウントによる所 定の最大値の超過によ多発生される前記内部割込み信号の各々に応答してマイク ロプロセッサ４からアドレスされ、かくして割込み信号にて生じるカウントまた は前記最大値はそれぞれ第１の記憶ブロック１５の記憶位置へと個々に書込まれ る。

このようにして、速度値を表わすデータが通常、第１の記憶ブロック１５内のそ れぞれの記憶位置に記録されるごとに、また新たなデータが継続的に記録される ごとに、例えば２つの記憶位置よシ成るそれぞれのセクションの第１の記憶位置 の上記のマークは第１のノロツク１５にてデータを、データ減損をともない次の 記憶ノロツク１６へと転送するために利用され、そのことによってデータはノロ ツク１５のおのおのの記憶セクション用の次のノロツク１６内の単一の記憶位置 だけに転送される。

この目的のため、マイクロプロセッサ内で、アドレスカウンタ５Ｃの関連するレ ジスタブロックを用いた記憶ブロックの記号を附された記憶位置のアドレス指定 ごとに、すなわち例えば記憶位置アドレスの最下位ビットが１からＯに変化した 時に内部割込み信号が発生され、この割込み信号に応答してマイクロプロセッサ ４は関連するセクションの全ての記憶位置内の、すなわちマークを附された記憶 位置と後続の記憶位置の双方のデータ内容を読出して、記号を附された記憶位置 へと新た彦データを書込むまえに上記の記憶位置を空にし、壕だそれらのデータ 内容はマイクロプロセッサ４へと転送され、その演算論理装置６αはかくしで供 給されたデータ、たとえば２つの速度値に基づき単一の関数値を算出して、この 値は次の記憶ブロック１６内のアドレスされた記憶位置へと転送され、かつ書込 まれる。

この関数値は通常、空の記憶セクション内の個々の記憶位置内に記録されたデー タの最小値または最大値であるので、その計算はマイクロプロセッサ４での簡単 な計算または比較演算にて実行できる。

記憶ブロック１６へのデータの継続的な記録と、このブロックから次のブロック へのデータの転送と、次のブロックへのデータの書込みその他は完全にアナログ 式に実行されるので、最後のノロツク１８を除き各ブロックでは関連セクション の記憶位置を空にすることは記号を附された記憶位置のアドレス指定によシ達成 され、そのデータ内容はマイクロプロセッサ４に転送されて、そこで次の記憶ブ ロックに転送される単一の関数値が計算される。前述のように、最後の記憶ブロ ック１８では記憶位置にマーク附けは行なわれず、ブロック１７の記憶セクショ ンからのデータに基すき計算された関数値の、ブロック１８の個々の記憶位置へ の書込みにおいて、簡単な重ね書込みが行Ｏ なわれ、それによって最も旧い速度値はブロック１８にそのつどの新たな記録を 書込むために継続的に取消される。

このようにして、データの記録と転送は入力３における各割込み信号に関しては それぞれのカウントまたは前記最大値の、またはその値に相応する速度値の、マ イクロプロセッサ４がらメモリ１４の第１の記憶ブロック１５への記録として説 明することができ、またブロック１５，１６および１７のいずれかのマークを附 された記憶位置の各アドレス指定に関してはこのブロックから次のブロック１６ ，１７および１８のそれぞれの転送として説明することができる。

従って、ｍ個の記憶ブロックの場合、最後の記憶ブロック１８では第１の記憶ブ ロック１５に書込まれるそれぞれの数の２ｍの新たな信用に旧い値が取消される ようにみえる。新たな値が各路間距離りについて記憶ブロック１５へと導入され 、各記憶ブロックが２ｐの記憶位置を有しているとすると、速度の記録は、最も 新たに走行された距離について精密な分解能で、Ｌ・２ｐ・（２ｍ−１） の路間距離をカバーするｍ・２ｐの記憶位置の容量を有する電子メモリに記憶さ れる。前記の最も新たに走行された距離については、記録はブロック１５に記憶 され、時間的にさらに逆のほろ路間距離に関しては、次第に分解能が低下し、そ の記録はブロック１８にまで至る後続の記憶ブロックに記憶される。

従って前述した例で、［、＝２ｍ、ｐ＝８そしてｍ　＝　８であるとすると、約 １３１キロメートルの路間距離の速度記録はわずか２にバイトの容量を備えた電 子メモリ１４を有する装置内に記憶される。

マイクロプロセッサ４とメモリエ４の間のデータ通信とアドレス信号の転送は、 それぞれ母線２６と２７によって行なわれる。

マイクロプロセッサ４と同じようにメモリ１４には組込式の電圧源２８が設けら れている。

通常、運転中はマイクロプロセッサ４とメモリ１４への電力供給は自動車のバッ テリ２９から行なわれる。内部電圧源１゜および２８と接続してバッテリ電圧検 出器３ｏと３１がそれぞれマイクロプロセッサおよびメモリ１４に設けられ、こ の検出器によって、バッテリ２９の電圧低下の際には内部電圧源１０および２８ への切換えが行なわれる。

自動車が停止するとマイクロプロセッサ４内の電圧源１ｏは、所定の最大カウン ト値を超えるとマイクロプロセッサ内に発生される上記の内部割込み信号によシ 、ｏＩｈの記録に応答して起動される。

メモリ１４に記録されたデータにもとすいて速度を視覚的に再現するため、装置 は、例えば第１図の点線で示すようなディスプレイスクリーンをさらに備えるこ とも可能な曲線ブロックのような外部記録計３２と接続されるようになっている 。メモリ１４からの読出しは、接点３３によって起動され、それによりブロック １５ないし１８の全ての記憶位置は、例えば記録で用いられた順序とは逆の連続 層で連続的にアドレスされ、それによって記録データは最も新しく記録されるデ ータから始動する記録計に転送される。

１２ それに、よって作成される記録の読出しと速度の再生は、全路間距離のうち限定 一区間だけを検討する必要しかない場合は、メモリ１４内に記録が残っている全 路間距離の任意のポイントで中断することができる。

自動車の運転手に装置の正しい動作を表示するため、フォトダイオードよシ成る ことができる指示計を設けて装置の機能を表示することができる。

本発明の特別の機構として上記の指示計は記録計３２の接続部品として機能する ことができ、この目的のため指示計は前記フォト・ダイオードと光学的な伝送通 信が可能なしゃへいされた光検出機構であることによって記憶されたデータは光 学信号として伝送可能であシ、かつ自動車に搭載された装置は寸法が小さく、電 気端子には接触し得ない閉鎖型ボックスとして設計可能である。

本発明の別の機構によれば、マイクロプロセッサ４は、例えば運転者によって選 択され、また区間の速度制限に相応する最大速度を自動車がオー、１−すると警 報を発生する装置としても簡単゛に利用できる。

この目的のため、自動車が所望の最大速度に達したときにドライバが操作する警 報セット接点３５が第２の割込み入力３６に接続されている。

接点３５の作動で割込み信号がマイクロプロセッサ４に供給され、マイクロプロ セッサは信号に応答して、入力３における最大値としての割込み信号として機能 するパルス発生器２からの次のパルスでのカウントを、この目的を達成するよう にされた作業用メモリ５内の記憶位置５ｄへと転送する。この警報調整動作に引 続いて入力３の連続するそれぞれの割込み信号の時点の実際のカウントは演算論 理装置６α内の最小値と比較され、実際のカウントが最小値よシも低い場合は、 警報信号が音響または光学的な警報器３７に供給される。

国際調査報告

Claims (1)

1. 【特許請求の範囲】 １）所定の路間距離に相応するパルス分離をともなう制御・ぐルスを発生するた め自動車の速度計１と接続されるようにされた・ぞルス発生器２と、前記制御パ ルスと内部発生されるクロック表示とに基すき測定値を作成するための装置と、 走行距離に応じてデータディプレッション（減損）をともなって前記測定値を記 憶する電子メモリ１４と、前記メモリと連結され、記録計３２と接続して記憶さ れたデータを読出すことによシ視覚的に速度を再生するための読出し装置とによ り構成された、所定の路間走行距離にわたシ自動車の速度を継続的に記録する装 置において、パルス発生器２はカウンタとして動作しかつ内部発生されるクロッ クパルスによ）増分される作業用記憶領域５αを有するマイクロプロセッサ４の 第１の割込み人力３に接続され、前記、記憶領域は前記第１の割込み人力３．に 接続されて割込み信号として機能するパルス発生器２からの各パルスごとに、ま たは前記カウントが記憶された所定の最大値５ｂを超えると発生される内部割込 み信号によって前記カウントまたは前記最大値を、またはそこから導出される速 度値を伝送して電子メモリ１４に記録し、電子メモリ１４は直列接続され、それ ぞれが環状に配置された多数の記憶位置（Ｌｌ・・・Ｌｎ）を有する多数の記憶 ブロック１５．１６．１７．１８よ）構成され、前記の記憶位置は継続して周期 的に反復される連続順序で、アドレスレジスタとして機能するマイクロプロセッ サ内の作業用記憶領域５Ｃから個別にアドレス可能でｓｂ、前記各ブロックの記 憶領域は最後の１つ１８を除き各セクションの第１にアドレスされる位置に関連 する記号を附した多数の記憶セクションに配置され、それによシ第１の記憶ブロ ック１５は前記第１の割込み入力または前記内部割込みに応答してマイクロプロ セッサ４からアドレスされ、前記カウントまたは前記最大値をそれぞれ、または そこから導出された速度値を継続的にかつ個別的に第１の記憶ブロック１５の記 憶位置に記録し、記憶ブロック１５，１６．１７は最後の１つ１８を除き全て、 一方では最後にアドレスされる記憶位置を含む記憶セクションの全ての記憶位置 に、また他方ではマイクロプロセッサ４の演算論理装置６に接続されたデータ人 力９に接続されたデータ出力を有し、前記記憶位置内の測定値を実際の記憶ブロ ック１５，１６．１７内の記号を附された記憶位置がアドレスされるごとに前記 演算論理装置６へと伝送して、全ての前記記憶位置内の測定値に基ずく単一の関 数値を作成し、第１の記憶ブロック１５以後の各記憶ブロック１６，１７゜１８ は先行する記憶ブロック内の記号を附された記憶位置のそれぞれのアドレス指定 に応答してマイクロプロセッサ４によシアドレスされ、先行する記憶ブロック１ ５，１６．１７内の記憶セクションの予備データに派生する関数値を継続的かつ 個別的に記録する構成であることを特徴とする装置。 ２）電子メモリ１４は８つの記憶ブロック１５〜１８を有し、そのおのおのが各 記憶セクション内に２つの記憶位置を有する２５６の記憶位置を有しておシ、か つ、各記憶ブロック１５〜１８に連結されたアドレス装置１９〜２２は８ビツト シフトレジスタであることを特徴とする請求の範囲第１項記載の装置。 ３）自動車のバッテリ２９に接続された電源を有し、内部電圧１６ 源１０．２８はマイクロプロセッサ４と電子メモ１月４とに連結され、かつ自動 車のバッテリが逓減すると、バッテリから前記内部電圧源に切換える装置が具備 されていることを特徴とする請求の範囲第１項または第２項のいずれが１項に記 載の装置。 ４）自動車のバッテリ２９および前記内部電圧源１０．２８からそれぞれ電力の 供給を受ける別個の視覚表示装置３４が設けられていることを特徴とする請求の 範囲第３項記載の装置。 ５）表示装置３４は電子メモリ１４用の前記読出し装置と連結可能であシ、かつ 前記記録装置３３は表示装置３４と接続されそこから視覚的な読出し信号を受け るようにされだしゃへいされた光電検知器を有することを特徴とする請求の範囲 第４項に記載の装置。 ６）マイクロプロセッサ４の第２の入力は警報調整接点３６とマイクロプロセッ サ４のプログラムメモリ７に接続され、前記接点３６の起動に応答して前記第１ の割込み人力３における次の割込み信号でのカウントまたはそれぞれ最小値また は最大値として導出される速度を作業用メモリ５内の別個のメモリ位置５ｄへと 伝送し、かつ前記第１の入力３におけるそれぞれ次の割込み信号で実際の値と前 記最小値または最大値とを連続的に比較し、実際のカウントが最小値より低いか 、最大値よシ高い場合はそれぞれマイクロプロセッサ４に接続された警報器３７ に警報信号を供給することを特徴とする請求の範囲第１項ないし第５項のいずれ か１項に記載の装置。