JPS6049917B2 - デイスプレイ装置 - Google Patents
デイスプレイ装置Info
- Publication number
- JPS6049917B2 JPS6049917B2 JP10930078A JP10930078A JPS6049917B2 JP S6049917 B2 JPS6049917 B2 JP S6049917B2 JP 10930078 A JP10930078 A JP 10930078A JP 10930078 A JP10930078 A JP 10930078A JP S6049917 B2 JPS6049917 B2 JP S6049917B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- character
- graphic
- address counter
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
本発明は図形情報の表示と文字情報の表示を任意に組合
せて表示しうるディスプレイ装置に関し、特にグラフィ
ックメモリをダイナミックメモリにより構成した場合の
レフレツシユ手段に関する。
せて表示しうるディスプレイ装置に関し、特にグラフィ
ックメモリをダイナミックメモリにより構成した場合の
レフレツシユ手段に関する。
従来図形情報及び文字情報を表示するディスプレイ装置
は知られており、装置を安価に構成するために、は少な
くとも比較的大きな記憶容量を必要とするグラフィック
メモリを安価なダイナミックメモリて構成することが先
ず提案される。
は知られており、装置を安価に構成するために、は少な
くとも比較的大きな記憶容量を必要とするグラフィック
メモリを安価なダイナミックメモリて構成することが先
ず提案される。
ダイナミックメモリを使用した場合、記憶内容を保持す
るためにはリフレッシュ用のアドレスカウンタがサイク
リツクに発生するアドレス情報により常にメモリをアク
セスする必要が生ずる。キャラクタメモリの読出用アド
レスカウンタの他に上記のリフレッシュ用アドレスカウ
ンタを設けることは装置が複雑、高価となり好ましくな
い、本発明はダイナミックメモリに対する特別なリフレ
ッシュ用のアドレスカウンタを不要にし、構成が簡単で
安価なディスプレイ装置を提供することを目的としてい
る。
るためにはリフレッシュ用のアドレスカウンタがサイク
リツクに発生するアドレス情報により常にメモリをアク
セスする必要が生ずる。キャラクタメモリの読出用アド
レスカウンタの他に上記のリフレッシュ用アドレスカウ
ンタを設けることは装置が複雑、高価となり好ましくな
い、本発明はダイナミックメモリに対する特別なリフレ
ッシュ用のアドレスカウンタを不要にし、構成が簡単で
安価なディスプレイ装置を提供することを目的としてい
る。
本発明によれば、グラフィックメモリとキヤラノクタメ
モリに対し常時サイクリツクに読出用アドレス情報を発
生する１つのアドレスカウンタを共通に設けることによ
つて上記目的を達成している。以下図面に示した実施例
にもとづいて本発明を説明する。
モリに対し常時サイクリツクに読出用アドレス情報を発
生する１つのアドレスカウンタを共通に設けることによ
つて上記目的を達成している。以下図面に示した実施例
にもとづいて本発明を説明する。
図面は本発明によるディスプレイ装置のブロック線図を
示す。
示す。
図においてＤＥＣは外部のプロセッサより各種指令デー
タを与えられるデコーダ、ＷＡＣは書込用アドレスカウ
ンタ、ＷＥＣは書込制御回路、ＧＭはグラフィックメモ
ｌ）．．ＣＭはキャラクタメモリ、ＣＡＣはキャラクタ
アドレスカウンタ、ＭＰＸｌ，ＭＰＸ２はマルチプレク
サ、ＤＯＣはドットクロック発生器、ＣＨＣはキャラク
タクロック発生器、ＣＰＴＣは制御回路、ＡＣは読出用
アドレスカウンタ、ＴＧはタイミング信号発生器、ＣＧ
はキャラクタゼネレータ、ＤＭＣはモード制御回路、Ｐ
ＳＣｌ，ＰＳＣ２は並直列変換器、Ｇはゲート、ＣＲＴ
は陰極線管型表示器を示す。グラフィックメモリＧＭは
ＣＲＴの１画面をドット分解し、かつ各ドットに対応し
た記憶要素をもつダイナミックランダムアクセスメモリ
であつて、書込用アドレスカウンタＷＡＣにアドレス情
報をセットし、書込制御回路ＷＥＣに書込情報を与える
ことにより、任意の図形情報を記憶要素に記憶すること
ができる。キャラクタメモリＣＭはＣＲＴｌ画面分の文
字情報を記憶するスタティックランダムアクセスメモリ
でありキャラクタアドレスカウンタにキャラクタアドレ
スを与えるとともに文字データＣＨＤを与えることによ
り、所望の文字を所望の行及び列位置に記憶することが
できる。
タを与えられるデコーダ、ＷＡＣは書込用アドレスカウ
ンタ、ＷＥＣは書込制御回路、ＧＭはグラフィックメモ
ｌ）．．ＣＭはキャラクタメモリ、ＣＡＣはキャラクタ
アドレスカウンタ、ＭＰＸｌ，ＭＰＸ２はマルチプレク
サ、ＤＯＣはドットクロック発生器、ＣＨＣはキャラク
タクロック発生器、ＣＰＴＣは制御回路、ＡＣは読出用
アドレスカウンタ、ＴＧはタイミング信号発生器、ＣＧ
はキャラクタゼネレータ、ＤＭＣはモード制御回路、Ｐ
ＳＣｌ，ＰＳＣ２は並直列変換器、Ｇはゲート、ＣＲＴ
は陰極線管型表示器を示す。グラフィックメモリＧＭは
ＣＲＴの１画面をドット分解し、かつ各ドットに対応し
た記憶要素をもつダイナミックランダムアクセスメモリ
であつて、書込用アドレスカウンタＷＡＣにアドレス情
報をセットし、書込制御回路ＷＥＣに書込情報を与える
ことにより、任意の図形情報を記憶要素に記憶すること
ができる。キャラクタメモリＣＭはＣＲＴｌ画面分の文
字情報を記憶するスタティックランダムアクセスメモリ
でありキャラクタアドレスカウンタにキャラクタアドレ
スを与えるとともに文字データＣＨＤを与えることによ
り、所望の文字を所望の行及び列位置に記憶することが
できる。
記憶内容の読出しのためには本発明により、グラフィッ
クメモリＧＭとキャラクタメモリＣＭに．対し共通に１
個の読出し用アドレスカウンタＡＣが設けられている。
クメモリＧＭとキャラクタメモリＣＭに．対し共通に１
個の読出し用アドレスカウンタＡＣが設けられている。
アドレスカウンタＡＣはキャラクタクロックに応答して
常時前記両メモリＧＭ，ＣＭの先頭アドレスから最終ア
ドレスをサイクリツクにアクセスするためのアドレス情
報！ＲＡＤを繰返して発生する。アドレス情報ＲＡＤに
よりメモリＧＭの内容は一定単位ビット毎に読出され並
直列変換器ＰＳＣｌに与えられ、またメモリＣＭの内容
は同様に一定単位ビット毎に読出されてキャラクタゼネ
レータ４ＣＧに与えられ、これにもとづき文字パターン
情報が選択されて並直列変換器ＰＳＣ２に与えられる。
常時前記両メモリＧＭ，ＣＭの先頭アドレスから最終ア
ドレスをサイクリツクにアクセスするためのアドレス情
報！ＲＡＤを繰返して発生する。アドレス情報ＲＡＤに
よりメモリＧＭの内容は一定単位ビット毎に読出され並
直列変換器ＰＳＣｌに与えられ、またメモリＣＭの内容
は同様に一定単位ビット毎に読出されてキャラクタゼネ
レータ４ＣＧに与えられ、これにもとづき文字パターン
情報が選択されて並直列変換器ＰＳＣ２に与えられる。
変換器ＰＳＣｌ，ＰＳＣ２にはドツクロツクメモリが与
えられており、前記情報は直列的信号としてゲートＧに
与えられた表示モード制御回路ＤＭＣの出力に応じて変
換器ＰＳＣｌ，ＰＳＣ２の出力のうちいずれは一方もし
くは両方がビデオ信号■ＩＤとしてＣＲＴに与えられ、
タイミング信号発生器ｍからの水平偏向信号ＨＣｌおよ
び垂直偏向信′号ＶＣによる制御のもとにＣＲＴ画面に
表示される。同様にしてアドレス情報ＲＡＤがメモリＧ
Ｍ，ＣＭを先頭アドレスから最終アドレスまで循環し、
これを繰返すことにより、メモリＧＭに記憶：されてい
る図形情報並びにメモリＣＭに記憶されている文字情報
の少くとも一方がＣＲＴに表示される。
えられており、前記情報は直列的信号としてゲートＧに
与えられた表示モード制御回路ＤＭＣの出力に応じて変
換器ＰＳＣｌ，ＰＳＣ２の出力のうちいずれは一方もし
くは両方がビデオ信号■ＩＤとしてＣＲＴに与えられ、
タイミング信号発生器ｍからの水平偏向信号ＨＣｌおよ
び垂直偏向信′号ＶＣによる制御のもとにＣＲＴ画面に
表示される。同様にしてアドレス情報ＲＡＤがメモリＧ
Ｍ，ＣＭを先頭アドレスから最終アドレスまで循環し、
これを繰返すことにより、メモリＧＭに記憶：されてい
る図形情報並びにメモリＣＭに記憶されている文字情報
の少くとも一方がＣＲＴに表示される。
前述のように本発明によればグラフィックメモリＧＭは
ダイナミックメモリとして構成されてい゛るが読出用ア
ドレスカウンタＡＣが常時グラフィックメモリＧＭをア
クセスするためのアドレス情報ＲＡＤを発生しているの
で記憶内容を消失することなく、また読出用アドレスカ
ウンタＡＣはキャラクタメモリＣＭの読出用アドレスカ
ウンタと共通に思用されているのて構成が簡単となり、
安価なディスプレイ装置が得られる。
ダイナミックメモリとして構成されてい゛るが読出用ア
ドレスカウンタＡＣが常時グラフィックメモリＧＭをア
クセスするためのアドレス情報ＲＡＤを発生しているの
で記憶内容を消失することなく、また読出用アドレスカ
ウンタＡＣはキャラクタメモリＣＭの読出用アドレスカ
ウンタと共通に思用されているのて構成が簡単となり、
安価なディスプレイ装置が得られる。
また、グラフィックメモリの出力とキャラクタメモリの
出力のいずれか一方もしくは両方を陰極線管型表示器に
出力するゲートを設けてあるので、グラフィックメモリ
及びキャラクタメモリの選択使用も可能である。
出力のいずれか一方もしくは両方を陰極線管型表示器に
出力するゲートを設けてあるので、グラフィックメモリ
及びキャラクタメモリの選択使用も可能である。
図面は本発明によるディスプレイ装置のブロック線図を
示す。 ＧＭ：グラフイツクメモリ、ＣＧ：キヤラクタゼネレー
タ、ＣＭ：キヤラクタメモｌ八ＤＭＣ：表示モード制御
回路、ＡＣ：読出用アドレスカウンタ、ＣＲＴ：陰極線
管型表示器、ＷＡＣ：書込用アドレスカウンタ、ＤＥＣ
：デコーダ、ＣＡＣ：キヤラクタアドレスカウンタ。
示す。 ＧＭ：グラフイツクメモリ、ＣＧ：キヤラクタゼネレー
タ、ＣＭ：キヤラクタメモｌ八ＤＭＣ：表示モード制御
回路、ＡＣ：読出用アドレスカウンタ、ＣＲＴ：陰極線
管型表示器、ＷＡＣ：書込用アドレスカウンタ、ＤＥＣ
：デコーダ、ＣＡＣ：キヤラクタアドレスカウンタ。
Claims (1)
- １ 図形情報を記憶するグラフィックメモリと、文字情
報を記憶するキャラクタメモリと、前記グラフィックメ
モリに対する書込アドレスを発生する書込用アドレスカ
ウンタと、前記キャラクタメモリに対する書込アドレス
を発生すキャラクタアドレスカウンタと、陰極線管型表
示器とを備えたディスプレイ装置において、前記グラフ
ィックメモリをダイナミックメモリにより構成し、前記
グラフィックメモリと前記キャラクタメモリに対する読
出アドレスを常時サイクリツクに発生して常時前記両メ
モリをアクセスするアドレスカウンタＡＣを前記グラフ
ィックメモリと前記キャラクタメモリに対して共通に設
けると共に、前記グラフィックメモリの出力を前記キャ
ラクタメモリの出力のいずれか一方もしくは両方を前記
陰極線管型表示器に出力するゲートを設けたことを特徴
とするディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10930078A JPS6049917B2 (ja) | 1978-09-06 | 1978-09-06 | デイスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10930078A JPS6049917B2 (ja) | 1978-09-06 | 1978-09-06 | デイスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5536819A JPS5536819A (en) | 1980-03-14 |
| JPS6049917B2 true JPS6049917B2 (ja) | 1985-11-05 |
Family
ID=14506683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10930078A Expired JPS6049917B2 (ja) | 1978-09-06 | 1978-09-06 | デイスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049917B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS627084A (ja) * | 1985-07-03 | 1987-01-14 | 日本電気株式会社 | 画像表示装置 |
-
1978
- 1978-09-06 JP JP10930078A patent/JPS6049917B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5536819A (en) | 1980-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0141994B2 (ja) | ||
| US4011556A (en) | Graphic display device | |
| US4617564A (en) | Graphic display system with display line scan based other than power of 2 refresh memory based on power of 2 | |
| JPS6049917B2 (ja) | デイスプレイ装置 | |
| US4417318A (en) | Arrangement for control of the operation of a random access memory in a data processing system | |
| US4951042A (en) | Pixel memory arrangement for information display system | |
| JPH0229691A (ja) | 液晶表示装置 | |
| JPH0441831B2 (ja) | ||
| JPH0361199B2 (ja) | ||
| JPS60217387A (ja) | Ｃｒｔ表示装置 | |
| KR940000603B1 (ko) | 디스플레이제어장치 | |
| JPS5995589A (ja) | Ｃｒｔ表示装置 | |
| JPS59164595A (ja) | 表示制御回路 | |
| JPS59206881A (ja) | デイスプレイ装置 | |
| JPH0474797B2 (ja) | ||
| JPS6327713B2 (ja) | ||
| JPS595903B2 (ja) | 表示装置 | |
| JPS6057075B2 (ja) | デイスプレ−装置 | |
| JPS632117B2 (ja) | ||
| JPS5997184A (ja) | 画像処理装置 | |
| JPS6198385A (ja) | 表示制御装置 | |
| JPS59231588A (ja) | デイスプレイ装置 | |
| JPS60175082A (ja) | ブラウン管表示におけるフオント配置制御回路 | |
| JPS5934590A (ja) | 表示制御信号発生方式 | |
| JPS59197081A (ja) | グラフイツク表示装置 |