JPS6048687A - コンバ−ゼンス回路 - Google Patents
コンバ−ゼンス回路Info
- Publication number
- JPS6048687A JPS6048687A JP15691583A JP15691583A JPS6048687A JP S6048687 A JPS6048687 A JP S6048687A JP 15691583 A JP15691583 A JP 15691583A JP 15691583 A JP15691583 A JP 15691583A JP S6048687 A JPS6048687 A JP S6048687A
- Authority
- JP
- Japan
- Prior art keywords
- convergence
- horizontal
- convergence correction
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/16—Picture reproducers using cathode ray tubes
- H04N9/28—Arrangements for convergence or focusing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、デレヒジョン受像機におりるコンバーセンス
回路に関し、特に、一画面分のコンバーセンス補正テー
クを記憶したアングルメモリを備えた所謂テジクルコン
ハーセンス回路に関する。
回路に関し、特に、一画面分のコンバーセンス補正テー
クを記憶したアングルメモリを備えた所謂テジクルコン
ハーセンス回路に関する。
一般に、この種のコンバーゼンス回路は、例えは第１図
に示すように、−両Ｕ［１分のコンバーセンス補正テー
クが予じめ書込まれたリードオンリーメモリＲｏ Ｍ等
のアングルメモリ１から、水平アトレスカウンク２およ
び垂直アトレスカワンタ３にて与えられる′ｆ１〜レス
テークに従って補正テークを読出し、この補正テークが
ラッチ回路４を介して供給されるテンタルアナ１−フグ
Ｄ／Ａ変換回路５にてアナログのコンバーゼンス補正信
号を形成し、このコンバ−センス補正信号がＤ−パスフ
４ルク６を介して供給される１駆動増幅器７によってコ
ンバーセンスコイル８に１駆動電流を流すように構成さ
れている。
に示すように、−両Ｕ［１分のコンバーセンス補正テー
クが予じめ書込まれたリードオンリーメモリＲｏ Ｍ等
のアングルメモリ１から、水平アトレスカウンク２およ
び垂直アトレスカワンタ３にて与えられる′ｆ１〜レス
テークに従って補正テークを読出し、この補正テークが
ラッチ回路４を介して供給されるテンタルアナ１−フグ
Ｄ／Ａ変換回路５にてアナログのコンバーゼンス補正信
号を形成し、このコンバ−センス補正信号がＤ−パスフ
４ルク６を介して供給される１駆動増幅器７によってコ
ンバーセンスコイル８に１駆動電流を流すように構成さ
れている。
第１図に示した従来のコンバーセンス回路は、第１の信
号入力端子１１に供給される水平同期信号Ｈｓｙｎｃに
よって発振動作の停止制御がなされる基準クロック発生
器９を備え、この基準クロック発生器９にて形成される
基準クロックが上記水平アドレスカウンタ２に計数クロ
ックとして供給されている。また、上記基準クロックは
、インバータ１０を介してラッチクロックとして上記ラ
ンチ回路４にも供給されている。さらに、上記水平同期
信号Ｈｓｙｎｃ は、上記水平アトレスヵウンク２にリ
セットパルスとし、て供給され、また、上記垂直アドレ
ス力ウンク３に計数クロックみして供給されている。ま
た、上言己垂直アドレスカウンタ３には、第２の信号入
力端子１２がら垂直同期信号Ｖｓｙｎｃ かりセントパ
ルスとして供給されている。
号入力端子１１に供給される水平同期信号Ｈｓｙｎｃに
よって発振動作の停止制御がなされる基準クロック発生
器９を備え、この基準クロック発生器９にて形成される
基準クロックが上記水平アドレスカウンタ２に計数クロ
ックとして供給されている。また、上記基準クロックは
、インバータ１０を介してラッチクロックとして上記ラ
ンチ回路４にも供給されている。さらに、上記水平同期
信号Ｈｓｙｎｃ は、上記水平アトレスヵウンク２にリ
セットパルスとし、て供給され、また、上記垂直アドレ
ス力ウンク３に計数クロックみして供給されている。ま
た、上言己垂直アドレスカウンタ３には、第２の信号入
力端子１２がら垂直同期信号Ｖｓｙｎｃ かりセントパ
ルスとして供給されている。
上述の如き構成の従来のコンバーセンス回路では、第２
図のタイムチャー１・に示ずように第１の信号入力端子
１１に供給される水平同期信号１．−Ｉ ５ｙ１１Ｃの
立上りエツジにて水平アドレスカウンタ２かりセソ１−
され、才だ垂直アドレスヵヮンク３が１カウン１〜進め
られる。また、上記水平同期信号Ｌ（ｓ ｙ ｎｃが立
上って論理ＩＩ−ＩＪにな−っている期間ＴＩ（中、基
準クロック発生器９は発振動作を停止する。
図のタイムチャー１・に示ずように第１の信号入力端子
１１に供給される水平同期信号１．−Ｉ ５ｙ１１Ｃの
立上りエツジにて水平アドレスカウンタ２かりセソ１−
され、才だ垂直アドレスヵヮンク３が１カウン１〜進め
られる。また、上記水平同期信号Ｌ（ｓ ｙ ｎｃが立
上って論理ＩＩ−ＩＪにな−っている期間ＴＩ（中、基
準クロック発生器９は発振動作を停止する。
また、上記水平アドレスカワンク２は、基準クロックの
立上りエツジ毎に１カウント進められる。
立上りエツジ毎に１カウント進められる。
さらに、上記ラッチ回路４は、上記基準クロックの立下
りエツジでラッチ動作を行なう。このランチ回路４は、
上記基準クロック発生器９の発振動作か停止されている
間、上記水平同期信号Ｈｓｙｎｃか立上る直前にラッチ
した画面の右端のコンバーセンス補正テークＤ（ｍ 、
ｎ ）を保持し、上記基準クロック発生器９の発振動
作が再開されると、画面の右端側から順次に配列されて
いるコンパ−センス補正テ−りを上記１〕／Ａ変換回路
５に供給する。
りエツジでラッチ動作を行なう。このランチ回路４は、
上記基準クロック発生器９の発振動作か停止されている
間、上記水平同期信号Ｈｓｙｎｃか立上る直前にラッチ
した画面の右端のコンバーセンス補正テークＤ（ｍ 、
ｎ ）を保持し、上記基準クロック発生器９の発振動
作が再開されると、画面の右端側から順次に配列されて
いるコンパ−センス補正テ−りを上記１〕／Ａ変換回路
５に供給する。
ところて、テシクルメモリ１に書込まれているコンバー
センス補正データに基いて形成されるコンバーセンス補
正信号は、第３図Ａに示すように画面の１水平走査期間
１ ）−Ｉ内で連続した波形となるのであるが、Ｉ １
１の終了面前ずち゛わち画面の右端と、次のＩＨの開始
直後すなわち両面の左端とでは不連続になっている。
センス補正データに基いて形成されるコンバーセンス補
正信号は、第３図Ａに示すように画面の１水平走査期間
１ ）−Ｉ内で連続した波形となるのであるが、Ｉ １
１の終了面前ずち゛わち画面の右端と、次のＩＨの開始
直後すなわち両面の左端とでは不連続になっている。
従来、１１−Ｉの開始時点で不連続な上記第３図Ａに示
すようなコンバーゼンス補正信号をＤ／Ａ変換回路５に
て形成して駆動増幅器７に供給していたため、上記駆動
増幅器γのスルーレ−１〜の影響に、よって、実際にコ
ンバーセンスコイル８に流れる。駆動電流は、第３図Ｂ
に示すように画面の左端へ に対応する部分の波形が歪んでしまい、正確にコンバー
ゼンスをとることができないでいた。
すようなコンバーゼンス補正信号をＤ／Ａ変換回路５に
て形成して駆動増幅器７に供給していたため、上記駆動
増幅器γのスルーレ−１〜の影響に、よって、実際にコ
ンバーセンスコイル８に流れる。駆動電流は、第３図Ｂ
に示すように画面の左端へ に対応する部分の波形が歪んでしまい、正確にコンバー
ゼンスをとることができないでいた。
上記駆動電流波形の歪を無くするには、高スルーレー１
への駆動増幅器７を用いる必要かあった。
への駆動増幅器７を用いる必要かあった。
本発明は、上述の如き従来の」ンハーセンス回路におけ
る問題点に鑑み、高スルーレ−１−の駆動増幅回路を用
いることなく、画面の全範囲に亘って正確にコンバーゼ
ンスをとることを可能にした新規な構成のコンバーゼン
ス回路を提供するものである。
る問題点に鑑み、高スルーレ−１−の駆動増幅回路を用
いることなく、画面の全範囲に亘って正確にコンバーゼ
ンスをとることを可能にした新規な構成のコンバーゼン
ス回路を提供するものである。
本発明に係るコンバーゼンス回路は、上述の目的を達成
するためにテジクルメモリに記憶されているコンバーゼ
ンス補正テークをランチ回路を介して順次に読出してデ
ジタルアナログ変換回路にてアナログのコンバーゼンス
補正信号を形成し、このコンバーゼンス補正信号に応じ
た駆動電流を、駆動増幅器によりコンバーゼンスコイル
に流すようにしたコンバーセンス回路において、水平走
査ラインの始端側のコンバーセンス補正テークに略等し
いコンパ−センス補正テークを水平同期期間中１こ上記
テジクルメモリから読出ず読出制御手段を設け、１の水
平走査ラインのコンバーゼンス補１Ｆ信号と次の水平走
査ラインのコンバーゼンス補ＴＥ信号との不連続点を水
平同期期間中に位置させるようにしたこ己＝を特徴とす
るもの℃ある。
するためにテジクルメモリに記憶されているコンバーゼ
ンス補正テークをランチ回路を介して順次に読出してデ
ジタルアナログ変換回路にてアナログのコンバーゼンス
補正信号を形成し、このコンバーゼンス補正信号に応じ
た駆動電流を、駆動増幅器によりコンバーゼンスコイル
に流すようにしたコンバーセンス回路において、水平走
査ラインの始端側のコンバーセンス補正テークに略等し
いコンパ−センス補正テークを水平同期期間中１こ上記
テジクルメモリから読出ず読出制御手段を設け、１の水
平走査ラインのコンバーゼンス補１Ｆ信号と次の水平走
査ラインのコンバーゼンス補ＴＥ信号との不連続点を水
平同期期間中に位置させるようにしたこ己＝を特徴とす
るもの℃ある。
以下、本発明に係るコンバーセンス回路の一実施例につ
いて図面に従い詳細に説明する。
いて図面に従い詳細に説明する。
第４図のフロック図に示す実施例は、上述の従来のコン
バーセンス回路に本発明を適用して改良を施こしたもの
で、新たな構成要素として第１のＤ型フリップフロップ
２１占第２の■〕型ラリノブフロップ２２を備えており
、他の構成要素は上述の従来例と同じになっている。
バーセンス回路に本発明を適用して改良を施こしたもの
で、新たな構成要素として第１のＤ型フリップフロップ
２１占第２の■〕型ラリノブフロップ２２を備えており
、他の構成要素は上述の従来例と同じになっている。
この実施例（・こおいて、基準クロック発生器９は、水
平同期信号Ｈｓｙｎｃ の代りに第２のＤ型フリップフ
ロップ２２の肯定出力Ｑ２が発振停止制御信号として供
給されている。また、水平アドレス力ウンク２のリセッ
トパルスおよび垂直アドレスカウンク３の計数パルスと
して、第１のＤ型フリップフロップ２１の肯定出力Ｑ１
が用いられている。
平同期信号Ｈｓｙｎｃ の代りに第２のＤ型フリップフ
ロップ２２の肯定出力Ｑ２が発振停止制御信号として供
給されている。また、水平アドレス力ウンク２のリセッ
トパルスおよび垂直アドレスカウンク３の計数パルスと
して、第１のＤ型フリップフロップ２１の肯定出力Ｑ１
が用いられている。
さらに、第１の信号入力端子１１に供給される水平同期
信号Ｈｓｙｎｃは、第１および第２のＤ型フリップフロ
ップ２１．２２のり七ツト入力端子に供給されるととも
に、上記第１のＤ型フリップフロップ２１のテーク入力
端子に供給されている。
信号Ｈｓｙｎｃは、第１および第２のＤ型フリップフロ
ップ２１．２２のり七ツト入力端子に供給されるととも
に、上記第１のＤ型フリップフロップ２１のテーク入力
端子に供給されている。
上記第１のＤ型フリップフロップ２１のクロック入力端
子には、基準クロック発生器９から基準クロックが供給
されている。また、上記第２のＤ型フリップフロップ２
２は、そのデータ入力端子に」二記第１のＤ型フリップ
フロップ２１の肯定出力Ｑ、か供給され、そのクロック
入力！：も１子にインバータ１０を介してラッチ回路４
に供給されるラッチクロックが供給されている。
子には、基準クロック発生器９から基準クロックが供給
されている。また、上記第２のＤ型フリップフロップ２
２は、そのデータ入力端子に」二記第１のＤ型フリップ
フロップ２１の肯定出力Ｑ、か供給され、そのクロック
入力！：も１子にインバータ１０を介してラッチ回路４
に供給されるラッチクロックが供給されている。
」二記第１および第２のＤ型）ＩＪ ンブフロソプ２１
．２２を設けたこの実施例では、第５図のタイムチャー
トに示すように、水平同期信号Ｈｓｙｎｃが立上って論
理「■−■」になると、上記水平同期信号１−Ｉｓｙｎ
ｃ か立上った後の最初の基準クロックの立上りエッチ
のタイミング１゜て第１のＤ型フリップフロップ２１の
肯定出力Ｑ１か論理ＩＩ−■−１になる。そして、上記
第１のＤ型フリンプフ［７ソブ２１の肯定出力Ｑ１の立
上りエツジのタイミングｔ工で水平アドレスカウンク２
がリセソ１−される♂ともに垂直アドレスカウンク３か
１カウント進められる。
．２２を設けたこの実施例では、第５図のタイムチャー
トに示すように、水平同期信号Ｈｓｙｎｃが立上って論
理「■−■」になると、上記水平同期信号１−Ｉｓｙｎ
ｃ か立上った後の最初の基準クロックの立上りエッチ
のタイミング１゜て第１のＤ型フリップフロップ２１の
肯定出力Ｑ１か論理ＩＩ−■−１になる。そして、上記
第１のＤ型フリンプフ［７ソブ２１の肯定出力Ｑ１の立
上りエツジのタイミングｔ工で水平アドレスカウンク２
がリセソ１−される♂ともに垂直アドレスカウンク３か
１カウント進められる。
また、第２のＤ型フリップフロップ２２は、上記第１の
Ｄ型フリップフロップ２１の肯定出力Ｑｒが論理ｒＨＪ
になるお、その立上りエツジのタイミング１．の後の最
初のラッチクロックの立上りすなイつち基準クロックの
立下りのタイミングｔ２で肯定出力Ｑ２が論理「Ｈ」に
なる。そして、上記第２のＤ型フリップフロップ２２の
肯定出力Ｑ２が論理１月１」になると、基準クロック発
生器９は、発振動作を停止する。
Ｄ型フリップフロップ２１の肯定出力Ｑｒが論理ｒＨＪ
になるお、その立上りエツジのタイミング１．の後の最
初のラッチクロックの立上りすなイつち基準クロックの
立下りのタイミングｔ２で肯定出力Ｑ２が論理「Ｈ」に
なる。そして、上記第２のＤ型フリップフロップ２２の
肯定出力Ｑ２が論理１月１」になると、基準クロック発
生器９は、発振動作を停止する。
さらに、上記各り型フリップフロップ２１，２２は、水
平同期信号Ｈｓｙｎｃ の立下りエツジのタイミングｔ
ｏ でリセットされ、各肯定出力Ｑ１゜Ｑ２が論理ｒＬ
Ｊになる。
平同期信号Ｈｓｙｎｃ の立下りエツジのタイミングｔ
ｏ でリセットされ、各肯定出力Ｑ１゜Ｑ２が論理ｒＬ
Ｊになる。
この実施例では上記第２のＤ型フリップフロップ２２の
肯定出力Ｑ２によって基準クロック発振ワ 器９の発振動作を第Ｐ図に示す期間Ｔ Ｈ１１中に停止
するよ・うにしたので、］、Ｈの終了時にラッチクロッ
クが従来例よりも１個たけ多く発生され、ラッチ回路４
にてコンバーゼンス補正テーク］） （ｍ ＋］、ｙ）
が次のＩ Ｉ−Ｉの開始時までランチされることになる
。上記コンバーゼンス補正テークＤ（ｍ＋１．〆）は、
画面上には現われることのない水平同期期間中のデータ
であるから任意の値に設定しておくことができる。この
コンバーゼンス補正データＤ（ｍ＋１．〆）を画面の左
端のコンバーゼンスデータ（ｍ＋１．ｌ）と略同−のイ
直に設定しておくことにより、Ｄ／Ａ変換回路５にて得
Ｇれるコンバーゼンス補正信号は、第６図Ａに示すよう
に、１の水平走査ラインのコンバーセンス補正信号Ｓ１
と次の水平走査ラインのコンバーセンス補正信号Ｓ２と
の不連続点か水産同期期間Ｔ ＋、＋中のタイミングｔ
２に対応する位置に右在するような波形になる。
肯定出力Ｑ２によって基準クロック発振ワ 器９の発振動作を第Ｐ図に示す期間Ｔ Ｈ１１中に停止
するよ・うにしたので、］、Ｈの終了時にラッチクロッ
クが従来例よりも１個たけ多く発生され、ラッチ回路４
にてコンバーゼンス補正テーク］） （ｍ ＋］、ｙ）
が次のＩ Ｉ−Ｉの開始時までランチされることになる
。上記コンバーゼンス補正テークＤ（ｍ＋１．〆）は、
画面上には現われることのない水平同期期間中のデータ
であるから任意の値に設定しておくことができる。この
コンバーゼンス補正データＤ（ｍ＋１．〆）を画面の左
端のコンバーゼンスデータ（ｍ＋１．ｌ）と略同−のイ
直に設定しておくことにより、Ｄ／Ａ変換回路５にて得
Ｇれるコンバーゼンス補正信号は、第６図Ａに示すよう
に、１の水平走査ラインのコンバーセンス補正信号Ｓ１
と次の水平走査ラインのコンバーセンス補正信号Ｓ２と
の不連続点か水産同期期間Ｔ ＋、＋中のタイミングｔ
２に対応する位置に右在するような波形になる。
上記コンバーゼンス補正信号か口〜バスフ、イルクロを
介して供給される駆動増幅器７は、コンバーセンス補正
信号の不連続点に対して第２の■）型フリップフロップ
２２の肯定出力Ｑ２か論理ｒ Ｉ−ｉ 、ｊとなってい
る期間Ｔｏ１）中に応答できる程度のスルーレートを有
していれば、第６図Ｂに示すよ・うに次の１水平走食ラ
インの開始時点１０で歪みの無い駆動電流をコンパ−セ
ンスコイル８に流すことか□できる。
介して供給される駆動増幅器７は、コンバーセンス補正
信号の不連続点に対して第２の■）型フリップフロップ
２２の肯定出力Ｑ２か論理ｒ Ｉ−ｉ 、ｊとなってい
る期間Ｔｏ１）中に応答できる程度のスルーレートを有
していれば、第６図Ｂに示すよ・うに次の１水平走食ラ
インの開始時点１０で歪みの無い駆動電流をコンパ−セ
ンスコイル８に流すことか□できる。
上記期間ＴＨＤは略水平同期期間ＴＨに等しく、上記駆
動増幅器７を高スルーレート化する必要がない。従って
、高スルーレートの駆動増幅器を用いることなく、画面
の全範囲に亘って正確な」ンバーセンスをとることかで
きる。
動増幅器７を高スルーレート化する必要がない。従って
、高スルーレートの駆動増幅器を用いることなく、画面
の全範囲に亘って正確な」ンバーセンスをとることかで
きる。
上述の実施例の説明から明らかなように、本発明に係る
コンバーゼンス回路では、水平同期期間中に不連続点か
位置するようなコンバーセンス補正信号を形成し７て駆
動増幅器に供給するようにしたことによって、画面の全
範囲に亘って正確にコンバーゼンスを出ることができ、
所期の目的を十分に達成することができる。
コンバーゼンス回路では、水平同期期間中に不連続点か
位置するようなコンバーセンス補正信号を形成し７て駆
動増幅器に供給するようにしたことによって、画面の全
範囲に亘って正確にコンバーゼンスを出ることができ、
所期の目的を十分に達成することができる。
第１図は従来のコンバーゼンス回路を示すフロック図で
ある。第２図は上記従来例の動作を示すクイムナヤ−１
・である。第３図は上記従来例にお（・」る駆動増幅器
の動作を示す波形図である。 第４図は本発明に係るコンバーセンス回路の一実施例を
示ず）１コック図である。第５図は上記実画称ｊの動イ
′［を示ずタイムチャー１・である。第６図（・才上記
実施例（″ごおイ・ブる。実・助［１；麿ｈ′１器の動
作を示す波形図である。 １・・・・・・・・・・デジタルメモリ２・・・・・・
・・・・・・ 水平ア１−レスレ、、； ７９３・・
・・・・・・垂直アドレスレ／スタ４・・・・・・・・
・・・・ ラッチ回路５・・・・・・・・ ｌ）／ｌ＼
要換回路Ｉ・・・・・・・・・・・・・・１駆動増幅器
８・・・・・・・・・・・・・−コン／＼−センスコ１
ル９・・・・・・・・・・・基準クロック発生器２１．
２２・・・ Ｄ型フリノブフ１コツプ特許出願人 ソニ
ー株式会社 代理人 弁理士 小 池 晃 １司 日コ 村 榮 −一
ある。第２図は上記従来例の動作を示すクイムナヤ−１
・である。第３図は上記従来例にお（・」る駆動増幅器
の動作を示す波形図である。 第４図は本発明に係るコンバーセンス回路の一実施例を
示ず）１コック図である。第５図は上記実画称ｊの動イ
′［を示ずタイムチャー１・である。第６図（・才上記
実施例（″ごおイ・ブる。実・助［１；麿ｈ′１器の動
作を示す波形図である。 １・・・・・・・・・・デジタルメモリ２・・・・・・
・・・・・・ 水平ア１−レスレ、、； ７９３・・
・・・・・・垂直アドレスレ／スタ４・・・・・・・・
・・・・ ラッチ回路５・・・・・・・・ ｌ）／ｌ＼
要換回路Ｉ・・・・・・・・・・・・・・１駆動増幅器
８・・・・・・・・・・・・・−コン／＼−センスコ１
ル９・・・・・・・・・・・基準クロック発生器２１．
２２・・・ Ｄ型フリノブフ１コツプ特許出願人 ソニ
ー株式会社 代理人 弁理士 小 池 晃 １司 日コ 村 榮 −一
Claims (1)
- アングルメモリに記憶されているコンバーゼンス補正テ
ークをランチ回路を介して順次に読出してテシクルアナ
ログ変換回路にてアナしグのコンノむ一ゼンス補正信号
を形成し、このコンバーセンス補正信号に応じた。財動
電流を、駆動増幅器により＝１ン′ハーセンニくコイル
に流ｔ ヨ’ｌ ｆこシタコノバーセンス回路において
、水平走査ラインの殆ｙ＝ ４ｆｉｌのロンバーセンス
補正子−夕に略等シいコンバーセンス補正テークを水平
同期期間中に）：記−アングルメモリから読出す読出’
＋（ｉｌＪ ｊｉｊｌ１手段を設け、１の水子走査ライ
ンのコンバーゼンス補正信号、：Ｌ：仄の水平）封査う
・インのコンバーセン・ス補正信号との不連続点を水平
同期期間中に位置させるようにし１こことを特徴とする
コア・ハーゼンス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15691583A JPS6048687A (ja) | 1983-08-27 | 1983-08-27 | コンバ−ゼンス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15691583A JPS6048687A (ja) | 1983-08-27 | 1983-08-27 | コンバ−ゼンス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6048687A true JPS6048687A (ja) | 1985-03-16 |
Family
ID=15638154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15691583A Pending JPS6048687A (ja) | 1983-08-27 | 1983-08-27 | コンバ−ゼンス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6048687A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7781948B2 (en) | 2005-02-17 | 2010-08-24 | Hamamatsu Photonics K.K. | Light source device including a gas discharge tube, a housing, and an insulating socket member |
-
1983
- 1983-08-27 JP JP15691583A patent/JPS6048687A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7781948B2 (en) | 2005-02-17 | 2010-08-24 | Hamamatsu Photonics K.K. | Light source device including a gas discharge tube, a housing, and an insulating socket member |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320575B1 (en) | Memory controller and liquid crystal display using the memory controller | |
| JPS6048687A (ja) | コンバ−ゼンス回路 | |
| US3993982A (en) | Sequence control unit for a television time base corrector | |
| JPH051949B2 (ja) | ||
| JPS5818743A (ja) | フレームメモリアクセス回路 | |
| JPH05130568A (ja) | ビデオ信号処理装置 | |
| CN114822347B (zh) | 源极驱动系统、其信号同步方法及显示装置 | |
| JPS63121365A (ja) | 文字表示制御回路 | |
| JPH04324492A (ja) | モニタインターフェース | |
| JPH0782308B2 (ja) | パーソナルコンピュータの同期合わせ回路 | |
| JP2002149104A (ja) | 表示装置 | |
| JPS6112191A (ja) | デジタルコンバ−ジエンス装置 | |
| JPS60180288A (ja) | 受像機の偏向補正回路 | |
| JPH026705Y2 (ja) | ||
| JPS60170376A (ja) | テレビジヨン信号同期変換回路 | |
| JPS60237790A (ja) | コンバ−ゼンス補正装置 | |
| JPH01233970A (ja) | デジタル信号処理回路の制御装置 | |
| JPS59177587A (ja) | デイスプレイシステム | |
| JPS6268374A (ja) | アドレス信号発生回路 | |
| JPH0462628B2 (ja) | ||
| JPS60124170U (ja) | 映像信号処理装置 | |
| JPS593539A (ja) | ライトペンの位置入力補正方式 | |
| JPH0652939B2 (ja) | 液晶パネル駆動方式 | |
| JPH04293380A (ja) | 画像メモリ制御回路 | |
| JPH023096A (ja) | 表示装置 |