JPS604628B2 - 偏向回路 - Google Patents

Description

【発明の詳細な説明】 この発明は、例えばテレビジョン受像機用の偏向回路に
関するものである。

殆んどのテレビジョン受像機で使用されている安定化電
源は、水平出力すなわちフライバック変成器の巻線の端
子から発生する電圧からテレビジョン受像機回路用の電
源電圧を作り出すことによってＡＣライン本線を分離し
ている。

このような装置では、すべての必要な電力は、水平偏向
と同期した電力の伝送に伴って巻線を通って流れる。安
定化されていない電圧源はフライバック変成器の１次巻
線に結合されている。安定化された電圧は通常甘露源電
圧あるいは水平リトレース・パルスの振幅となる。一般
に水平偏向回路は共振発振モードで動作するものである
。

トレース期間中、約半波の発振が水平偏向巻線とＳ成形
トレース・キャパシタとの間で起り、リトレース期間中
、残りの半波の発振が偏向巻線とりトレース・キヤパシ
タとの間で起る。またリトレース期間中、フライバック
変成器の巻線がリトレース・キャパシタの両端間に結合
され、水平偏向回路中の電力損失を補償する。従って、
フライバック変成器は水平リトレース回路の一部分とな
っている。フライバック変成器における電力あるいは負
荷の変動は水平リトレース時間に影響を与え、映像の幅
を変化させることになる。さらに、単に変化する負荷に
結合される電圧だけではなく、トレース時の整流によっ
て得られるすべての電圧も同時に変化する。トレース時
の整流電圧が現われる１つの端子に与えられる負荷はそ
のトレース時の整流されたすべての電圧に影響を与える
。フライバック変成器に負荷がか）るとデューブィ・サ
イクルも変化し、その結果、電力源の制御回路が特にリ
トレースあるいはトレース電圧の振幅のいずれかに影響
を与えるので（しかし同時に双方に影響を与えることは
ない）、２次電圧も変化する。

米国特許第４１２９８０６号明細書に示されているよう
に、一定の、しかも乱れのない映像を得るために、全て
の負荷変動を加算することによって左右ラスタ歪みを変
調する方法は、フライバック変成器のトレース時に取り
出される２次電圧が補償されないので、完全な解決法と
ならない。例えば、１０ワットの音声増幅器の動作によ
って生じる大きな負荷変動は、左右ラスタ修正回路によ
ってはもはや修正することは不可能である。偏向巻線は
リトレース期間中、リトレース・キャパシタ回路網と共
振リトレース回路を構成する。

上記の回路網の少なくとも一部分と並列にある回路は、
キャパシタ回路緩からリトレース・電流のある大きさを
制御可能に側路し、偏向回路のある選定された電流の大
きさを制御する。以下図を参照しつつこの発明を詳細に
説明する。

第１図は、この発明を実施したりトレース・パルス制御
を具えた安定化された水平偏向回路２０を示している。

非安定化電圧＋Ｖは安定化電源回路２１に結合されてい
る。電源回路２１から得られる水平偏向と同期化された
ェネルギのパルスは、フライバック変成器２２の水平出
力の１次巻線２２ａを経て各種のフライバック結合負荷
回路に供給される。安定化電源回路２１は通常の設計に
よるもの、あるいは１９７母王１１月２９日にハフアー
ル氏（Ｐ．Ｅ．Ｈａｆｅｒｌ）が「安定化偏向回路（Ｒ
ｅ鰍ｌａにｄＤｅＨｅｃｔｉｏｎＣｉｒｃｕｉｔ）」と
いう名称で米国において出願した米国特許出願第９６４
５３８号明細書、あるいは１９７ｇ王３月７日にウオル
タ・ボリンガ氏（Ｗａｉｔｅｒ敗ｈｒｉｎｇｅｒ）が同
じく米国において「安定化偏向装置（Ｒｅ趣ｌａにｄＤ
ｅｆｌｅｃｔｉｏｎＳ侭ｔｅｍ）」という名称で出願し
た米国特許出願第１８３６１号明細書に示されているも
のと同様なものでよい。フライバック変成器の２次巻線
２２ｂには、直列に結合されたトレース・キャパシタ２
５と水平偏向巻線２６に結合されたトレース・スイッチ
２４からなる水平力段２３が結合されている。

トレース・スイッチ２４は水平出力トランジスタ２７と
このトランジスタ２７のベースに結合されたダンパ・ダ
イオード２８とからなっている。通常の水平発振器およ
び駆動回路２９が水平周波数矩形波電圧をトランジスタ
２７に結合して、トレース期間中このトランジスタ２７
を導通させ、またこのトランジスタ２７を遮断して水平
リトレースを開始させる。直流電流阻止キャパシタ３０
は２次巻線２２ｂに結合されている。フライバック２次
巻線２２ｃの端子間に発生する電圧のＩＪトレース・パ
ルス部分はダイオード３１によって整流され、キャパシ
タ３２によって炉波され、音声および水平発振器のよう
な負荷回路用の電源電圧Ｖ．として使用される。

フライバック２次巻線２２ｄの端子間に発生する電圧の
トレース電圧部分はダイオード３３によって整流され、
さらにキヤパシタ３４によって炉波され、垂直偏向段お
よびビデオ段のような負荷回路に電源電圧Ｖｓとして供
給される。高電圧フライバック巻線２２ｅは高電圧回路
３５に供給され、端子Ｕにアルタ加速電圧を発生する。
第２図ａおよびｂに示すように、水平トレース期間中、
時刻ら前および時刻ｔ６後にトレース・スイッチ２４に
向けて水平偏向電流ｉ２６を鏡歯状電流ｉ２８として流
通させる。

時刻ｔ２の近くでトレース・スイッチ２４は開回路とな
る。水平偏向巻線２６はリトレース・キャパシタンス回
路網５２と共振リトレース回路５１を形成する。リトレ
ース・キャパシタンス回路網５２は一部は直列結合され
たキヤパシタ３６および３７からなっている。共振リト
レース期間ｔ２−ｔ６の期間中、偏向電流ｉ２６はリト
レース偏向電流ｉ３６としてリトレース・キャパシタ３
６に流れる。ピーク電圧がＶＰのリトレース・パルス電
圧Ｖ５，は水平出力トランジスタ２７のコレクタである
トレース・スイッチ２４の両端間に発生する。共振リト
レース回路５１のリトレース周波数左（ＴＲ‘まＩＪ卜
いス持続期間）‘ま部分的幅向巻線２６に結合された実
効リトレース・キャパシタンスによって決定される。

全リトレース期間にわたつてリトレース・キヤパシタ３
７がトレース・キヤパシタ３６と直列にあると、リトレ
ース期間はそれによって短縮される。例えば全リトレー
ス期間中キャパシタ３７をアースに短絡することによっ
てリトレース・キヤパシタ３７がリトレース電流すなわ
ち電荷を蓄積するのが阻止されると、リトレース持続期
間は最大値となる。リトレース持続期間すなわちリトレ
−ス・パルスＶ５，の幅を制御すると、安定化偏向回路
２Ｍこ関連する多くの量あるいはパラメータを制御する
ことができる。

例えば、トレース・キヤパシタ２５の端子間の直流トレ
ース電圧ＶＴは、第２図ａの点線５３によって示すよう
に、トレース・スイッチ２４の両端間の電圧Ｖ２４の直
流値すなわち平均値に等しい。偏向電流の振幅ＩＰＰは
トレース電圧ＶＴの一部分の関数となっている。ピーク
・リトレース・パルス電圧ＶＰを安定化された一定値に
維持してリトレース・パルス期間を増大させると、ＶＴ
が上昇し、偏向電流の振幅は大きくなる。２次巻線２２
ｂの両端間の電圧は第２図ａの波形に似た波形であるが
、ＡＣゼロ・レベルは線５３と一致している。

すなわち、基準端子として巻線２２ｂの黒点の付されて
いない端子をとると、負のトレース電圧−ＶＴがトレー
ス期間中巻線の端子間に発生し「正のりトレース電圧Ｖ
Ｒがリトレ−ス期間中発生し、ＶＴ十ＶＲ＝ＶＰとなる
。電流ｉ２２が巻線２２ｂに流れる。リトレース・パル
ス期間すなわちパルス幅の変調はトレース電圧ＶＴおよ
びリトレース電圧ＶＲの双方を変調し、線５３の上下に
ある波形Ｖ２４の面積を等しくする。それはィンダク夕
あるいは変成器の巻線の端子間には正味電圧あるいは直
流電圧は保持されないからである。トレースおよびリト
レース電圧の変調によって、端子Ｕにおけるアルタ電圧
と同様にトレースおよびリトレース整流電圧Ｖｓおよび
Ｖｒの変調も生ずる。

安定化されるべき量が例えばトレース電圧ＶＴであれば
、あらゆるリトレース・パルス期間の変調はパルス振幅
ＶＰを変調し、フライバック変成器の巻線の端子間のり
トレース電圧ＶＲを変調する。

偏向電流の振幅は、トレース電圧Ｖｒがトレース・スイ
ッチ２４の作用によって偏向巻線２６の端子間に結合さ
れるトレース期間の増加あるいは減少による比較的小さ
な変動以外に実質的に変化してはならない。リトレース
期間を制御するには、キヤパシタンス回路網５２に関連
する実効キャパシタンスが可制御的に変化させられる。

リトレース電流分路回路５４がリトレース・キヤパシタ
３７の端子間に結合されている。電流分路回路５４はダ
イオード３８および３９，ＩＴＲあるいはＳＣＲ４１と
反対極性で並列接続されたダイオード４２とからなる可
制御双方向導通スイッチ４０からなっている。ダイオー
ド３８の陰極とダイオード３９の陽極は、リトレース・
キャパシタ３６と３７との接続点端子５５に結合されて
いる。ＳＣＲ４１の陽極は端子５０１こおいてダイオー
ド３９の陰極に結合されている。スイッチ４０の端子間
にはキヤパシタ４４とィンダクタ４５とからなる共振転
流回路４３が結合されている。スイッチ４０の端子間に
はまた抵抗器４６とキャパシタ４７とからなる緩衝回路
が結合されている。リトレース・キャパシタ３６を通っ
て端子５５に流れ込むリトレース・電流、ｉ３６は、リ
トレース・キャパシタ３７を通って流れるリトレース電
流ｉ３７とりトレース分路回路５４に流れ込むリトレー
ス分路すなわちバイパス電流ｉｓの２つの電流に分割さ
れる。

リトレース電流ｉ３６およびｉ３７はそれぞれキャパシ
タ３６および３７を通って流れるので、これらの電流は
ＡＣ電流のみで、ＤＣ電流成分を含んでいない。従って
、分路電流ｊｓもまたＡＣ電流のみである。分路電流ｉ
ｓの正部分ｉ３９は第１の分路であるダイオード３９を
通ってのみ流れることができ、一方負の部分ｉ３８は第
２の分路であるダイオード３８を通ってのみ流れること
ができる。従って、ダイオード３９を流れる正電流ら９
によってリトレース・キャパシタ３７から分路される全
負荷（アンペア秒）は、ダイオード３８を流れる負電流
ｉ３８によって端子５５に戻される全電荷に等しくなけ
ればならない。ダイオード３９を通って端子５川こ流れ
込む正電流ｉ３９は、キャパシタ４４を通って流れる転
流電流ｉ４３とスイッチ４０を通って流れるスイッチ電
流ｉ４ｏの２つの電流に分割される。

転流電流ｉ４３もまたＡＣ電流のみである。従って、ダ
イオード３９を流れる電流ｉ３９のＤＣ電流成分１。ｃ
はスイッチ電流ｉｑｏのＤＣ電流成分ｌｏｃと同じよう
にスイッチ４０を通って流れなければならない。リトレ
ース・パルス期間は、電流分路回路５４によってリトレ
ース・キャパシタ３７の実効キャパシタンスを制御する
ことによって制御される。

リトレース・キャパシ夕３７から分略する電流ｉｓを多
くすると、すなわち分路する電荷の量を多くすると、リ
トレース・キャパシタ３７の見掛けのキャパシタンスが
大きくなり、共振リトレース回路５１に関連する実効キ
ヤパシタンスが大きくなってリトレース・パルス幅が増
大する。全リトレース電流がリトレース・キャパシタ３
７から分路され、リトレース・キャパシタンスが最大と
なり、このリトレース・キャパシタ３７が短絡回路とみ
なせるときに、最大のリトレース・パルス幅が得られる
。リトレース・キャパシタ３７から分路される電荷の量
は、スイッチ４０を通って流れるＤＣ電流成分１。

ｃを制御することによって制御される。ゲート制御回路
４８は、各水平トレース期間中に可変位相遅延ゲート信
号をＳＣＲ４１に供給する。偏向回路２０の付勢後、初
期ターンオン期間中、非充露転流キヤパシタ４４はダイ
オード３９を経てリトレース・キャパシタ３７の端子間
に発生するピーク・リトレース電圧に充電される。この
初期期間中、ダイオード３９はピーク検波器あるいは整
流器として動作する。転流回路４３の共振周波数は水平
リトレース周撒布側潔いなる紬こ選熟れ小る。

第２図ｅおよびｆの時刻ら以前の時点でスイッチ４０を
ターンオンする制御回路４８からのゲート・パルス４０
ｇについて考えてみる。この場合、期間ｔｏ−ｔ３は２
ｒＲすなわちリトレース期間の２倍に等しくされている
。第２図ｅおよびｆには示されていないが、転流電流ｊ
４３の共振による発振電流の全サイクルはトレース期間
中で完結する。ＩＴＲあるいはスイッチ４０は、リトレ
ースの開始時点ｔ２の以前に電流ｉ４３の転流によって
オフ状態すなわち非導適状態とされる。抵抗性損失を無
視すれば、発振の停止後キャパシタ４４はほぼそのピー
ク値にまで再充電される。リトレース期間中、ダイオー
ド３８およびダイオード３９は共に順バイアスされない
ので、分路電流は流れない。

すべてのＩＪトレース偏向電流ｉ礎はリトレース電流ｉ
３７としてリトレース・キャパシタ３７に流れ込む。リ
トレース・キヤパシタ３７は全リトレース期間中、共振
リトレース回路の一部となっており、回路網５２のリト
レース・キャパシタンスは最小になり、リトレース・パ
ルス幅も最小になる。次に制御回路４８について考察す
る。

制御回路４８は、第２図ｅに示すように時刻ら後でｔ，
においてスイッチ４０を導通状態にゲートする。転流露
流ｉ簿はｔ２におけるリトレースの開始前には発振の１
サイクルを完結していない。時刻ｔ２の近くでトレース
・スイッチ２４はターンオフし、リトレース電流ｉ３６
は端子５５に流れ込む。ダイオード３９およびスイッチ
４０が分路電流ｉｓを導通させるときには端子５５はほ
ぼアース電位にある。時刻ｔ２の僅かに後に、スイッチ
４０からの負のスイッチ電流ｉ４ｏを超える充分な正分
路電流ｉ３９が端子５０‘こ流れ込む。スイッチ４０は
時刻ｔ２の僅かに後に転流によってオフすなわち非導適
状態となる。そこで第２図ｄ，ｅ，ｆに示すように、時
刻ｔ２の後に電流ｉ４３に等しい正の分路電流ｉ３９が
転流電流ｉ偽として流れる。時刻ｔ４の近くで、第２図
ｄ，ｆに示すように転流回路４３のキャパシタ４４をピ
ーク電圧Ｖ婚に再充電する。これは第２図ｈに分路スイ
ッチ電圧Ｖ４ｏとして示されている。時刻ｔ２のいまら
〈後に、スイッチ電圧は実質的に電圧レベルＶぷこ等し
くなる。リトレース・キャパシタ３７を通って流れるリ
トレース偏向電流ｉ幻は、端子５５に流れ込むリトレー
ス偏向電流ｉ３６から分路電流ｉｓから差引し、た値に
等しくなる。

従って、第２図ｃおよびｄに示すように、電流ｉ３７は
、偏向電流ｉ２６が方向を反転するりトレースの中心で
あるほぼ時刻ｔ４を経て正電流成分ｉ３７ｐと等しくな
る。第２図ｇにキヤパシタ３７の端子間の電圧Ｖ３７と
して示すように、電流ｉのは時刻ｔ４でピーク電圧Ｖ，
に充電される。リトレース偏向電流ｉ３７は時刻ｔ４−
ｔ５間の負電流成分ｉ純に等しい。時刻ｔ５で、第２図
ｇに示すようにリトレース・キャパシタ３７は完全に放
電され、電圧Ｖ３７は反対極性をとろうとする。

ダイオード３８は順バイアスされ、リトレース・キヤパ
シタ３７を短絡し、リトレース電流ｉ３７が流れるのを
停止させる。分路電流ｉｓは第２図ｄに示すように電流
一ｉ斑として再度流れ、リトレース・キャパシタ３６の
放電を完結する。時刻ｔ６でリトレース・パルスＶ５，
は０に等しくなり、トレース・スイッチ２４のダンパ・
ダイオード２８は次のトレ−ス期間中トレース電流ｉ班
を導通させる。スイッチ４０のターンオンの位相は時刻
ちまで遅らされているから、スイッチ電流ｉ４。

としてスイッチ４０を流れる転流電流ｉ４３が発振の１
サイクル全部にわたって流れるのが阻止される。転流キ
ャパシタ４４は、転流電流の発振の開始時刻ｔ，の以前
に充電されていた初期電圧Ｖ４３にスイッチを経て再充
電されるのが阻止される。スイッチ電流ｉ４ｏの平均値
は０ではなく、第２図ｅに示すようにスイッチ４０を経
てキヤパシタ４４が放電するときの値を示すＤＣ電流成
分の値１。ｃとなる。リトレース期間中、分路スイッチ
４川ま非導通状態で、キャパシタ４４の正の再充電電流
は正の分路電流ｉ３９によって与えられる。従って、第
２図ｄに示すように電流ｉ３９もｌｏｃのＤＣ電流成分
を持っていなければならない。前述のように、全分路電
流ｉｓは、ＤＣ電流成分を持つことができないので、負
の分路電流−ｉ３８は同じＤＣ電流成分の大きさ、すな
わち一ｌｏｃを持っていなければならない。すなわち、
リトレース・キヤパシタ３７から分路されるｉ３９より
下の斜線を施こした面積によって表わされる全電荷ｑｐ
は、負電流−ｉ３８によって端子５５に戻される全電荷
ｑｎに等しくなければならない。スイッチ４川こよって
転流キャパシタ４４の放電の程度を制御することによっ
て、リトレースの開始時に、スイッチ電流ｊ４。

のＤＣ電流成分によって代表されるように、リトレース
・キャパシタ３７から分路される電荷の量も制御される
。トレース期間内において、スイッチ４０がターンオン
する時点の位相遅れを増大させることによって、リトレ
ース・キャパシタ３７から分略される電荷を多くすると
、リトレース・キヤパシタ３７の見掛けの容量値つまり
実効容量値は増大し、パルスの高さすなわちピーク電圧
ＶＰが一定に維持されると仮定したとき、リトレース・
パルスＶ５，の持続時間は増大する。従って、スイッチ
４０が時刻ｔｏよりも前の時点でターンオンし、分路電
流ｉｓが全く流れない場合に比して、スイッチ４０が時
刻ｔ，でターンオンしたときは、リトレース・パルスＶ
５，のパルス幅は広くなる。フライバック変成器の巻線
２２ｆの端子間に発生する電圧を第１図の安定化電源２
１に帰還することにより、リトレース・パルスの振幅Ｖ
Ｐは一定に保たれる。リトレース・パルスの幅をさらに
大きくするためには、分路スイッチ４０のターンオンの
時点を、前述の時刻ｔ，よりもさらに後の時刻ｔ，′ま
で遅延させればよい。

第２図の右側の波形ａ′〜ｈ′はこの状態を示している
。第２図ｅ′およびｆ′‘こ示すように、発振の１サイ
クル全部が前に述べた状態で完結するよりも、リトレー
スが時刻ら′で始まる前に発振の１サイクル以下の部分
が終了するように転流電流ｉ４３が流通させられる。キ
ャパシタ４４は負極性の電圧に充電されていても、この
転流キャパシ外ま前の状態よりもさらに放電される。第
２図ｅ′およびｈ′に示すように、リトレースの開始前
に転流キャパシタ４４の再充電が行なわれるとすれば、
この場合は再充電ＤＣ電流成分１。ｃ′は転流キヤパシ
タ４４を正に再充電するために必要となる。スイッチ４
０がターンオンする位相は時刻ｔ，′にまで遅れている
ので、第２図ｅ′に示す右側のＤＣ電流成分ｌｏｃ′は
ｅに示す左側のＤＣ電流成分よりも大きくなっている。
キャパシタ４４を再充電するのに必要とする正分路電流
ｉ３９は第２図ｄ′にに示すように大である。従って、
リトレース・キヤバシタ３７から分略される正電荷ｑｐ
′も大きくなり、またキャパシタ３７から分路される負
電荷ｑｎ′も大きくなり、同様にダイオード３８から端
子５５を経てリトレース・キヤパシタ３６に流れ込む負
電流ｉ鑓も大きくなる。分路電流ｉｓが大きくなるので
、第２図ｃ′に示すようにリトレース偏向電流ｉ３７は
小さくなる。

リトレース・キャパシタ３７の両端に現われるピーク・
リトレース電圧Ｖ，′は第２図ｇに示すように４・さく
なる。リトレース電圧Ｖ，′は、第２図ｃ′およびｇに
示すように、時刻し′におけるトレースの中心より前に
リトレース電流ｉ３７が反転する時刻ら′でピークに達
する。第２図ｃ′，ｄ′，ｇ′に示すように、リトレー
ス・キヤパシタ３７の電圧が０になる時刻ら′でダイオ
ード３８は導通し始める。パルス電圧Ｖ５，′で示すよ
うに、時刻ｔ６′で共振リトレースは終了する。リトレ
ース・キャパシタ３７からより多くの正電荷ｑｐ′およ
び負電荷ｑｎ′が分路されるので、偏向巻線２６に結合
される見掛けのＩＪトレース・キャパシタンスつまり実
効キャパシタンスは増大し、それによってリトレース・
パルス幅は第２図ａ，ａ′に示すように期間ら−ｔ６の
ＴＲから期間ら′−ｔ６′のＴＲ′に増大する。

上記の説明の他に、リトレース・キャパシタ３７の両端
間の電圧Ｖ３７がリトレース偏向電流ｉ３６の急速な反
転を助けるので、キャパシタ３７からより多くの電流が
分路されて、そのキャパシタ３７の端子間の電圧を低下
させ、それによって電流の反転を遅くし、リトレース・
パルス幅を広くする、と見ることもできる。安定化電源
２１は例えばＶＰあるいはＶＲのいずれかの大きさを制
御する。

分路スイッチ４０のターンオンの時点を制御することに
よって、リトレース・パルス幅を独立して制御すること
ができ、それによって例えばトレース電圧ＶＴのような
他の電圧を制御することができる。さらにパルス幅を制
御することによって、他のパラメータを制御することも
できる。例えば、安定化電源２１によってリトレース・
パルスＶ′５，が一定の振幅ＶＰに維持されていると、
パルス幅を大きくすることによりトレース・キャパシタ
２５の端子間のトレース電圧を第２図ａ′の線５３によ
って示すようにＶＴ′に引上げることができる。リトレ
ース電圧が高くなると、第２図ａ′，ｂ′に示すように
、偏向電流１礎のピーク・ピーク値を１′ＰＰのように
増大することができる。従って、分路スイッチ４０の導
通を制御してリトレース・パルスの持続時間を制御する
ことにより映像の幅を制御することができる。ＳＣＲ４
１のターンオン時点を垂直周波数のパラボラで変化させ
ることによりピーク・ピーク偏向電流ＩＰＰを垂直周波
数でパラボラ状に変化させ、それによってラスタの左右
修正を行なうことができる。リトレース・パルス幅の負
荷回路による変調は補償される。

例えば、電源電圧Ｖｒの音声回路による負荷が増大し、
２次巻線２２ｃの負荷が０から１０ワットに増大すると
、その影響は一部２次巻線２２ｃにも及び、偏向巻線２
６と並列に接続された巻線２２ｂ中の電流ｉ２２が増大
し、その結果リトレース・パルスは狭くなる。後程説明
するように制御回路４８はパルス幅の減少を検知し、第
２図のａ〜ｈ‘こ示す左側の点線の波形のように、制御
スイッチ４０のターンオンの時点を時刻ｔ，より遅らせ
てリトレース・パルス幅Ｖ５，を一定の幅に維持し、偏
向電流ｉ器を一定化する。制御可能な分路スイッチ４０
１ま制御電流のシンクとして動作し、正電流ｉ３９の大
きさおよびリトレース・キヤパシタ３７から分略される
電荷ｑｐを制御する。

ＩＴＲ４０を例えばトランジスタあるいはＳＣＲと置換
することができ、トレース期間内におけるトランジスタ
あるいはＳＣＲの導通角を変化させることによってリト
レース・キャパシタ３７から分略される電荷の量を変化
させることができる。この場合、ダイオード４２の機能
はダイオード３８および３９によって代行される。ゲー
ト制御回路４８の一実施例が第３図に示されている。水
平発振器および駆動段２９から得られる第４図ａに示す
水平矩形波電圧Ｖ均は抵抗器６１および６２によって取
出され、キャパシタ６３を介してボクスカ−・ゲート・
パルス形成回路１９のトランジスタ６４のベースにＡＣ
結合される。キャバシタ６５は抵抗器６２と並列に接続
されている。また、この矩形波電圧Ｖ２９は反転されて
トレース・スイッチ２４の水平出力トランジスタ２７の
ベースに結合される。第３図にはこの結合回路は示され
ていない。Ｖ２９の高電圧レベルは、リトレースの開始
直前の時刻Ｔ，からトレースの開始直後の時刻Ｔ４まで
続き、その中に時刻Ｌ−Ｔ３間にある水平リトレース期
間を含んでいる。

Ｖ２９の低電圧レベルは時刻Ｔ４からＴ６まで続き、こ
の期間はトレース期間Ｔ３一Ｔ７内に完全に含まれてい
る。時刻Ｔ４で電圧Ｖ２９は低レベルに切換わり、トラ
ンジスタ６４のベースに電圧Ｖｂが印加されて、該トラ
ンジスタ６４は第４図ｄに示すように逆バイアスされる
。

充電電流入力端子９１から充電抵抗器６６に流れる制御
された大きさをもった充電電流ｉ６６はキャパシ夕６３
を充電する。これによって電圧Ｖｂは上昇し始める。第
４図ｄおよびｅに示すように、トレース期間中のある制
御された時点公で、Ｖｂは閥値しベルＶｂｅに達し、ト
ランジスタ６４を導適状態に転換する。これによってト
ランジスタ６４のコレクタ電圧Ｖｃは第４図ｅのように
変化する。抵抗器６‐７，６８およびキャパシタ６９か
らなる微分回路網は電圧Ｖｃの波尾部分を微分し、時刻
Ｔ５でトランジスタ７０のベースに負パルスを与える。

トランジスタ７０のコレクタにおけるパルス電圧４０ｇ
は第４図ｆに示すように時刻Ｔ５で発生する。パルス４
０ｇは分路スイッチ４０のＳＣＲ４１のゲートに供給さ
れ、時刻Ｔ５でこのスイッチ４０をターンオンし、前述
のように共振転流回路４３中に電流発振を開始させる。
抵抗器７１はトランジスタ７０のエミツタを十１５ボル
トの電源に結合し、また抵抗器７２とキャパシタ７３と
からなるゲート・パルス波形成形回路はＳＣＲ４１のゲ
ートに結合されている。幅変調制御回路９０は抵抗器６
６を経て流れる充電電流ｉ６６を制御し、それによって
トランジスタ６４および７０、さらに分路スイッチ４０
のターンオンの時点を制御する。

幅変調制御回路９０のフライバック２次巻線２２ｇの端
子間に発生する電圧Ｖ２ｇのりトレース・パルス部分は
、ダイオード５６，電流制限抵抗器５７およびキヤパシ
タ５８によってピーク整流される。第４図ｂには電圧Ｖ
滋とキャパシタ５８の端子間に発生する電圧Ｖ艶の両方
が示されている。トレース期間中、キャパシタ５８はわ
ずかに放電する。その放電路は抵抗器５９、ポテンショ
メータ７４およびトランジスタ６０のベース・エミツタ
間ダイオード‘こよって構成される。従って、トランジ
スタ６０のベースの電圧は、第４図ｂの電圧Ｖ２２ｇの
リトレ−ス・パルス振幅ＶＲを表わす電圧である。フラ
イバック巻線の電圧Ｖ滋はキャパシタ７５と抵抗器７６
とからなる積分回路網８０にも供給される。

トランジスタ６０のベース電極とェミツタ電極との間に
はキャパシタ７７が接続されている。リトレース期間中
、キャパシタ７５は巻線２２ｇ，抵抗器７６およびトラ
ンジスタ６０のベース・ェミッタ・ダイオードを経て充
電される。トレース期間中、キヤパシタ７５の放電路は
巻線２２ｇ，抵抗器７６，７４，５９，およびキヤパシ
タ５８によって構成される。キャパシタ７５と抵抗器７
６との接続点にある端子７８における積分された電圧Ｖ
磁ま第４図ｂに示されている。フライバック電圧Ｖ側の
時間に関して積分されたりトレ−ス部分はリトレース振
幅ＶＲとパルス幅ＴＲとの関数となる。フライバック電
圧Ｖ既ｇの時間に関する積分トレース部分はトレース振
幅−Ｖ丁とトレース期間Ｔ’の関数となる。フライバッ
ク巻線２２ｇの端子間には正味のＤＣ電圧は発生しない
ので、時間に関する積分リトレース電圧は時間に関する
積分トレース電圧に等しくなければならない。

従って、電圧Ｖ７８のトレース積分部分はリトレース・
パルス幅の大きさとなる。リトレース・パルス幅が大き
くなるとＶ花のトレース積分電圧部分は大きくなる。積
分キャパシタすなわち平滑用キャパシタ８２は抵抗器７
９と８１とを経て十１５ボルト電圧源に結合されている
。トランジスタ６０のコレクタは抵抗器８１を経て＋１
５ボルトの電源に結合されている。キャパシタ８２の電
圧はトランジスタ６０のコレクタ電圧Ｖｃの積分値とな
る。コレクタ電圧Ｖ６ｏは第４図ｃに示されている。コ
レク夕電圧Ｖ泌まトランジスタ６０のベースに印加され
る電圧の関数となる。このベース電圧はピーク整流され
たりトレース電圧Ｖ５８とフライバック巻線の電圧Ｖ雌
の積分されたりトレース電圧Ｖ碑との代数和に比例した
値となる。ゲート・パルス４０ｇが発生されるトレース
期間中の時点を制御する充電電流ｉ６６は、トランジス
タ６０１こよって分路される電流の大きさに反比例して
変化する。

例えば、音声回路の負荷の増大によってリトレース・パ
ルス幅が小さくなると、Ｖ花の負の積分されたトレース
電圧部分の大きさも減少する。トレース期間中にトラン
ジスタ６０から分路されるベース電流が小さくなると、
トランジスタ６０の分路コンダクタンスが大きくなり、
トランジスタ６４のベースの流れ込む充電電流ｉ６６の
大きさは小さくなる。これによってゲート・パルス４０
ｇの発生時点はトレース期間内で遅れ、リトレース・パ
ルスの幅は必要なだけ大きくなる。前述のように、キャ
パシタ５８と７５はリトレース期間中に充電される。

電圧Ｖ５８は巻線２２ｇの端子間に発生するりトレース
・パルスの正ピーク振幅を表わし、Ｖ７８は巻線２２ｇ
の端子間に現われる電圧を積分して得られるトレース期
間中における負極性の電圧を表わしている。トレース期
間中、キャパシタ５８と７５の放電路は同じで、抵抗器
５９，７４および７６とからなっている。抵抗器７４と
７６との接続点に現われるトランジスタ６０のＶｂｅに
等しくない任意の電圧は、このトランジスタ６０を飽和
か遮断のいずれかに駆動する。変成器２２からのスパイ
クやりンギングによってトランジスタ６０がトレース期
間中に飽和あるいは遮断のいずれかの状態に駆動される
のを防止するために、トランジスタ６０のコレクタとべ
−スとの間には第１の積分回路網８５が結合されている
。この積分回路網はキャパシタ８３と抵抗器８４とから
なり、トレース期間中の時定数は一例として約５０マイ
クロ秒で、トランジスタ６０のコレク外こおける電圧波
形は第４図ｃに示すようになる。キャパシタ７５は抵抗
器７６およびトランジスタ６０のベース・ェミッタ・ダ
イオードを経て充電されるので、各リトレース期間中、
トランジスタ６０は第４図ｃに示すように飽和状態に駆
動される。

抵抗器８１，７９とキャパシタ８２とからなる第２の積
分回路網は電圧Ｖ６ｏをさらに平滑して、点９１におけ
る電流ｉ６６用の電源として使用する。幅変調制御回路
９０の出力応答性は、フライバック電圧Ｖ２２ｇのピー
ク・ピーク値ＶＰ（ＶＰ＝ＶＲ十ＶＴ）の振幅の変動に
は比較的にぷい。

Ｖ花の負の積分されたトレース電圧部分の大きさが増大
すると、ピーク整流されたりトレース・パルス電圧Ｖ斑
も増大する。トランジスタ６０のベースにおいてＶ斑と
Ｖ７８とが代数に加算されると、これらの増加は相殺さ
れる。幅変調制御回路９０がピーク・ピーク・フライバ
ック電圧の振動変動に対して不惑であるということは、
安定化電源２１と幅変調制御回路９０との間の相互作用
によって生成されるパルス振幅の振動を防止する上で必
要である。幅変調制御回路９０は、電圧Ｖ５８によって
決定されるピーク・リトレース電圧ＶＲと、電圧Ｖ７８
によって決定される積分されたりトレース電圧あるいは
これに等価な積分されたトレース電圧との間の差電圧と
してリトレース・パルス幅を決定する。

それによって得られた誤差電圧はトランジスタ６０のベ
ースにおいてアース電位と比較される。キャパシタ５８
に関する時定数とキャパシタ７５に関する時定数はほぼ
等しくなるように選定されており、大部分のトレース期
間中トランジス夕６０のベースに比較的平坦な電圧つま
り煩斜してし・ない電圧が発生するようにしている。ま
たベース・ェミッタ間の電圧の変動がリトレース時間に
影響を及ぼすことがないように、キャパシタ７５は、フ
ライバック電圧Ｖ滋の比較的低いトレース電圧部分をト
ランジスタ６０のベースから分離する機能も有している
。直列に接続された抵抗器５９と７４の抵抗値は比較的
大とされており、それによってこれらの抵抗器を温度補
償を必要としない電流源の一部として動作させることが
できる。所定のリトレース・パルス幅を得るために、Ｒ
強＋Ｒ７４とＲ７６の比が選定される。

この比はＶＲとＶての比に等しく、等価的にＴｒとＴＲ
の比に等しくなる。代表的な比８：１が得られるように
可変抵抗器７４を調整すると、リトレース・パルス幅は
約１１．６マイクロ秒となる。従って、可変抵抗器７４
はラスタすなわち映像の幅の制御回路として動作する。

抵抗器７４の値を大きくすると、上述の比は大きくなり
、それによってリトレース・パルス幅およびピーク・ピ
ーク偏向電流は小さくなる。この点は狭いパルス幅を示
す第２図ａと広いパルス幅を示す第２図ａ′とを比較す
れば明らかである。リトレース・パルス幅を変化させ、
従ってピーク・ピークで測定した偏向電流の振幅を垂直
偏向率１／Ｔｖ（Ｔｖは垂直偏向期間に等しい）でパラ
ボラ状に変化させることにより、左右ラスタ歪を修正す
ることができる。

この修正効果を得るためには、通常の垂直パラボラ発生
器８８で発生された垂直パラボラ電圧８９をキャパシタ
８６および抵抗器８７を経てトランジスタ６０のベース
のＡＣ結合して、該トランジスタ６０のベース電圧をパ
ラボラ状に変化させればよい。トランジスタ６０のベー
スの電圧が垂直率をもってパラボラ状に変化させられる
と、左右ラスタ歪を修正するのに必要とされる位相が垂
直率をもってパラボラ状に変化するゲート・パルス４０
ｇが発生される。ゲート制御回路４８によって得られる
最大リトレース・パルス幅を制限するために、範囲制限
回路９５が充電電流入力端子９１に結合されている。リ
トレース・パルスの幅が広すぎると水平偏向電流の振幅
が大きくなりすぎ、そのため水平偏向回路内における電
力消費が大きくなる。範囲制限回路９５はトランジスタ
９２を含み、そのベース電極は抵抗器９３と９４とから
なる分圧器の上記抵抗器９３を経てリトレース・キャパ
シタ３７に結合されている。

充電電流ら６の一部は十１５ボルトの電源より抵抗器９
６，抵抗器９７，およびダイオード９８を経て得られる
。抵抗器、９７とダイオード９８との接続点には平滑用
キヤパシタ９９が結合されている。トランジスタ９２の
コレクタは抵抗器９６と９７との接続点に結合されてい
る。フライバック巻線２２ｂの端子間に発生するりトレ
ース・パルス幅が大きくなると、第２図の右側の波形ｇ
′の電圧Ｖ幻によって示すように、リトレース・キャパ
シタ３７に現われるパルスの振幅は小さくなる。

トランジスタ９２の導速度が低下すると、十１５ボルト
の電源からダイオード９８を経て充電電流入力端子９１
に流れ込む電流は増大する。充電電流ｉ６６が増大して
トランジスタ６４のターンオンの位相遅れが大きくなり
すぎるのを防止し、それによってゲート・パルス４０ｇ
の発生する位相遅れが大きくなりすぎるのを防止し、リ
トレース・パルス幅の増加を制限する。第５図は、リト
レース電流分路回路５４のＳＣＲ４１を導通状態にゲー
トするためのゲート制御回路用の他の実施例１４８を具
えた水平偏向回路１２０を示す。

第１図、第３図、第５図の中の素子と同じ機能をもった
素子については同じ参照番号が付されている。ボクスカ
ー・ゲート・パルス成形回路網１９のトランジスタ６４
のベースに流れ込む充電電流ｉ６６は幅変調制御回路１
９０の充電電流入力端子１９１に供給される。キャパシ
タ３０の端子電圧はトレース電圧ＶＴを表わし、従って
前述のようにリトレース・パルス幅を表わす。

キャパシタ３０の電圧は抵抗器２０１を経て充電電流入
力端子１９１に供給される。例えば、リトレース・パル
ス幅が減少すると、キャパシタ３０の平均端子電圧は低
下し、それによってトランジスタ６４のベースに流れ込
む電流は減少し、トレース期間中におけるゲート・パル
ス４０ｇの発生は必要とされる時間遅延される。幅変調
制御回路１９０の出力がピーク・ピーク偏向電圧ＶＰの
振幅変動にあまり敏感に応動しないようにするために、
フライバック巻線２２ｇの両端間のりトレース電圧はダ
イオード２０２とキャバシタ２０３とによってピーク検
波され、抵抗器２０４を経て充電電流入力様子１９１に
結合される。

ダイオード２０５は端子１９１における電圧の貸方向へ
の振動を除去するものである。キャパシタ２０６は端子
１９１における高周波のバイパスを行ない、直列接続さ
れた抵抗器２０７とキヤパシタ２０８はさらにフィルタ
作用を与えるためのものである。第１図および第３図の
回路中で使用されている素子としては例えば次に示す値
のものが使用される。

抵抗器４６ ２２００オーム抵
抗器５７ ３．３オーム抵抗器
５９ ８２００オーム抵抗器６
１ １０００オーム抵抗器６２
１０００オーム抵抗器６６
２２キロオーム抵抗器６７
４７００オーム抵抗器６８
４７００オーム抵抗器７１
３３オーム抵抗器７２ １０
０オーム抵抗器７４ ４７００オ
ーム抵抗器７６ １２００オーム
抵抗器７９ ４７００オーム抵
抗器８１ ４７００オーム抵抗器
８４ １０００オーム抵抗器８
７ ４７キロオーム抵抗器９３
２０キロオーム抵抗器９４
１０００オーム抵抗器９６
４７００オーム抵抗器９７
１００オームパラボラ８９のピーク・ピーク電圧
１０ボルトキャパシタ２５ ０．総マイクロフ
アラツドキヤパシタ３０ ０．４７マイクロフア
ラツドキヤパシタ３６ ０．０１８マイク。

フアラツドキヤパシタ３７ ０．０３３マイクロフ
アラツドキヤパシタ４４ ０．０４７マイクロフア
ラツドキヤパシタ４７ ２２００ピコフアラ
ツドキヤパシタ５８ ０．０４７マイクロフアラツ
ドキヤパシタ６３ ２２００ピコフアラツド
キャパシタ６５ 秘０ピコフアラツドキヤ／
ゞシタ６９ １０００ピコフアラツドキヤパ
シタ７３ ４７００ピコフアラツドキヤ／ぐシ
タ７５ ０．２２マイクロフアラツドキヤ／ぐシ
タ７７ ４７００ピコフアラツドキヤ／ぐシ
タ８２ ０．４７マイクロフアラツドキヤパシタ
８３ ４７００ピコフアラツドキヤ／ぐシタ
８６ １０マイクロフアラツドキヤ／ぐシタ９９
０．４７マイクロフアラツドインダク夕４５
２８０マイク‐ロヘンリ偏向巻線２６
１．２ミリへンリ、１．２オーム

【図面の簡単な説明】

第１図はこの発明を実施したりトレース・パルス制御を
含む水平偏向回路を示す図、第２図は第１図の回路に関
連する各部の波形を示す図、第３図はゲート制御回路の
詳細な実施例を含む第１図の回路の一部分を示す図、第
４図は第３図の回路に関連する各部の波形を示す図、第
５図はゲート制御回路の他の詳細な実施例を含む第１図
の回路の一部分を示す図である。 ２４・・・トレース・スイッチ、２６・・・偏向巻線、
５１・・・共振リトレース回路、５２・・・リトレース
・キャパシタンス回路網、５４…制御可能分勝手段、Ｖ
、・・トレース電圧源、ｉｓ・・・リトレース偏向電流
の一部、ｉ＄・・・リトレース偏向電流。 オノ図次２図 矛３図 次４図 オタ図

Claims (1)

1. 【特許請求の範囲】 １ 偏向巻線と、 該偏向巻線に結合されたトレース電圧源と、上記偏向巻
   線に結合され偏向サイクルのトレース期間中この偏向巻
   線にトレース偏向電流を流通させるためのトレース・ス
   イツチと、上記偏向巻線に結合され各偏向サイクルのリ
   トレース期間中上記偏向巻線と共に共振リトレース回路
   を構成し、上記リトレース期間中リトレース電流が流通
   するリトレース容量性回路網と、上記リトレース容量性
   回路網に結合されていて上記リトレース偏向電流の一部
   分を上記容量性回路網の少なくとも一部から側路させて
   リトレース・パルス幅を制御するための制御可能な側路
   手段であつて、可変位相遅延ゲート信号に応答する制御
   可能なスイツチ手段を含むものと、上記リトレース偏向
   電流の一部分が側路されるのを制御しこれによつてリト
   レース・パルス幅を制御して上記リトレース・パルス幅
   の関数である第１の信号量を制御するために、この制御
   されるべき第１の信号量に応答して上記可変位相遅延ゲ
   ート信号を生成する制御手段と、からなるリトレースの
   制御可能な偏向回路。