JPS6046080A - 太陽電池の製造方法 - Google Patents

太陽電池の製造方法

Info

Publication number
JPS6046080A
JPS6046080A JP58196928A JP19692883A JPS6046080A JP S6046080 A JPS6046080 A JP S6046080A JP 58196928 A JP58196928 A JP 58196928A JP 19692883 A JP19692883 A JP 19692883A JP S6046080 A JPS6046080 A JP S6046080A
Authority
JP
Japan
Prior art keywords
current path
short circuit
circuit current
semiconductor region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58196928A
Other languages
English (en)
Other versions
JPH0572756B2 (ja
Inventor
マサツグ・イズ
ヴインセント・デイヴイツド・キヤンネラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Energy Conversion Devices Inc
Original Assignee
Energy Conversion Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/520,054 external-priority patent/US4464823A/en
Application filed by Energy Conversion Devices Inc filed Critical Energy Conversion Devices Inc
Publication of JPS6046080A publication Critical patent/JPS6046080A/ja
Publication of JPH0572756B2 publication Critical patent/JPH0572756B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/208—Particular post-treatment of the devices, e.g. annealing, short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/47—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/206—Particular processes or apparatus for continuous treatment of the devices, e.g. roll-to roll processes, multi-chamber deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、「光電池デバイス内の短絡′電流通路を除去
するための装置および方法」と題する１９８２年１０月
２１日付の米国Ｉ＃許出願第４３５，８９０号の一部継
続出願の発明に対応する。
本発明は潜在短絡電流通路を包含する光電池デバイスの
短絡電流通路を検出し除去するための改良さｎた方法＄
−よび装置に係る。本発明の方法および装置は特に広領
域半導体光電池デバイスを製造する場合に使用されるべ
く適用する。
本発明は、光電池デバイスの渣在短絡電流通路を検出し
除去するための方法および装置を包含し、さらに連続ア
モルファス合金半導体層が複数のデポジションチャンバ
の各々を介して移動する基板上に連続的にデポジットさ
れる光電池デバイスの連続生産システム内で１と共に使
用され得る。
近年、比収的広い領域をカバーし得且つｐ形及びｎ形材
料を形成すべくドープし得るアモルファス半導体合金を
デポジットせしめるシステムの開発に多大な努力が払わ
ｎてきた。これらｐ形及びｎ形材料は、作動面で結晶性
デバイスと実質的に等価であるｐ　−ｉ　−ｎ形デバイ
スを製造するためのものである。
現在ではグロー放電技術によりアモルファス合金を製造
することが可能である。この合金は（１）容認し得るエ
ネルギギャップ内局在状態密度と（２）秀れた電子的性
質とを有する。このような技術は１９８０年１０月７日
付の８ｔａｎｆｏｒｄ　Ｒ，０ｖｓｈｉｎｓｋｙ及びＡ
ｒｕｎ　Ｍａｄａｎ名義米国特許第４．２２６．８９１
３号”　Ａｍｏｒｐｈｏｕｓ　Ｓｅｍ１ｃｏｎｄｕｃｔ
ｏｒｓ　Ｅｑｕｉｖａｌｅｎｔ　Ｔｏ　Ｃｒｙｓｔａｌ
ｌｉｎｅＳｅｍｉｃｏｎｄｕｃｔｏｒｓ″に開示されて
お９、該合金はまた、１９８０年８月１２日付で５ｔａ
ｎｆｏｒｄ　Ｒ，Ｏｖｓｈｉｎｓｌｇｒ及びＭａｓａｔ
ｓｕｇｕ　Ｉｚｕ　に与えらｔた同一名称の米国特許第
４，２１７，３７４号に詳細に記載されている蒸着法に
よっても製造し得る。こｎらの特許に開示されているよ
うに、アモルファス半導体層内に導入されたフッ素はと
ｎら層内の局在不良状態密度を実質的に減少させるべく
作用して、ゲルマニウムの如き別の合金材料の添加を容
易にする。
光電池デバイスの効率を向上させるのに多重電池（ｍｕ
ｌｔｉｐｌｅ　ｃｅｌｌｓ　）　ｆ使用するという構想
は既に１９５５年にはＥ、Ｄ、　Ｊａｃｋｓｏｎによっ
て論じら扛ていた。これは１９６０年８月１６日付米国
特許第２．９４９，４９８号に開示さ扛ている。この特
許で提案さｎた多重セル構造はｐ−ｎ接合結晶半導体デ
バイスを使用するものであった。この構想の本質は太陽
スペクトルの種々の部分をより効果的に集めて開路電圧
（Ｖｏｃ−）を増大させるべく、種々のバンドギャップ
デバイス（ｂａｎｄ　ｇａｐ　ｄｅｖｌｅｅｓ　）を使
用するこ七にある。
タンデム電池デバイスは２個以上の電池を有しており・
光が各電池を順次通過し、バンドギャップの大きい材料
とこれに続くｌ又は複数個のバンドギャップの小さい材
料とが第１電池を通過した光を吸収する。
アモルファス光電池デバイスを大量生産し得ることは営
／ｉ″Ｕ上重要な意味をもつ。太陽電池製造の場合はバ
ッチ生産するしかない結晶シリコンと異なシ、アモルフ
ァスシリコン合金は直積の広イ基板上に多層状にデポジ
ットさｎ得るため、太１場電池を連続的大量処理システ
ムにょシ生産できる。
この種の連続的処理システムはステンレススチールよシ
なる基板を有してお広例えば夫々特定の材ｌ）のテホシ
ションに使用される一連のデポジションチャンバを該基
板が順次通過し得る。ｐ−１−ｎ形構造の太陽電池を製
造する場合は、第１チヤンバ内でｐ形アモルファス合金
をデポジットし、第２チヤンバ内で真性アモルファス合
金をデポジットし、第３チヤンバでｎ形アモルファスｌ
ｉ［−デボジッｌｊる。デポジットした各合金、特に真
性合金は純度が高くなければならないため、真性デポジ
ションチャンバ内のデポジション壌境を他チャンバ内の
ドーピング成分から隔離して、該真性チャンバ内へのド
ーピング成分の拡散を防止する・主として光電池の製造
に係る０１１述のシステムでは・チャンバ間の隔離がガ
スゲート（ｇａａ　ｇａｔｅ　）によシ実現される。即
ちこのガスゲートを介してガスが単一方向に流され且つ
不活性ガスが基板材料ウェブの周りに導入されるのであ
る。
前記の米国特許出願においては、アモルファス合金材料
を広い領域をカバーする連続基板上にデポジットする場
合、プロセスガスをグロー放電によシ分離して行う。高
品質のアモルファス半導体合金を有するデバイスを形成
するため細心の注意が払われるとはいえ、デバイスの所
定表面領域に及んでアモルファス半導体合金を通過する
短絡電流通路が存在するという可能性が限定的にではあ
るが残存する。このような短絡電流通路はデバイスから
最適性能を得るためには有害である。最適性能の得られ
ない理由は、この種のデバイスが普通、光発生チャージ
キャリヤの電流としての集束を可能ならしめ、さらに光
子エネルギが通過してデバイスのチャージキャリヤを発
生きせるための↑ 領域即ち活性領域内に入射することを可能ならしめる頭
部接点をデバイスに形成するため、最終工程でデポジッ
トされたアモルファス十４体層上に透明な伝導性材料の
層を付与されているためである。この最終デポジット層
は伝導性のため、デバイス中に唯１個所の短絡電流通路
が存在しただけでデバイスのかなシ広い領域をカバーし
て得られる電圧に大幅な制限を加え得る。そｎゆえデバ
イスの電圧出力並びに効率はこのような短絡電流通路に
より実質的に減退さ扛得る。前記米国特許出願第４３５
，８９０号の目的はこのような短絡電流通路を検出し除
去することである。
米国特粁第４，１６６，９１８号に開示されている光電
池デバイス内の短絡電流通路を除去するための１試案は
デバイスに逆バイアス電圧を印加して不良個所′ｆｃ断
線しようとするものである。該記載の説明によれば、サ
ーメツト層のない逆バイアスの印加は短絡の効果を増大
させ、電池の破壊に結びつきやすい。
米国特許出願第４３５，８９０号の装置及び方法はこれ
に反して光電池デバイスの現存短絡電流通路を全体的に
除去することを目的とする。これに加えて本発明の方法
および装置は、基板の不規則性或いは逆拡散反射鏡を形
成すべき荒い基板表面の存在にかかわシなく、基板廻シ
の短絡電流通路を除去することをも目指す。さらに、米
国特許出願第４３５，８９０号および本発明の装置及び
方法は、多重セルデバイスの連続製造を含む連続プロセ
ス製造技術に直接的に適用し得る。
米国特許出願第４３５，８９０号では実在短絡電流通路
の削除に成功しているが、１周期作動後に動作状態に入
る潜在的な短Ｎ＠通路が存在し得ることも判明している
。こｎらの潜在短絡電流通路は、この特許出願の装置及
び方法によって実在短絡電流通路を削除した後になお存
在し得る。本発明はこれらの潜在短絡電流通路を動作さ
せて除去すべき実在短絡電流通路に誘導することを目指
丁。
本発明は、１基板を覆う少くとも１個の牛導体領域、及
び少くともｌ半導体領域を覆う伝導性の光透過材料の１
層を含む形式の光′１１！池デバイス内で前もって存在
する潜在性の短絡電流通路を検出し除去するための装置
及び方法を提供する。前もって存在する除去すべき短絡
電流通路は、基板から伝導性の光透過材料の層までの少
くとも１半導本領域を横切って広がる。潜在短絡通路は
実在短絡電流通路に変換され・次に除去さｎる。本発明
に従って短絡電流通路を除去するため、短絡電流通路の
抵抗率は、短絡電流通路から伝導性光透過材料を電気的
に絶縁することに工って、伝導性光透過材料と半導体領
域との間の界面において実質的に増加さ扛る。
本発明の１具体例によれば、光電池デバイスは潜在短絡
電流通路を実在短絡電流通路に変換すべく先ずバイアス
をかけられる。ｌ電池当υおよそ２ボルト乃至１０ボル
トのバイアスがこのために適している。バイアスは、基
板と伝導性光透過材料との間に結合された電極を有する
デバイスに直接的かあるいは伝導性溶液を介して間接的
に印加さｎ得る。それ故絶縁は、伝導性透明材ｐｒを電
気接点即ち短絡電流通路との結線から取除くことにＬつ
て得られる。この作業は例えば、伝導性光透過材料に希
釈電解溶液を付与し、さらに短絡電流通路と電解液に電
流を通過させることで完了する。
その結果、伝導性透明材料は、充分量の伝導性送本発明
の他の具体例によれば、絶縁は、絶縁材料のボディを半
導体領域の、伝導性光透過材料のデポジションに先立っ
て短絡電流通路をカバーする面１Ｒを覆ってデポジット
することにょシ得られる。
本発明のさらに別の具体例によれば・短絡電流通路は、
導電性溶液を介してデバイスの不連続面積に電圧を印加
することによって検出され位置決定されることができる
。溶液を通過して流れる電流があらかじめ定められた水
準よｐ大でおれば、短絡電流通路の所在が発見される。
次に短絡電流通路は伝導性腐食（ｅｔｃｈａｎｔ　）溶
液に適性電圧並び以上の作業は光電池デバイス製造用の
連続又はバッチ製造方式の一部を構成するか又はこのよ
うな製造方式から隔離した場所で実施されてもよい。
複数の電解質源は、その各々が伝導性光透過材料に不連
続表面積を接触させ、相互に並べて配置されており、光
電池デバイスが、その全幅及び全長に及ぶ短絡電流通路
の連続的な検出及び除去のための装置を通って連続的に
移動され得るべく構成され得る。また、デバイスの全幅
に延在する単一の細長い電解質源を、デバイスが該電解
質源の連続的通過をうけるため、本発明に従って短絡電
流通路を削除するために使用することができる。
■光電池 第１図は全体力Ｉ符号１０で示される光電池を示してい
る。この電池は複数の連続的ｐ　−ｉ　−ｎ層で形成さ
れており、好ましい具体例では各層にアモルファス手導
体合金が含まれている。本発明の基板シールドは、一連
の単離したテポジションテヤンバ内で基板材料の可動ウ
ェブにアモルファス合金層を連続的にデポジットするこ
とによりこの種のデバイスを製造すべく開発されたもの
である。
よシ特定的に言えば、第１図は別個のｐ−ｉ　−ｎ形電
池１２ａ、１２ｂ及び１２ｃから成る太陽電池の如きｐ
ｉ−ｎ形光電池デバイスｌＯを示している。最下部の電
池１２ａの下は基板であるが、該基板は好ましくはステ
ンレススチール、アルミニウム、タンメル、モリブデン
もしくはクロムの如き伝導性金属材料製であってよい０
基板はさらに伝導性材料の単−又は複数の層をデポジッ
トした非伝導性ベースを含んでも工い。この用途を考慮
して「基板」なる用語は可撓性フィルムのみでなぐ、予
処理によって添加された伝導性の層全てをも含むものと
する。
電？ｔｈ１２ａ、１２ｂ、１２ｃはいずれも、７％ルフ
ァス合金半導体領域又はボディから成っている。この合
金ボディはいず牡もｎ形伝導性領域即ち層２０ａ　、２
０ｂ及び２０ｃと、真性領域即ち層１８ａ、１８ｂ及び
１８ｃと、ｐ形伝導性領域即ち層１６ａ、１６ｂ及び１
６ｃとを含んでいる。
第１図から明らかなように、電池１２ｂは中間電池であ
るが、更に別の中間電池を図面に示されている電池の上
に積み重ねてもよく、このような構造も本発明の範囲内
に含まれる。また、ここではｐ−１ｎ形電池を示したが
、本発明の短絡検出及び除去装置は単−又は多重ｎ　−
１−ｐ電池の製造装置にも使用し得る。
半導体合金層のデポジションに続き、更に別のデポジシ
ョン処理を別個の環境上で又は連続工程の一部として実
施し得ることにも留意されたい。
このステップでは例えばインジウム、錫及び酸素の合金
（Ｉ　ＴＯ）　’Ｉ”ＣＯ（ｔｒａｎｓｐａｒｅｎｔ　
ｃｏｎｄｕｃｔｉｖｅ　ｏｘｉｄｅ＝透明伝導性酸化物
）の如き伝導性光透過材料の透明又は半導体層２２が付
加さ扛る。本発明の１具体例にもとすき以後に開示する
如く、デバイス内短絡電流通路を検出除去した後、電池
の面積が十分広い場合、又は該Ｔ２Ｏ層２２の伝導性が
不十分な場合には、デバイスに電極グリッド２４を付加
してもよい。このグリッド２４はキャリア通路を短縮し
て伝導効率を高める機能を果たす。
■　多重形グロー放電デポジションチャンバ第２図は光
電＃Ｉ’に連続的に製造するための多重チャンバ式グロ
ー放電デポジション装置の線図を示している。この装置
は全体が符号２６で示さ扛る。該装置２６は複数の単離
したデボ・ジション用チャンバを備えておシ、とｎらチ
ャンバはスイープガスをゆつくシと通過させるよう構成
されたガスゲートにより互いに接続されている。
この装置２６は、好ましい具体例では、連続的に送シ出
さ牡る基板材料１１のデポジション面上に形成されたｐ
　−１−ｎ形構造をもつ面積の広い大容積のアモルファ
ス光電池ヲ量産゛丁べぐ構成されている。
多重ｐ　−ｉ　−ｎ層電池の製造に必要なアモルファス
合金層をデポジットするために該装置２６は３つのデポ
ジションチャンバ２８　、３０及ヒ３２から成るチャン
バグループを少くとも１組備えている。各チャンバグル
ープは、通過して行く基板１１のデポジション面上にｐ
形伝導性アモルファス合金層をデポジットするための第
１テボジシヨンチヤンバ２８と、該基板１１の移動に伴
い前記、ｐ彫金金層の上に真性アそルファス合金層をデ
ポジットするための第２デポジシヨンチヤンバ３０と、
該基板工１の移動に伴い＠記真性層の上にｎ形伝導性合
金層をデポジットするための第３チヤンバ３２とで構成
されている。勿論、ここではデボジ７ヨンテヤンバグル
ープｔ−１組しか示さなかったが、任意の数のアモルフ
ァスｐ　−１’　−ｎ形層をもつ光電池を製造する能力
を機械に与えるべく、更に別のチャンバグループ又は更
に別の個別チャンバを該装置に加え得る。基板繰シ出し
コア１１ａ及び基板巻取９コア１ｉｂｉ夫々デボジシヨ
ンチヤンパ２８及び３２内に示したのは説明の便宜のた
めだけで、実際にはこｎらコアｌｌａ及び１１ｂがデポ
ジションチャンバと作動的に接続された別個のチャンバ
内に収納さｔ′Ｌ得る。
チャンバグルーズの各デポジションチャンバ２８．３０
及び３２はグロー放電にょシ単−牛導体層を基板ｌｌ上
にデポジットせしめるよう構成さｎる。
そのためデボジションテヤンバ２ｓ、ｓｏ及０３２は電
極グループ３４と、ガス供給管３５と、ガス排管３６と
、無線周波数発生器３８と、同調回路３９と、複数の輻
射加熱素子４０と、真性デポジションチャンバを各ドー
パントチャンバに作動的に接続するガスゲート４２とを
備えている。
供給管３５は各デポジションチャンバ毎に発生したプラ
ズマ領域にプロセスガス混合気を導入すべく電極グルー
プ３４と作動的に接続さｎている。
無線周波数発生器３８はデポジションチャンバに導入さ
れる基本的プロセスガスをデポジット丁べき種に解離す
ることによりプラズマを形成すべく電極グループ３４、
輻射加熱素子４０及び接地基板１１と協働する。
このようにして得られた種はその後基板底面にデポジッ
トされてアモルファス半導体層を形成する。
同調回路３９は、発生器３８の出力インピーダンスを電
極グループ３４の入力インピーダンスに整合させる。こ
れにニジ発生器３９と電極グループ３４間の効率の茜い
電力伝達が可能である。
第１図の好ましい具体例を表わす光電池１０を形成する
には、先ずチャンバ２８内でｐ形アモルファス半導体層
を基板１１上にデポジットし１次いでチャンバ３０内で
このｐ形層上に真性アモルファス合金層をデポジットし
、その後チャンバ３２内でこの真性層上にｎ形アモルフ
ァスｌＪｉをデポジットする。その結果として、装置２
６は基板ｌｌ上に少くとも３つのアモルファス合金層を
デポジットし、デポジションチャンバ３ｏ内にデポジッ
トさｎた真性層は、ドーパント又はドーピング種として
参照される少くとも１つの種が存在しないことから、デ
ポジションチャンバ内にデポジットさｎた層とは組成的
に異なる。光電池工０はシリコン合金、ゲルマニウム合
金及び所望の如くシリコン及びゲルマニウムを含有する
合金であｐ得る。
効率の高い光電池デバイスｌＯを製造するためには、磁
性基板１１の面にデポジットさ扛た半導体層、特に真性
層の純度が高くなければならない。
ガスゲート４２は隣接するチャンバからのプロセスガス
の逆拡散が各々のチャンバが相互に給酸されてしまわぬ
よう事実上予防する。
Ｉ　短絡電流通路検出器及び除去器 第３図は略図として、デバイス上に伝導性透明材料の層
を形成するため最終的にデポジットされたアモルファス
シリコン合金上にＩＴＯｉデポジット丁べきデポジショ
ンチャンバ５０と、実在及び潜在短絡電流通路を検出及
び除去すべき装置５工とを示す。供給コア５２は第２図
の装置にニジ加工さｎた光電池デバイスを含んでお９、
ζ扛らのデバイスはチャンバ５０及び装置５１を介して
巻取コア５３に１ｘｔ５喀る。加工後コア５３は取外さ
れ、最終工程のためさらに次のステーシヨンに送られる
ことができる。
第３図の装置は第２図の装置から切ｐ離して示している
が、チャンバ５０は、コア５２′ｆ、取外した第２図の
取終チャンバ３２の直後に続き得るものと理解されなけ
ｎばならない。この場合基板は今やデバイスを形成する
アモルファスシリコン合金の層を含み、チャンバ３２か
らチャンバ５０へ連続的に送らｎ得る。またバッチ製造
デバイスはチャンバ５０及び装置５１内で個別に連続し
て加工さね得る。
短絡変換器５４の作動は本発明の第一の具体例に従って
第４Ａ図を参照することにより最も良く理解される。部
分的に完成したデバイス５５は、例、ｔばステンレスス
チールよりなる伝導性基板６１、少くとも１個の活性領
域を含み、チャージキャリアを光電的に発生し得る半導
体領域６２、及び例えばインジウム、錫、酸化物→１（
ＩＴＯ）の如き伝導性の光透過又は透明材料の層６４を
含む。電極５６はＩＴＯ層６４又は前もって貼着された
来電グリッド（図示しない）に貼着され、電圧源５７に
ょシ基板６１に納会される。電極５６は機械的に又は流
体的にデバイス５５に貼清さｎ得る。
半導体領域６２は異なる形式の複数の潜在短絡不良を含
むことができ、そのうち２つを図示する。
第一の不良５８は領域６２内に完全におさま９、第二の
不良５９も領域６２内にあるが但しＩＴＯ層６層上４合
されている。これらの不良は、完成した光電池が前もっ
て存在する短絡通路の有害な作用すべてを受けて動作す
る間実在短絡電流不良に変換され得ることが判明してい
る。
本発明は潜在不良を実在不良に変換して、これらの不良
が場内作業に先立って除去され得ることを目的とする。
潜在不良はいくつかの異なる特性を示す。いくつかの不
良は抵抗性のものだけで、いくつかの不良は順又は逆接
続（ダイオードつトして働き、他のいくつかは抵抗及び
光電池不良の結合であり、またいくつかは抵抗及び接続
形の不良の結合である。不良５Ｂ及び５９は電圧源５７
と電極５６によυ電圧パルスを層６２に印加することに
よって変換される。−電圧パルスは、Ｖｏｅの範囲内で
個別の光電池毎に１０ボルトまでであり３ 得る。そしてこのようにして１０　乃至５秒の間２電池
形タンデムデバイス１個当９２乃至２０ボルトの範囲内
で印加され得る。一般に高めの電圧は低電圧の場合ｘ９
所要時間が少ない。
すべての種類の不良が確実に変換さｎるためには、印加
電圧の極性を変え、照明下で印加することができる。こ
の最も厳格なり−スはすべての条件下で必要なわけでは
なく、種々の適用に応じて変化させることができる。従
って順又は逆方向バイアスは照明下で又は照明なしで使
用され得る。
いずれの場合にせよ、潜在不良は実在短絡不良に変換さ
れ、その後下記の如き方法で除去さ扛ることができる。
オ、、Ａ工よ、ヨツ。４４ｏ工。、□ヤよゎ　１ば、短
絡検出器及び除去器５１の作業は第４Ｂ図及び第５図を
参照して最も良く理解され得る。第４Ｂ図では部分的に
完成されたデノ（イス６０は伝導性の基板６１を含み、
半導体領域６２は光電式にチャージキャリアｖｉ″発生
し得る少くとも１個の活性領域を含み、さらにＩＴＯ層
６層上４電々極６６のごく近傍に配置されている。電極
６６とＩＴＯ層６層上４間には伝導性の腐食電解溶液源
又はビード６８が挿入されている。ビード６８は不連続
面積をＩＴＯ層６層上４触させる。実地上では、これら
の複数の電極及びビードは、デノくイス６０の全幅及び
全長を横切って存在するすべての短絡電流通路を検出し
除去するため相互に並べて配置さｎ、あるいは電極６６
は細長の形状を与えらｎ、さらにビード６８と共にデバ
イスの全幅を横切って延在する。
電圧源７０は、アース電位にある基板６１と電極６６と
の間に結合されている。電極６６はアースに対し正極に
されている。その結果、ｐ−ｉｎ形電池の場合、デバイ
ス６０は、電池７０から電極６６及びビード６８を経て
伝導性光透過材料に印加される。さらに正極性の強い電
圧に対し逆方向にバイアスをかけられる。これはｎ　−
ｉ　−ｐ形デバイスに対しても同様に適用し得るが、こ
の場合にはデバイスはｊ負方向にバイアスをかけられる
であろう。
デバイス６０は、説明のため、基板６１かもＩＴｏ層６
４まで、半導体領域６２を経て延在する短絡電流通路７
２をもつ。通路７２はあらかじめ実在している通路であ
り得るか、又は変換された潜在不良であシ得る。短絡電
流通路が上述の如く除去さｎない場合は、デバイスの出
力電圧及び従ってデバイスの効率に重大な影＃を与える
。
第５図は短絡電流通路７２がどのように検出されるかを
示す。第５図のダークＩ　−Ｖ曲線から判る如く、印加
電圧が例えば順方向伝導バイアス電圧ｖｏよシ小さいｖ
ｌであれば、デバイス６０のビードロ８の下側に短絡電
流通路のない部分は非常に低い電流を通すであろうｏし
かしながら、短絡電流通路がビード６８の下側に延びて
いると・短絡電流通路７２によって与えろ詐るやや低め
の抵抗が比較的多量の電流を流ｎさせるであろう。それ
故デバイスを流れる電流があらかじめ定められたレベル
を超えると、短ｍ電流通路は電極６６に結合された電流
限界検出器７４にエフ検出され得る。
本発明に従い短絡電流通路７２を除去するため・電流通
路７２の抵抗率は、短絡電流通路７２との電気結合から
ＩＴＯ層６層上４縁することによってＩＴＯ層６層上４
導体領域６２との間の界面７５において実質的及び選択
的に増加される。この作業を完了するため、ビード又は
ソース６８を形成する伝導性の腐食電解液は、電流が通
過する時ＩＴＯ層６４を腐食（ａｔｔａｃｋ　ｏｒ　ｅ
ｔｃｈ）する形式のものである。この電解液は例えば希
釈した酸。
塩、又はアルカリ電Ｗｆ溶液でちゃ得る。酸性又は塩化
水素酸は双方共好ましい溶液である。電流はビード６８
及びＩＴＯ層６層上４過し、短絡電流通路７２は電解液
をしてＩＴＯ層６４′ｔ−腐食させる。
腐食速度は電流密度が最も高い部分において最高とな９
、高密度を維持すると充分な電流が存在するかぎシ継紐
する。その結果、腐食は短絡電流通路７２の近傍に集中
し、さらにＩＴＯが短絡電流通路７２から充分に絶縁し
得る程除去さ扛るまで継続するでちろう。腐食が完了す
ると、除去さｎたＩＴＯの不連続な部分は破線７６で示
す結果をもたら丁。このように除去さ扛たＩＴＯの場合
、このＩＴＯ層６層上４留部分は短絡電流通路７２かう
効果的に電気的に絶縁さｎ、その結果として基板６エか
らＩＴＯ層６層上４の短絡電流通路７″′除去さｔ″′
・　１ 上記の方法の重大なｌ利点は腐食工程が自己限定的であ
ることである。短絡電流通路を除去するために必要な量
のＩＴＯだけが除去されるが、その理由は短絡電流通路
がひとたび除去されると、ＩＴＯ材料とビード６８の間
にはさらに腐食を進行させるための電流の通過は全く存
在しなくなるためである。しかしながら、小電流はビー
ド６８及び短絡電流通路７２を通って流れ続けるであろ
うＯ インジウム　錫　酸４ｅ−＃”）会合の如き伝導性の透
明材料の場合、電解液は例えば０．０１％乃至１％希釈
の塩化水素酸溶液又は０．１％乃至１０％の酸性酸溶液
であり得る。溶液を通過する電流密度はｌｃｄ当５１０
　乃至１０　アンペアであシ得る。
さらに短絡電流通路を除去するために必要な腐食時間は
、ＩＴＯの厚さ及び温度に従って１乃至１００秒である
。電解液も同じ（０，０５モルのＮｈＣＬ塩希釈液であ
り得る。浴液を通る電流密度Ｆｉｏ、ｌ乃至１ミリアン
ペアで６１）得る。さらに腐食時間はＩＴＯの厚さ及び
温度に従って５乃至５００秒であり得る。
第６図は上述の方法が光電池デノくイスの連続製造工程
中に実地にどのように組込ま′ｎ得るかを示す。図から
れかるμ口く、第６図の装置はさらに・絶縁材料を短絡
電流通路を除去丁べく腐食さ扛たデバイスの不連続部分
に対し貼着するためのアブリクータを含んでいる。こｎ
によって短絡電流通路が後はど貼着される１０記の型の
グリッド電極に接することはない。
第６図をさらに詳細に検討すれば、伝導性基板８工、少
くとも１活性領域を含む半導体領域８２、及び例えばイ
ンジウム　錫　酸化物（ＩＴＯ）のような伝導性透明材
料の層８４を含む光電池デノくイス８０は、短絡電流通
路検出及び除去ステーション８８のごく近傍に配置され
たドラム８６上に連続的に延在する。１ｄ在不良はステ
ーション８８に先立って変換される。
ステーション８８は、電極９２を支持する取付ブラケッ
ト９０、金属プレート９４、絶縁物９３及びワイパ９６
を含む。ステーション８８はまた、ワイパ９６の下流に
取付けられたアプリケータ９８、電流限界検出器１００
、及び電極９２とアプリケータ９８の間に直列に結合さ
ｎｆｃタイ々１０２’ｉも含んでいる。伝導性腐食電解
溶液のソース又はビード１０６はさらにＩＴＯ層８４と
、電極９２及びプレート９４との間に配置されている。
最後に、電圧源１０４はドラム８６と、電極９２及びプ
レート９４との間に結合されている。
作動状態で、電極９２の下側の不連続部分が短絡電流通
路を全く含まないとき、電圧源１０４を通る電流は電流
限界検出器１００をトリガするか又はＩＴＯ層８４の何
らかの腐食をひきおこすかするには不充分であろう。し
かしながら、第４Ｂ図の具体例について先に説明した如
く、短絡電流通路が電極９２の下側に延在するとき、ド
ラム８６、デバイス８０．及び電解液１０６から電極９
２までデバイスを通過する電流の鋭い立上シが存在する
であろう。この電流は、電流限界検出器１００をトリガ
するためにあらかじめ定めらｎた充分な値をさらに上廻
るであろう。トリガがなさｎると電流限界検出器はメイ
ツ１０２をセットする。
短絡電流通路が検出されると、腐食液源１０６はＩＴＯ
Ｊ音８４の短絡電流通路部分の腐食を開始する。ドラム
８６がデバイス８０を進行させつつ回転すると、デバイ
スの腐食部分腐食液源１０６と接触して移動する。電圧
源１０４の電圧はさらにプレート９４に納会さし、さら
に短絡電流通路を通過して腐食工程を維持すべく電流を
保持する。
デバイス８０は、短絡′磁流通路の一部が腐食液源１０
６を出る時までにＩＴＯ層８４を短絡電流通路から絶縁
するべく充分なＩＴＯ材料が確実に除ヵ、□□、６ア、
。ヵよりゎえ７□。ゎ　゛食工程は自己限定形であるか
ら、短絡電流通路の一部が腐食液源１０６′ｔ−出るよ
シ以前に充分に除去され得るとはいえ、ＩＴＯ材料の、
短絡電流通路を除去するに要する量のみが除去されるで
あろう。
短絡電流通路の一部が腐食液源１０６を出ると、該通路
は１．デバイスから余分な腐食液を除去するワイパ９６
の下側を通過する。ワイパは例えばスポンジ様で必９得
、さらに腐食液を中和化するためのデバイスに中和溶液
を加える。
次に短絡電流通路の一部は、デバイスＩＴＯを完全に乾
燥させ得る乾燥大気にこれをさらす通路に沿って進行す
る。ひとたび乾燥すると、除去された短絡電流通路を有
するデバイス部分はアプリケータ９８の下側を通過する
。アプリケータ９８は検出器１００によってセットさｎ
たメイツ１０２に応答して、定めろｎた量の絶縁材料を
、短絡電流通路を除去丁べく腐食されたＩＴＯ層部分に
貼着する。これによって後に貼着されるグリッド′嶋極
が短絡電流通路に接触しないよう防ぐことができる。
第４Ｂ図の具体例に関して指摘した如く、仮数の並列し
た電極９２が短絡電流通路検出用に備えられ、こｎＫ続
いて該通路を除去するためデバイス８０の全幅を横切っ
て延在する単一の細長のプレート９４が配置されている
。どちらの場脅においても、デバイスの全幅を横切るす
べての短絡電流通路は検出され除去さｎる。
第７図は第６図のステーションを通って加工された後の
デバイスの構造全示す。図から分る如くデバイス８０は
伝導性基板８１、例え□ば真性領域が活性領域であるｐ
　−ｉ　−ｎ形デバイスを形成する半導体領域８２、及
びＩＴＯの層８４を含′ｆＪ。
デバイス８０はさらに、基板８工から領域８２を介して
ＩＴＯ層８４へと前もって延在する短絡電流通路８３を
含む。しかしながらＩＴＯ層８４がライン８５に沿って
腐食さｎ、短絡′成流通路８３をＩＴＯ層８４から絶縁
するため、短絡電流通路８３は今や除去さｎる。腐食し
去られたＩＴＯ層８４の不連続部分内には、アプリケー
タ９８によって加えられる４１！、縁材料８７のデポジ
ットが存在する。短絡電流通路が完全に除去されたこと
、及び該通路が後はど貼着されるグリッドｔＷに不注意
に接触して回復することはめシ得ないことがこの時点で
確認される。
次に第８図に基いて、導電性光透過材料のデポジション
以前−短絡電流通路の除去が可能であることを説明する
。この図ではデバイス１１８が支持ロール又はコア１１
０に担持さｎておジ短絡検出除去装置１１４に導入さ扛
る。第３図の具体例と同じく、デバイス１１８の供給が
、第８囚の如き製造システムの一体的部分を形成するコ
ア１１゜でなく第２図のシステム即ちバッチシステムか
ら直接性なわれてもよい。デバイスエ１８は次にチャン
バ１１６に入９、最終デポジット半導体領域上に光透過
材料がデポジットされる。処理工程を終えたデバイスは
最後に巻取コア１１２に巻回される。このコアを取出し
て更に最終処理ステーションに移すことができる。流体
結合電極の使用によって光透過材料を伴なわずに潜在欠
陥を変換することも可能である。
第９図は、第８図の短絡検出除去装置の具体例音用いた
デバイス１２２の処理シスチムニ２ｏの一例を示す。シ
ステム１２０は、電極１２４と電流しきい値デテクタ１
２６とタイマー１２８とアプリケータ１３０とを有する
。該システムは更に、電圧源１３２と電解質浴液のビー
ド１２５とを含む。デバイスは導電性基板１３４と半導
体領域１３６とを含んでおシ、短絡電流通路１３８が基
板１３４から半導体領域１３６内に伸びている。
電圧源１３２の正極側は基板］３４及びアース電位に接
続されて２シ、負極側は電極１２４に接続さｔて電極を
基板に対して負電位に維持する。
ｐ　−ｉ　−ｒ１電池を使用した場合、電池は電解質ビ
ード１２５を介して有効に逆バイアスさｎる。第５図か
ら理解されるように、短絡電流通路が存在しないとき極
めて夕景の電流がデバイスに流れ、従って、電極１２４
と電解質ビード１２５とに流れる筈である。しかし乍ら
符号１３８で示すような短絡電流通路が電解質ビード１
２５のＦ方に導入されると、電極１２４と電解質ビード
１２５とを流ｎる電流の急上昇が生じるであろう。この
電流上昇はデテクタ１２６にょシ検出さ扛、これによシ
タイマー１２生がセットされる。
短絡電流通路１３８の所在の検出後にもデバイス１２２
は右方向への移動を継続し、やがて短絡゛電流通路１３
８がアプリケータ１３０の下方に到達するであろう。こ
のときアプリケータはタイマー１２８に応答して、短絡
電流通路ｉ３８’ｉ含むエリアの上方の半導体領域１３
６に絶縁材料＠をデポジットする。その結果、第８図の
チャンバ１１６に於いて導電性光透過材料層例えばＩＴ
ＯがデバイスにデポジットさｆＬｆｃとき、Ｉ’ｌ’Ｏ
は短絡電流通路１３８から電気的にｅ緑されることにな
る。
第１０図は、前記の如き工程を終えたデバイス１２２を
示す。デバイス１２２は、前記導電性基板１３４と半導
体領域１３６と短絡電流通路１３８とを含む。短絡電流
通路１３８を含むエリア内の半導体領域１３６に、アプ
リケータ１３０によってデポジットさｎたＩ！！！縁材
料部１４０が存在する半導体領域１３６と絶縁材料１４
０との上にＩＴＯの如き導電性光透過材料層１４２が形
成される。
絶縁材料１４０は、ＩＴＯ１４２と半導体領域１３６と
の間の界面で短絡電流通路１３８とＩＴＯ１４２との間
の通路の抵抗率を実質的に増加する。その結果、ＩＴＯ
１４２は短絡電流通路１３８から実質的に絶縁される。
結局、短絡電流通路１３８の除去が達成さｎる。
短絡電流通路の所在を検出するには実際にはデバイスに
逆バイアスを印加するのが好ましいことも第５図よｐ理
解さｎよう。デバイスが順方向にバイアスされていると
、デバイスの順導通が生じる可能性がある。このような
状態でも電流の急上昇が生じるため、電流検出デテクタ
がこの急上昇を短絡電流通路と誤解する恐ｎがある。し
かし乍ら逆バイアス状態では同様の事態は生じない。従
って、短絡電流通路の所在の検出には逆バイアスが好ま
しい。
第１１図は、短絡電流通路を検出するために同じくデバ
イスに対して逆方向である電圧ポテンシャルが使用され
る第９図の具体例同様のシステムである。この場合デバ
イス１５０は既に、導電性基板１５６に重なる半導体領
域１５４の上にＩＴＯ層１５２’ｉｉ含む。第９図の具
体例と同じく第１１図のシステムは、電極１２４と、電
解質ビード１２５と、電流しきい値デテクタ１２６と、
タイマー１２８と、電池１５０ｉ逆バイアスするように
配置さ扛た電圧源１３２とを含む。このシステムではア
プリケータに代えて、別の電極１５８と電圧源１６０と
電解質ビード１６２とが含まｎている。゛電圧源１６０
はタイマー１２８によって起動さすると電極に正電位を
作用させるように構成さｎている。従って、短絡電流通
路１５３が電極１５８の下刃に進むと、デテクタ１２６
によって予めセットさｎていたタイマー１２８が′電圧
源１６０を起動するであろう。電圧源１６０によって電
極１５８に印加さ牡た正電位は、短絡電流通路１５３と
ＩＴＯ１５２とに電流を流扛させ前記の如（ＩＴＯのエ
ッチを生起して短絡電流通路を除去する。この具体例に
於いて、ｋｍ質１２５及び１６２のタイプと一度、並び
にデバイスに印加さｎる電圧及びデバイスを流れる電流
の大きさと極性との各々に与えられる殿大割例値は等し
くない。例えば、電解質１２５はエツチング作用を行な
わず導電性であるだけで十分なので極めて薄い濃度でも
よいが、電解質１６２はエツチング作用を行なうため余
り薄い濃度は使用できない。更に、短絡電流通路１５３
に流詐る電流として、電極１５８と電圧源１３２とによ
って発生される電流は、電極１２４と電圧源１３２とに
よって発生される電流よシも実質的に高い値を有し得る
。これは、電極１２４が短絡電流通路の検出に関与し、
電極１５８が短絡電流通路の除去に使用さｎるためであ
る。エフ高い電流を使用することによってエツチング時
間の短縮を図ることも可能である。
真性合金領域以外の盆金領域は、アモルファス領域でな
く・例えば多結晶領域でもよい。（“アモルファス”な
る用語は、長距離無秩序を有する合金又は材料を意味し
ており、短もしくは中距離秩序が含まｎていてもよく、
また、時には成る程度結晶質粒子が含まれていてもよい
。）前記の記載に基いて本発明の変更及び変形が可能で
ある。特にバッチ製造されるデバイスでは、所望の結果
を得るように電極６６とビード６８とをデバイス表面を
横切って移動又は掃引させてもよい。また、例えばグリ
ッド電極が短絡電流通路と接触するエッチエリア内に伸
びていない場合等には絶縁材料８７を必ずしも付加しな
くてもよい。
従って、特許請求の範囲を逸脱すること無く前記の詳細
な記載通シでない本発明の実施が可能であることを理解
さｎたい。
【図面の簡単な説明】
第１図は複数のｐ　−ｉ　−ｎ形電池を含むタンデム又
はカスケード型光電池デバイスであって、電池の各々の
層がアモルファス半導体合金よりなる工程完了後をあう
わ丁部分断面図、第２図は第１図に示す元′亀池デバイ
スの連続製造用として構成式ｆした多重グロー放電チャ
ンバデポジション装置のダイヤグラム図、第３図は伝導
性光透過材料層を形成するためのデポジションチャンバ
及び、本発明の一具体例に従い短節電流通路を検出し除
去するための装置をあられｊ概略図、第４Ａ図は本発明
を具体化する漕在短絡変換器の部分破断は略側面拡大図
、第４Ｂ図は本発明を具体化する短絡検出除去装置の部
分破断概略側面拡大図、第５図は本発明のさらに完全な
理解を得るために引用した典型的な光電池デバイスのダ
ークＩ　−Ｖ曲勝、第６図は連続光電池デバイス製造シ
ステム中で用いられるべき本発明の他の具体例の部分／
ｌｉ略側面側面図７図は本発明に従って短絡電流通路が
検出され除去された後の光電池デバイスの破断側面図、
第８図は本発明の他の具体例に従って短絡電流通路が検
出され除去された後に光透過材料の層を形成するための
デポジションチャンバの概略図、第９図は本発明の他の
具体例の部分概略側面図・第１０図は第８図及び第９図
の具体例によって短絡′酸流通路が除去された後の光電
池デバイスの破断側面図、第１１図は本発明を具体化し
た別の短絡電流通路検出除去装置の部分概略側面図であ
る。 ｉｏ・・・光電池デバイス、１１・・・基板材料、１２
ａｅ１２ｂ＋１２ｃ・・・電池、２６・・・グロー放電
デポジション装置、２８，３０．３２・・・デポジショ
ンチャンバ。 代理人弁理士今　村　元 ＦＩＧ、４Ｂ ５１６ 手続補正書 特許庁長官若杉和夫殿 １、事件の表示　昭和５８年特許願第１９６９２８号２
、発明の名称　光電池デバイスの短絡電流及び潜在短絡
電流通路を除去するための方法および装備 ３、補正をする者 事件との関係　特許出願人 名　称　エナージー・コンバージョン・デバイセス・イ
ンコーホレーテッド ４、代　理　人　東京都新宿区新宿１丁目１番１４号　
山田ビル（内容に変更なし）

Claims (1)

  1. 【特許請求の範囲】 （１）　対向する界面を有する基板を覆う半導体領域と
    、該半導体領域の界面を檄う伝導性の光透過材料の層と
    を含む形式の光電池デバイスの製造法において、電位を
    作動化し・次に前記半導体領域を通して前記基板から＠
    記界面にまで延在する作動化された実在短絡電流通路を
    除去し、前記デバイスにバイアスを印加して潜在電位不
    良を実在短絡電流通路に変換し、そのｖｉ該短絡′亀流
    通路の抵抗率を選択的に前記半導体領域の界面において
    実質的に増加する方法。 （２１ｆｔｔＪＮＱデバイスへのバイアス印加が逆バイ
    アス印加である特許請求の範囲第１項に記載の方法。 （３）　前記デバイスへのバイアス印加が順、逆方向の
    交互のバイアス印加である特許請求の範囲第１項に記載
    の方法。 （４）　前記バイアスの印加に先立って伝導性の光透過
    材料の層をデポジットする特許請求の範囲第１項に記載
    の方法。 （５）　前記短絡電流通路を先ず第一段階として位置決
    定し、その後該通路の抵抗率を実質的に増加する特許請
    求の範囲第１項に記載の方法。 （６）対向する界面を有する基板を覆う半導体領域と、
    該半導体領域の界面を覆う伝導性の透明材料の層とを含
    む形式の光電池デバイスを通過する電位を作動化し、次
    に作動化された実在短節電流通路を除去するための装置
    において、該電位及び実在短絡電流通路が基板から半導
    体領域を通って前記界面にまで延在し、前記デバイスに
    対してバイアスを印加して潜在電位不良を実在短絡′Ｋ
    Ｌ流通路に変換する手段と、該短絡電流通路の抵抗率を
    選択的に前記半導体領域の界面において実質的に増加す
    る手段とを含む装置。 （７）前記バイアス手段が前記デバイスを通過する逆バ
    イアスを印加する手段をも含む特許請求の範囲第６項に
    記載の装置。 （８）　前記バイアス手段が該デバイスを通して順及び
    逆方向のバイアスを交互に印加する手段をも含む特許請
    求の範囲第６項に記載の装置。 （９）　前記バイアスの印加に先立って伝導性の透明材
    料の層をデポジットする手段をも含む特許請求の範囲第
    ６項に記載の装置。 Ｑｌ　前記短絡電流通路の所在を検出するための検出手
    段をも官む特許請求の範囲第６項に記載の装置。
JP58196928A 1983-08-03 1983-10-20 太陽電池の製造方法 Granted JPS6046080A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/520,054 US4464823A (en) 1982-10-21 1983-08-03 Method for eliminating short and latent short circuit current paths in photovoltaic devices
US520054 1983-08-03

Publications (2)

Publication Number Publication Date
JPS6046080A true JPS6046080A (ja) 1985-03-12
JPH0572756B2 JPH0572756B2 (ja) 1993-10-12

Family

ID=24071012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58196928A Granted JPS6046080A (ja) 1983-08-03 1983-10-20 太陽電池の製造方法

Country Status (8)

Country Link
EP (1) EP0134364A3 (ja)
JP (1) JPS6046080A (ja)
KR (1) KR850003476A (ja)
AU (1) AU2042183A (ja)
BR (1) BR8305792A (ja)
ES (1) ES8503889A1 (ja)
IN (1) IN160221B (ja)
MX (1) MX159519A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053303A (ja) * 1999-08-12 2001-02-23 Kanegafuchi Chem Ind Co Ltd 太陽電池の短絡部除去方法
US6228662B1 (en) 1999-03-24 2001-05-08 Kaneka Corporation Method for removing short-circuited sections of a solar cell
US6365825B1 (en) * 1999-05-14 2002-04-02 Kaneka Corporation Reverse biasing apparatus for solar battery module
US7592626B2 (en) 2005-12-12 2009-09-22 Tdk Corporation Capacitor and method of manufacturing same
WO2010029939A1 (ja) * 2008-09-09 2010-03-18 三洋電機株式会社 太陽電池モジュールの製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0213910B1 (en) * 1985-08-24 1994-03-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device free from the current leakage through a semi-conductor layer
ES2198833T3 (es) 1999-03-25 2004-02-01 Kaneka Corporation Procedimiento de fabricacion de modulos de celulas solares de capa fina.
US9799927B2 (en) 2011-11-14 2017-10-24 Kabushiki Kaisha Nihon Micronics Repair apparatus of sheet type cell
DE102018001057A1 (de) * 2018-02-07 2019-08-08 Aic Hörmann Gmbh & Co. Kg Verfahren zur Verbesserung des ohmschen Kontaktverhaltens zwischen einem Kontaktgitter und einer Ermitterschicht einer Siliziumsolarzelle
CN108233329A (zh) * 2018-03-16 2018-06-29 西安赛诺克新能源科技股份有限公司 一种提高主电路断开响应速度的保护电路
CN117353651B (zh) * 2023-10-16 2024-04-16 中科宏一教育科技集团有限公司 光伏系统控制方法、装置、设备和介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584984A (ja) * 1981-06-26 1983-01-12 ア−ルシ−エ−・コ−ポレ−シヨン 太陽電池の性能を改善する方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4197141A (en) * 1978-01-31 1980-04-08 Massachusetts Institute Of Technology Method for passivating imperfections in semiconductor materials
US4166918A (en) * 1978-07-19 1979-09-04 Rca Corporation Method of removing the effects of electrical shorts and shunts created during the fabrication process of a solar cell
JPS5683981A (en) * 1979-12-13 1981-07-08 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584984A (ja) * 1981-06-26 1983-01-12 ア−ルシ−エ−・コ−ポレ−シヨン 太陽電池の性能を改善する方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228662B1 (en) 1999-03-24 2001-05-08 Kaneka Corporation Method for removing short-circuited sections of a solar cell
US6365825B1 (en) * 1999-05-14 2002-04-02 Kaneka Corporation Reverse biasing apparatus for solar battery module
JP2001053303A (ja) * 1999-08-12 2001-02-23 Kanegafuchi Chem Ind Co Ltd 太陽電池の短絡部除去方法
JP4627575B2 (ja) * 1999-08-12 2011-02-09 株式会社カネカ 太陽電池の短絡部除去方法
US7592626B2 (en) 2005-12-12 2009-09-22 Tdk Corporation Capacitor and method of manufacturing same
WO2010029939A1 (ja) * 2008-09-09 2010-03-18 三洋電機株式会社 太陽電池モジュールの製造方法
US8158454B2 (en) 2008-09-09 2012-04-17 Sanyo Electric Co., Ltd. Method for manufacturing solar cell module

Also Published As

Publication number Publication date
EP0134364A3 (en) 1986-06-04
MX159519A (es) 1989-06-26
ES526597A0 (es) 1985-03-01
IN160221B (ja) 1987-07-04
ES8503889A1 (es) 1985-03-01
EP0134364A2 (en) 1985-03-20
AU2042183A (en) 1985-02-07
BR8305792A (pt) 1985-05-21
JPH0572756B2 (ja) 1993-10-12
KR850003476A (ko) 1985-06-17

Similar Documents

Publication Publication Date Title
JP2686022B2 (ja) 光起電力素子の製造方法
JPS5994473A (ja) 太陽電池の製造方法および装置
US4464823A (en) Method for eliminating short and latent short circuit current paths in photovoltaic devices
US4729970A (en) Conversion process for passivating short circuit current paths in semiconductor devices
US4633034A (en) Photovoltaic device and method
CA1277753C (en) Method of removing electrical shorts and shunts from a thin-film semiconductor device
US7256140B2 (en) Higher selectivity, method for passivating short circuit current paths in semiconductor devices
KR100334595B1 (ko) 광기전력소자의제조방법
JPH02158175A (ja) 光導電素子を製造する方法
WO1993023880A1 (en) Monolithic, parallel connected photovoltaic array and method for its manufacture
US4510674A (en) System for eliminating short circuit current paths in photovoltaic devices
US4510675A (en) System for eliminating short and latent short circuit current paths in photovoltaic devices
JPS6046080A (ja) 太陽電池の製造方法
US6491808B2 (en) Electrolytic etching method, method for producing photovoltaic element, and method for treating defect of photovoltaic element
US7112264B2 (en) Plating apparatus and method
JP2004311970A (ja) 積層型光起電力素子
JP3823166B2 (ja) 電解エッチング方法、光起電力素子の製造方法及び光起電力素子の欠陥処理方法
JP3679937B2 (ja) 非晶質シリコン太陽電池及びその製造方法
JPH06151908A (ja) 太陽電池の欠陥封止方法
JP2005294326A (ja) 光起電力素子及びその製造方法
JPH06204519A (ja) 太陽電池
JPH06196732A (ja) 太陽電池
JPH06140648A (ja) 太陽電池及びその製造方法
JPH06204520A (ja) 太陽電池の欠陥部分封止法
JPH11145492A (ja) 光起電力素子の形成装置及び形成方法