JPS6043917A - クロツク位相調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （Ａ）　発明の技術分野 本発明は、クロック位相調整回路、特にクロッタイ６号
の波形処理をすることにょフクロツクの時ｒｔｔ１合わ
せを容易に行ない得るようにしたクロツタ位相調整回路
に関するものである。

（Ｂ）　技術の背景と問題点 ＦＳＫ信号を後調してクロック信号を抽出した場合など
クロックとデータとの位相合わせを簡易に行なうことが
望まれている。

従来クロックとデータとの位相合わせをするなどのため
にクロックの位相をシフトさせる場合、信号ライン長を
調整したりあるいは遅延線を用いて粗調整を行なった後
、移相器゛を用いて微調整を行なっていた。このため粗
調整と微調整との２段構成をとるなど構成が複雑となっ
ていた。また、クロック周波数が異なる場合にｔｒｉ、
それに対応して回路構成、特に遅延線を交換したり、そ
のタップを切り換える必要などがあった。特に低周波、
例えば音声周波ＦＳＫ信号から抽出したタロツクをデー
タを抽出するために最適な位相に合わせるなどの場合、
クロックの位相をシフトさせる量が大きく、大きな遅延
線あるいは特殊な遅延線を用いなければならない問題が
あった。

（Ｑ　発明の目的と構成 本発明は、クロックと同一波形および反転した波形を夫
々積分して、同一のレベル調整可能な基準電圧と比較し
、各比較信号にもとづき位相のシフトしたクロック信号
を合成することにより、蘭学な構成により幅広い位相範
囲にわたって、クロックの位相を連続して調整すること
を目的としていＺ・。そのため本発明のクロック位相調
整回路は、タロツクの位相をｔ周整するクロック位相調
整回路において、クロックと同一波形および反転した波
形をジそ々積分する積分回路と、該積分回路からの各出
力イｄ号を夫々同一のレベル調整可能な基準電圧と比較
する比較部と、該比較部からの各比較信号にもとづきク
ロック信号を合成するクロック合成１す１路とを有する
ことを特徴としている。

Ｄ）　発明の実施例 以下ｙｃ図面を参照して本発明の詳細な説明する０他１
図は本発明の１実施例、第２図は第１図図示１実施例の
動作ｆ：説明する説明図を示す。

第１図において、図示１−１はバッファであって、第２
図図示クりック入力信号■を積分回路２に供給するもの
、ｌ−２はインバータであって、前記クロック入力信号
■を反転して積分回路２に印加するものである。

図示２は積分回路である。積分回路２はバッファｌ−１
、あるいはインバータｌ−２から供給された夫々の信号
電圧′（ｉ−積分し、第２図図７１分回路出力信号■あ
るいは■を出力する。この際、ミラー積分回路を用いる
ことにより、積分回路出力信号■、■の傾斜を常に一定
に保持することができる。また必要に応じてバッファ１
−１およびインバータ１−２の出力信号レベルを所定値
にクランプすることにより、積分回路２からの出力信号
レベルを一定に保持することもできる。

図示３はコンパレータであって、夫々の正極性端子に入
力された各前記積分回路２からの出力信号（第２図図７
１図示）が負極性端子に入力された基準電圧＠よりも高
い電圧である場合にＨレベル信号を出力し、−万低い電
圧である場合にＬレベル信号を出力する。その結果コン
パレータ３は夫々第２図図示の信号■あるいは■を出力
する。

図示４は可変抵抗であり、前記基準電圧＠ｆ！：調整す
るものである。この基準電圧＠の値を調整することによ
り、後述するようにクロックの位相を１Ｆ註にシフトさ
せることができる。

図ホ５　（ｄフリップフロップ（Ｆ”ｌｉ’）回路であ
る。

コンパレータＣＰ　１（３）からの出力信号（第２図■
１＆ｌ示）がノリツブフロップ回路５のプリセット（Ｐ
Ｒ）ψＨ７４子＆で人力さｒし、コンノぐレータＣＰ２
（３）からの出カイーｔ’３号（第２図■図示）がクリ
ア（ＣＬＲ）端子に人力されている０他のｒ−夕端子り
および同期用のタロツク入力端子は接地されている。こ
の場合のノリツブフロップ回路５の動作は次のようにな
る。

（ｉ）　ｌ）Ｒ＝Ｌ、ＣＬＲ＝Ｈの場合　Ｑ＝Ｈ，■＝
Ｌ（＋＋）　ｐＲ＝ｎ、ＣＬＲ＝Ｌの場合　Ｑ＝Ｌ、Ｑ
＝Ｈ（ｉｉＤ　ＰＲ−Ｈ９ＣＬＲ＝Ｈの場合　Ｑ　＝Ｑ
ｏ　、Ｑ　＝　Ｑ。

従って第２図図示コンノｅレータＣＰ　ｌおよびＣ１）
２からの出力１ぎ号■および■が夫々フリップフロラ１
回路のＰＲ端子およびＣＬＲ端子に入力された場合には
、端子Ｑおよび端子Ｑから第２図図７１＜のような波形
■および■が得られるＯ同第２図図示１６号（４）、■
に示す矢印の立下り信号によって、第２図図７１号■、
■に示す○印の立上りあるいは立下りがトリガされるこ
とを示す。

以上説明したことから判明するように、タロツク入力信
号■を第１図に示す本発明の回路に入力することにより
、ノリツブフロップ回路５のζ端子から、第２図■に示
すように、クロック入力信号■に比して最大半クロツク
位相が進んだ同一波形のクロック出力信号を得ることが
できる。またζ端子から、第２図■に示すように、タロ
ツク入力信号■に比して最大半クロツク位相の遅れた同
一波形のクロック出力信号を得ることができる。

従って、基準電圧＠、クロック出力信号のＱおよび菟を
選択することにより、タロツク入力信号■に対して任意
の位相を有するタロツク信号を本発明の回路によって得
ることができる。

（６）　発明の詳細 な説明した如く、本発明によれば、タロツクと同一波形
および反転した波形の信号を積分し、この積分した夫々
の波形を可変し得る基準電圧と比較し、その比較信号に
より論理回路を駆動することによってクロック位相調整
を行なっているため、簡琳な淘成により幅広い位相範囲
にわたって連続してクロックの位相を調整することがで
きる。

特に低周波クロック信号であっても、積分定数を選択す
ることにより、従来の遅延線などに比し簡易に位相調整
を行なうことができる。

【図面の簡単な説明】

第１図は本発明の１実施例、第２図は第１図図示ｌ実施
例の動作・を説明する説明図を示す。 図中、１−１はバッファ、１−２はインバータ、２はＡ
λ分回路、３はコンパレータ、４は可変抵抗器、５ｒ：
ｔフ１１ツゾフロツゾ回路を表わす。 特π［出願人　富士連珠・式会社 代理人弁理士　森　１）　寛 （外１名）

Claims (1)

【特許請求の範囲】
1. クロックの位相を１！ｌ整するクロック位相調整回路に
   おい−Ｃ１クロックと同一波形および反転した波形を夫
   々積分する積分回路と、該積分回路からの各出力信号を
   夫々同一のレベル調整可能な基準′１ｄ圧と比較する比
   較部と、該比較部からの各比較信号にもとづきクロック
   信号を合成するクロック合成回路とを有することを特徴
   とするタロツク位相調整回路。