JPS6042864A - なだれ電圧ブレ−クオ−バ区域内に電界抑制層を持つ電圧ブレ−クオ−バ保護型サイリスタ - Google Patents

なだれ電圧ブレ−クオ−バ区域内に電界抑制層を持つ電圧ブレ−クオ−バ保護型サイリスタ

Info

Publication number
JPS6042864A
JPS6042864A JP10484984A JP10484984A JPS6042864A JP S6042864 A JPS6042864 A JP S6042864A JP 10484984 A JP10484984 A JP 10484984A JP 10484984 A JP10484984 A JP 10484984A JP S6042864 A JPS6042864 A JP S6042864A
Authority
JP
Japan
Prior art keywords
layer
region
switching device
base region
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10484984A
Other languages
English (en)
Other versions
JPH0644624B2 (ja
Inventor
ビクター・アルバート・ケイス・テンプル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS6042864A publication Critical patent/JPS6042864A/ja
Publication of JPH0644624B2 publication Critical patent/JPH0644624B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7424Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/111Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
    • H01L31/1113Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
11へ11 本発明はI2極−陸極間順方向電a′が順り向ル−クオ
ーバ電圧を越えたとき、電圧ブレークオーバが開始°す
る局部fifIlliliを半導体本体の中に設けた自
己保護型1〕°イリスタに関Jるものである。本発明ノ
vA3M! ヲ用イ”(、米aui許m4079403
gに開示された自己保護型半導体装置または米国特許第
4087834号に開示された自己保護型半導体装置を
改良することができる。 リイリスタは1)導電型の崖埒体祠)itのKClとN
)9電型の手心体材料の層を交Nに重ねたIIIII体
装置Cある。1つの特定の種類のりイリスタがシリ−1
ン制御!!!流器(S CR)、であり、その円板状の
半へ体本体は[)導電型の半廊体材料とNll電型専心
体材料交nの4つの層を有しCいr P N l〕N 
4f4 Nを形成Jるのが普通である。s c r< 
’rはこれらの層は順に陽極、Nベース、1−)ベース
、陰極と呼ばれる。通°帛のS CRで゛は2つの主端
子電極が陽極層と阻44!層1こイれぞれ接続され、グ
ー1〜端子電極が1〕ペースト−に接続される。 l)N l)N 4M造のため、装置には少なくとb3
′〕の1−)N接合か含まれる。順方向阻止状態では中
間のl)N接合が逆バイアスされ、これは順方向阻止接
合と呼ぶことができる。従って、中間(即ち順方向1i
ft庄)1)N接合の空乏領域層の幅は比較的広い。 リイリスタを9通状態に1−リガーJるためにはj9当
なゲート礪構を用いるのが普通であり、たとえばゲート
電極を介してゲ5−1〜電流をちえる。lj生スrツブ
゛ンクV[用によりリイリスクは専通し始め、33つの
1)N18合はリベ(順方向にバイアスされる。最初は
ゲート電極接触部近傍の陰極領域の小部分Iピ(〕がへ
通し始める。次にこの高疫に導通した領域か必鼓な順り
面電流を供給して隣接領域をターンオン過程、最終的に
陰極の横断面図全体にへ通か拡がる。ターンオン過程の
最初の時点では4・装置の全ru流が蝕凶の一部分だけ
を通り、局部的な過熱の外しる可能性がある。この装置
は(II/dt限界どして当業者に知られている。、こ
のため1ノイリスタ装槍“1を悄Φに設at L、’A
 ji”ニアのターンオンを充分に制御し、初期のター
ンオン過程ができる限り人さくろ′るJ:うにしくいる
。代表的な設計方払の1つは各種のインクディジット形
構成の1つを用いc1隘極のどの部分もゲート電極から
一定の最大許容距離以上頭れないようにりる一bのであ
る1、もう1つの代表的な、iQ iil lJ法はい
わゆる増幅グー1へ形り゛イリスタとして知られ(いる
しので、バイト1ツl〜・サイリスタfit b+Ii
を設置JるIJ’ を人である。このパイ[Jツ1へ・
1ナイリスタ魚′iMは横方向のNJ 71;が小さい
のe、怠速にターンオンし、次いで大きな駆仙電流を肢
kVの主り”イリスタ領域に供給する。 しかしながら周知の如(、順方向ブレークオーバ電圧V
BFを超えたときにもサイリスタは9通状態に切り替わ
れることがある。順方ItIljレークオーバ電圧vo
トに近づくにつれて、装置の逆バイアスされた中間PN
接合の空乏領域の電解電信が1−4し、鬼さ)がCキャ
リア(電子および正孔)゛が空乏領域を移動づるとぎか
なり大ぎなキャリアのlJ“だれ増倍がl]−する点に
達りる。周知のようにこの効果はなだれ増倍係数Mによ
って数値的に表わりことがでさる。このようにして1−
じた付加的な°重子J>J、び正孔電流により、順方向
ブレークオーバ電IEVLIFに達したとき装置は再生
的に順1ノ向rQ通状態に切り勅λられる。装置の順方
向ブレークオーバ電圧Vl(Fを高くするため縁を傾斜
さ「だ(ベベル)荀1jΔのような種々の設計法を使う
ことがて゛さるが、どの場合もそれを超えると装置がブ
レークオーバする電圧がある。 特別イT対策をム14じでいない1Jイリスタ414造
では、どこ(順方向ブレークオーバが起るかを予測する
ことは勤しく、したがってその順り向ブレークオーバに
より始まる制御(5れないターンオン過程から装b′q
を保護りることは勤しい。リイリスタのill/dt限
界ど通計の制御されたターンオンに関連しC前述しlこ
のと同じ理由で、順方向ブレークオーバ電1”EVoF
4!−超えることによりリイリスタがη通状態に切り換
゛えられると装置の損(Uが生しることがある。損傷の
1つの原因は最初にターンオンされる電圧ブレークオー
バ領域の寸法が小さいことである。菰回の1通電部分の
うちターンオンした部分が充分でないうちに電流が急速
に増加しC大きな飴になると、かなりの電力損失が生じ
て局部的t1過熱が生じ、これにより装置が破損りる。 このため、リイリスタ内で初till 1lli’ih
向電1”f 、/ lノークオーバ領域を局限するため
に種々の技術が開発されてきた。本発明に特に関連して
いるのは1−記米田特許第4087834号iJ3 J
、σ米国特許第110797IO3号に開示されている
技術て゛ある。 まず米国特許第4087834号の自己防護型半導体装
置について考察覆ると、この装置はゲート領域に食刻し
た領域を含んでいる。この食刻領域は凹811と考える
こともできる。この食刻領域即ち四部は1〕ベ一ス層の
中まで伸び(、PベースとNベースとの間の中間1) 
N接合の空乏領域中に達する。その結果として、なだれ
増倍係数Mが局81;的tこ大きくなり、局部的ムなだ
れ電圧ブレークオーバ区域が形成される。なだれ電圧ブ
レークオーバ区域で初II導通が生じると装置全体の非
破壊的’J Njj Olf M h k 9ニ> ワ
lfi % L; ?;z ヨう竜H[(01分に、こ
のなだれ電圧ブ・レークオーバ区域が配置される。この
場所は好ましくは通常のサイリスタのゲート構造の中心
に圃かれる。このゲートId4mは好ましくはパイ1ツ
ト・サイリスタを含む形式の増幅ゲート構造′C−ある
。 次に−り記米田特11第4079403号に開示され!
、:装;ζずを考察りると、装置のゲート領域の中まI
こはモの近りC115#伏電圧を低く゛りるために接合
を湾曲さ「るhdlを用いている。詳しく8えば、Pペ
ースとN゛Nベースの間の接合を」一方に湾曲させ(こ
の接合が装置の半導体上面′C終端するように1、るも
のである。実際にはNベースの一部が装置の中心・C装
置の上面まで伸び、環状のPベース拡散w4bIiがN
ベースの上方に伸びた部分を取り囲む。 したがってこの装置は周知のプレーナ法を使って製造り
ることがeき、凹部形成のためのエツチングを制御して
行う必要はなくなる。 更に別の例として、サイリスタ内に初期順方向ブレーク
オーバ領域を局限する弛め自己保護型サイリスタ構造が
米国特許第4165517号Jj J、び米国特許第4
314266号CCU11丞されている。 これらの特許に開示されCいるように、局部的に少数電
荷キャリアの寺命を伸ばすか、あるいは局部的に低抵抗
率の領域を作ることにより、初期なだれ電圧Vレークオ
ーバ領域を局限することが(゛ぎる。更にドイツ特許1
2238564号に開示され“CいるJ、うに、1’ 
!At1−1ツブン人を用い゛(局1115的に■いベ
ースを設けることができる。 順り向7tirtブレークA−バ領域を局限Jるための
種々の技術の中C1上記米国特許第4087834+4
に開示されているような1)ベース層の途中まで食刻領
域即ら凹部を設りる′h法および上記米1M特許第40
79403号に開示されているような湾曲接合を用いる
方法が製造等の面で優れている。特に米田特ti’I 
Wl 4079834号に開示されているように新装の
申−エッチングエ稈はeベース層形成後の処理におい(
都合のよい任息の時点C実施することがeきる。米国特
許第4079403@に聞ボされている装置はマスキン
グ、ガス鯨を用いた拡散等の従来のプレーナ処理工程を
用いて容易に形成りることができる。 しかし、とららの場合のI4造でも電気力柳が半り9体
表面′C終るという欠点がある。食刻による凹部描込の
接合tこ
【よ、電気力線はこの食刻領′域即ら凹部の半
導体内面で終る。湾曲接合4h¥造の場合には、Nベー
スの部分が伸びている装置の半導体」−面【・電気力線
が終る。このた、め、望ましくない結果とし“C1順り
自重1fブレークオーバのwAtこ装置め半榔体表iC
I口こ電流が流れる。周知の如く、半導体44m’31
本体に流れる電流より表i(i電流の方がずっと装置を
損4−シやりい。電気力線が半導体表面で・終るので、
不動態化膜が必要になる。そしt過大な表面電流が流れ
ると、半導体表面と不動態化膜との間の結合部が装置の
中で最初に損傷を受ける部分となるのが西通である。 狛に米FIJ RM第4087834号の四部14造に
あ(はまるもう1つの欠点は、鴫り向ブレークA−バ電
圧が装置毎に広範1111にバラつかないように製造中
に1.ツチ深さを慎重にIII制御することが若干難し
いということである。 )61様に米fi+特許第4079403号の湾曲接合
構造に特にあてはまるもう、1つの欠点は、局限したブ
レークオーバ領域中での降伏電fFに対する制御の程麿
を向上することが望ましいということC゛ある。具体的
に云うと、この電圧をできる限りit)くしで装置全体
の降伏電圧が不当に1lill限されないように16と
ともに、初Ill順方向降伏が所望の局部領域ぐ生じる
ように゛づることが望ましい。 このように、−1−記米口、l特t+’l第40337
834号および同第4079’403Mに1;11バ\
されtこ方法と4ニ造は所IIIの目的を果しはりるが
、いずれ1こも改良の余地がある。 1吐へ1創 したがって本発明の全体的な目的は、陽極−陽極間電圧
が順方向ブレークオーバ電ローV8Fを超えたとぎ安全
にターンAンするリイリスタ構迅を提供Jること(゛あ
る。 本発明の1つの史に特定の目的は、サイリスタの初期順
り向電汀ブレークオーバ領域を局限する一般的4T方法
を使うとともに、電圧ブレーク71−バ領域の半尋体表
面に電気力線が終端しないようにりること′Cある。 本発明のもう1つの目的(よ、装置の順方向ブレークA
−への際に半導体表面を流れる電流を減らりJ、うl(
サイリスタ構造を提供づ゛ることである。 本発明の史にbう1つの目的は、表面不動態化膜か不敗
となるJ、うなリーイリスタ構造を提供りることCある
。 本発明のらう1つの更に特定の目的は、食刻領績叩ら四
部を用いるが、vi=中のエッチ深さの制し11がそれ
稈勤しくない一般的な形式の1ナイリスタ構造を提0(
−dることCある。 本発明のし91つの史に特定の目的は、湾曲接合を用い
C初1υ1順り向電圧ル−クA−バ領域を局限し、か、
)降伏電1[特11[を容易に制御できるようイ1一般
的な形式のザイリス・り構造を提供することである。 簡略しC説′すると、本発明の全体的な棚忠に従え1ま
、前述したような食刻による四部椙造または湾曲接合(
に造においC電気力線が終端Jる」、う4「半環体表面
中に、本明細書で[電界抑Lll Kii (r i 
e 1d−containing 1ayer) Jと
呼ぶものが設りられる。 換言ずれば、四部の表面隣接領域また(よNベースの延
長部の表、面隣接領域中に電界抑制層が設G)られる。 電界抑制層はP導電型ひあるが1〕ベース領域にり高濃
度にドーピングされ、1)ベース領域の電気的延長部を
構成しくいる。車装なことは、電界抑制層のjソさを、
中間P N接合が逆バイアスされたときの装誼順方向田
止状fmにおいて電界抑制層内の空乏層の幅J、り人さ
くりることCある。 更に詳しく(ま、本発明による電圧ブレークオーバ故陽
に対fる自己保護型のりイリスタ半導体スイッチング装
置は、−導電型の第1+端子領域、たと^ば(1)導電
型に高濃度にドーピングされIC)P4“陽極領域と、
反対21″4電型の第1ベース領域順、たとえばP’1
lAJ44!領域層の土にあっ(1)l陽極イt1域層
ど第1のl) N接合を形成Jる〈N導電型不純物で以
準淵度にドーピングされた)Nベース領域とを含む。こ
の装置は史に一導電型の第2ベース雀口或地j、lこと
えば第1ベース領域層の」二にあって第1ベース領域層
と第2のPN接合を形成する(1)心電ロ114不純物
(基準淵反にドーピングされた)1)/\−ス領域も含
む。この第2のPNN接合法装置全体(゛(口゛1h向
阻止接合である。第2ベース筐tlIIliの境界の一
部は装置全体の表面まで伸びて(入る。 装置のL(本釣な4層構狗を完成Jるために、及り・]
栂宙型Q第2主端子領域たとえば(N導電型に161良
に1・−ピングされた)N4+エミ・ンタ領1或が第2
ヘース領域層の一部の上に設けられて、第2ベース領域
境界の一部の所で第2ベース領1或と第3のI)N接合
を形成しでいる。この第3のP N接合(J一般に装置
内の主導電区域の位置を限定する。 A\IE 1111によれば、局限したなだれ電圧ブレ
ーへオー八区域が土萼電区域から離れた装置の部分tこ
61:1iffされる。1つの形式では、なだれ電圧ブ
レークΔ−バ区1或は第2ベース領域の境界から装置の
中に伸びた四部を含む。四部の表向隣接領域が、第2ベ
ース領域層よりも高11il亀にドーピングされて第2
ベース領域層の電気的延長部を形成りる一導電型、この
例では、1台電型の電界抑制層を414成する。この電
界抑制層の1=ざは第2のPN接合(PベースとNベー
スとの間の接合)が逆バイ)′スされた順方向阻止状態
に於tノる電界抑制層内の空乏層の幅より大きい。四部
は、なだれ電nブレークオーバ区域中の第2のP N接
合の降伏電圧を下げるのに充分な深さまで装置内に伸び
Cいる。 電界抑制層が存在Jるため、中間PN接合両端間の電圧
によって生じる電界が電圧ブレークオーバ領域において
装置の外表面まで伸びない。 木ffi明の一実施例Cは、凹部は第2ヘース(1)ベ
ース)領域の外側境界から第2ベース(1)ベース) 
fli域層の一部までしか伸びイrい。もう1−)の実
施例では、四部は第2ベース領域()〕ベース)領域の
外側境界から第2ベース(Pベース)領域を完全に貴通
しC1第1ベース(Nベース)領域層中まで伸びる。こ
の実施例はエッチ深さめ精度が厳しくないの′C製造上
特に有利である。四部がPベース領域層の一部までしか
伸びない実施例は、]ツブ深(きを専一1(箭にIII
I御し/、【(]ればならないのe製造が比較的に翻し
い。し、かし、この精密制御は、そt’tを(■わ40
)ればなだれ電圧ブレーノ−状装置の順り向ブレークオ
ーバ電圧gVsFが許容できく「い稈低くイ「ってしま
うような場合に必要である。 もう1つの形式では、なだれ電圧ブレーク71−バ1メ
域はブレーリ状eあり、その中に含まれる第1ベース領
域(Nベース)顧の一部は第2ベース(1)ベース)領
域層を通り抜けて第2のI)N接合の一部が曲率半径を
持つように延在しこのNベース延1< tfl1分にJ
、っC第2ベース(1〕ベース)層の相(Lに対向りる
部分間に間隙が形成される。Nベース延長tルの表i山
隣接領域は、第2ベース領域J:り箇ぬ痘(、ニド−ピ
ングされて第2ベース領域層の電気的延l★部を形成す
る1)導電型の電界抑制−を構成する。電界抑制−の厚
さは、第2のPN接合を逆バイアス1ノだ順方向N1止
状態に於ける電界抑ulV内の空乏廟の幅より大きい。 どの実施例でもP導電型電界抑1lIII層は任慈適当
な方法によって作ることがぐきる。都合が1qいのはイ
オン打込み法を用いる方法ぐあり、この場合適当なマス
クで装置の他の部分をイオン・ど−lいから保護する。 そのかわりに、特にブレーノー状装置につい(はガス源
による拡散を用いてもよく、この場合酸化マスク等の適
当なマスクを用いる。 順方向ブレークオーバ電圧状態に於1Jるターンオンを
1lII制御し〔容易に行えるようにづるため、装面の
通常の動作に用いられるゲート区域内にイTだれ電斤ブ
レークA−バ区域を配4することか好ましい。ゲート区
域に番よ、第2ベース(1)ベース)領域層と電気的に
接触し、第2ベース([〕ペース)領域内に1〜リガー
電流を一往入りる役目を宋リグ−I・電極を設けること
ができる。ゲート電極はリング状の形状にJることが好
ましく、なだれ電圧ゾレークA−バ区域の凹部はほぼリ
ング状のゲート′Iri極の内側に配置される。かわり
に、グー1−1)S Imを光rトリガーりることもで
きる。 1ノイリスクは別々の領域または区域にバイロン1〜・
リイリスウと主サイリスタとを含む11幅グー、1・形
サイリスタにすることが好ましい。増幅グー:・彩りイ
リスタは史に反対導電型、この例CはNlのバイI’l
ツト・1ミツタを含む。パイロット・Lミッタはグー1
〜区域を直接囲み、第2ベース(Pベース)領域の境界
の別の部分の所で第2ベース(1,)ベース)Ijl域
層との間に第4の1)N接合を形成する。リング状のN
″パイ0ツトエミッタのりぐ外側にある第2ベース(1
)ベース)領域層の一部とN4パイロツト・エミッタと
はA’ b接M!(きれる。 木ブを明の新規な特徴は特許請求の範囲に記載されてい
るが、本発明の構成と内容tよ以下の図面を参照した説
明により一層良く理解されよう。 好ましい実施例の説明 j、ず第11fiにjAい(勺゛イリスタ10は4頽の
ラニイスク状シリ二]ン半導体木(412を右し、半導
体本体12の全般的に向き合った両面に陽極電極として
金属被¥4に!14および陰極電極として金属被覆層1
6が設置)られ、また陰極電極16と1r1じ側にゲー
ト電極として金属被覆層18が設けられCいる。Vi回
のWA極端子20、陰極端子22およびグー1へ端子2
4がそれぞれの金属被覆層に電気的に接続され”(いる
。 シリニlン半導体本体12には順に(1−)導電型に高
濃庶にドーピングされIC)PE陽極f/I域26、[
)+陽極領域の上にあつ−(P“陽極領域と第1の1)
N接合を形成する(N導電型、の不純物でL4卑濃痕に
ドーピングされた)第1ベース領域層即らNベース鎮1
lili層28.ならびにNベース領域層28の上にあ
つ(Nベース領111を層28とP N接合34を形成
する([)導電型不純物1−JJ準濃度にドーピングさ
れIC)第2ベース(Pベース)領11!鍼32が含ま
れている。第2ベース(Pベース)領域層32は第2の
P N接合34とは敵対側に境界36を有する。第1図
に示されているように、境界36の一部略よ半9体本体
12の表面とな−)−(おり、境界36の他の部分は同
心のリング状の(N8電型に高濃葭にドーピングされた
)N+陰極領域38および40でJ3おわれている。N
十陰極領域38おJ、び40はJミッタ領域とも呼ばれ
ている。 特にN1 ]ミック領域38は装装置1oの陰極上端f
領域を椙成し、第2ベース(1〕ベース)領域層32 
f/)一部の上に市なって第2ベース(Pベース)領域
層ご32と第3のl)N接合42を形成している。 第3のP N接合−12は装置10の主導電区域44の
位置を人イ本限頑づる。 従来と同様、陽極電極14GよP4陽極領域26とA−
−1い接触して−3つ、また陰極電極16はN”1−ミ
ッタ領域38とA−ム接触している。史に装置10のc
lV/d+定格を改良りるために多数の過小゛の陰極9
.0絡部が設iノられている。この隙#4+短絡部は陰
極宙14! 16の延長部45の形をとり、これ(よN
41ミツタ領域38の聞[1を通ってPベース届332
に接触しくいる。公知の如く装「qの動作中の九人なf
lV/dtにより容量性電流が発生し、この容ff1i
 i’L宙流にJ、す*+ li向ブレークオーバ電圧
v131−よりかムリ低い電圧でサイリスタ装置が舶1
i +?+I)9通状態1こ切り換えられることがある
。この現象は、陽極−阻極間電圧が順方向ゾレークオー
バ電圧VBFよりは低い電圧であるが急速に1−シIり
るような過渡状態(・起りV)る。 装置101こは一般にゲート電m18とN4丁ミッタ領
域40を含む増幅ゲート構造も含J、J′l(いる。N
1エミツタ領IJli40はバイ11ツト・コミツタと
呼ぶことも(゛き、第2ベース〈1)l\−ス)領域層
32どの1111にN14のPN接合46を形成してい
る。バイ1−1ツI・・」ミッタ金属被覆電4JI48
はバイ1]ツ1〜・エミッタ40のリング状構造のづぐ
外側にある第2ベース(Pベース)領域層32の一部と
N+パイ1−1ツト・エミッタ40との間のA−ム接触
を行う。グー1−電44!18自体もリング状であり、
第2ベース(Pベース)領域層32ど電気的に接触して
いる。パイロット・」−ミッタ金屈被覆電極48は装置
10のどの外部端子にも接続されていない。 図示した特定の装置10は環状形状になって、1りつ、
リング状のバイ1.1ツi・・1−ミッタ40かやはり
環状構造の4土ミツタ38の内側にある。ゲート電極1
8′はバイ11ツト・−1−ミッタ40の内側にtl+
’、 ’iiされ(いるようにしてゲート電極18どN
1バイ「1ツ1〜・]−コミツタ0は人体装置10のグ
ー1〜[4域50を限定づる。 これまC説明しくきたサイリスタ装置10の一般的な動
作に於いて、順方向阻止状態の間は、陽極輻:子20ど
陸棲端子22に接続された(図示されCい<1い)過当
<、−外部回路により1〕″陽極領域2〔5がN1」」
ミッタ領1i+138に対して止にバイアスされている
。装置10が順方向阻止状態にあるとさ゛、1)+陽極
領域26と第1ベース(Nベース)領域)N28との間
の第1のl) N接合30および第2ベース([)ベー
ス)32とN″主゛ミッタ38との間の第3のPN接合
42はともに順方向バイアスされる。しかし、第1ベー
ス(Nベース)領域層2F3と&′12ベース(Pベー
ス)領域層32どの間の第2印ら中間のI)N接合34
は逆パイ、アスされる。従つC1第2のPN接合34は
装置の順り向N1止接合どして触(。順方向阻止状態で
は、第2のPN接合は第1図”に空乏領域52と示しで
ある比較的広い幅の空乏層を持つことにイする。順方向
電圧降下の殆んどリベ(は空乏領域b2中(・′生じる
。従って電解は空乏領域52の中に形成されるが、一般
に空乏領域52の外側には形成されない。この電界につ
いては後で第2図と?4′X3図を参照しC史に詳しく
説明する。 第1図から明らかなように空乏領域5)2は順り向il
l止1〕N接合34の両側に伸ひ(いる。したがっC1
空乏領域52は境界54まC伸びたNベース領域28中
の部分ど境界56まe伸びた1)ベース領域32中の部
分とを有する。 境界54ど境界b6との間の空乏領域h 2の実際の幅
(よ装置10に印加される電圧の大きさと装置10の各
層の不純物満1庭に関係り゛る。第1の])N接合30
と第3のPN接合42にも空乏領域があるが、これらの
接合が順り向バイアスされCいるときは空乏領域は比較
的狭い。本発明はこれらの特定の空乏領域と直接関係【
ノCい4rいのC,説明を明確にJるためこれらの空乏
領域は図C゛は省略しである。 周知の如く、正常動作時は端子24を′介してグー1〜
電極18にゲート電流を印加°づることによりリイリス
1)10のようなサイリスタは導通状態にされる。バイ
11ツ1−・サイリスタとしC@く増幅ゲート構造は横
ノ“J向の入目人が小さいので急速にターンAンする。 このときパイ[]ット・]−ミッタ金属被覆電44A4
BによるA−ム接触によりN+パイ1]ツト・;ミッタ
40から比較的人込なパイロット″Ai流が第2ベース
(1〕ベース)領域層32に流れて、サイリスタ10の
主埒霜区域44を導通状態に 1〜.リ 力 −−す 
る 。 本発明にJ:11ば、装置I¥10の主導電11或44
とは別の部分に全体を60で表わした局限されたなl、
:れ゛電ロ〜ブレークA−へ区域が設けられる。順方向
電圧ブレークA−バ状態における%A置のターンAンを
充分(二制a++できるように、なだれ電圧ブレークA
−バ1メ域60はゲート区域50の中心に、具体的に云
どグー1〜電極18のリング状14造の内側に配置する
のが好ましい。いずれの場合にも正常のターンメン中の
dl/dt容晶を増大するために用いられる増幅ゲート
構造の利点は、局限された電圧ブレークオーバ区域60
の順方向電n−ブレークA−バによって導通状態にトリ
ガーされるときにも実現される。 史に詳しく)ホベると、電HニブレークA−バ1)SI
Illi60は凹部62即ら食刻領域を有し、この四部
62は第2ベース([)ベース)領i!11i32の境
界36から装置10の中に伸びている。四部62の表1
01隣接領域は、1)導電型であるが第2ベース(1〕
ベース)領域層32より高淵欧にドーピングされた電界
抑制層64を構成する。この電界抑ルリ層64は第2ベ
ース(Pベース)領域層32の電気的延長部を形成づる
。 電界抑al1層641よ説明の便宜上はっきりとしIC
境界を有−4るbのとしCまたとえば電界抑LlI層6
4と第2ベース〈Pベース)層ご32どの間に境界66
があるように図示しである。しかし実際には、電界抑制
層64のドーピング溢痕の分布は、四部62の内側表面
で不純物vA磨が最大で、そこから離れるに従って次第
に減少して第2ベース(Pベース)領域に632のドー
ピング温石となめらかに合うよ−)に変化りる。 次の表は第1図の装置10の適当な4法と不純物鎧痘の
一例を示したものである。 自己保護型ぐない代表的なサイリスタ装dの1装部分の
IレークA−バ電圧V8Fは理想にはたとえば3200
ボルトである。安全のための適当な余裕を11「保する
ためこのような装置は2600ポルl 1L7−t’イ
レーライング(dQrat ino )される。 凹部62がイイい場合には装置の順方向1144止状態
で(ま約60 ’0ポルl−7う金700ボルトが1)
ベース領域32の中の空乏領域52部分によって支えら
れる。第11++!lのJ、うにI〕ベース領域32の
一部をエツチングするとこの600ボルト乃至700ボ
ルトは約25%低下し、装置のブレークオーバ電斤VR
F定格は自己保護型にしIこ代償どしC約25)Oボル
ト低下りる。 電界抑a、II V!464を含むI’−Q RIL 
62は、/、K 7ごit 宙11TEブレークA−バ
区賊60丙の第2のP N接合34の降伏電し′N二を
低下さUるのに充分な深ざまで装u110の中に伸びC
いる。第1図の実施例では凹部は第2ベース(Pベース
)領域−3−2の途中までしか伸びず、空乏fi[% 
iI!1152の中まで伸びている。 このように四部62、更に詳しくは凹部62の電界抑制
層64は空乏領域52の境界56の形状を歪ませる。電
界抑tIl1層64は第2ベース(1)ベース)領域3
2と同じ導電型であ−)(、その電気的延長N5を形成
しているので、空乏領域52の−に側境界56が電界抑
!−1層の中まで伸びて部分的に電界抑制層64の中に
含まれ゛(いる。したがっ(、第20PN接合34が逆
バイアスされた装置の順方向■止状態におい(は、空乏
層の幅の一部は電界抑制F−64の中にある。 電界抑IIIJ層64の〜さは、M2のPN接合34か
逆バイノノスされた装置10の順方向m +1状態にd
i IJる電界抑11111層64中の空乏層の幅より
大ぎいことが重装である。これを達成りるには公知の製
F、技術を使って電界抑制層64の厚さとその中の不純
物濃度どの積が −EE上」−より大きくなるよ管 うにりればJ、い。イ目し、εはシリコンの誘電率、1
EBrはブレークオーバ時の局部尖111電界、7は電
(at tある。 〜えられた舶方自重汁に対して、電圧ル−クΔ−バ区l
I!1i60内の尖頭電界は装置10の他の領域、)こ
とえば二1穫電区域44内の尖頭電界より人さ“い。こ
のためりえられた印加電圧に幻しく電圧IレークA−バ
ト域内のなだれ増倍体#IIMが人さくなり、電圧ブレ
ークオーバ区域60の前方+6tブレークA−ハ電IT
VnFが低くなる。この結果は第2図と第3図の比較か
ら明らかになろう。第2図は第1図の゛出仕ブレークオ
ーバ区域60の線X−Xに沿った空乏領域の電界を示し
たものである。 ゛第3図は第1図の電■[ル−クオーバメ域60以外の
装置の領域のねY−Yに沿った空乏領域の電界を示した
ものである。 第2図に承りように電界はほぼ第1図の空乏層1或52
中だけに存在しており、#A′Illの他のリベての部
分では実質的に1口ど児’rK ”Jことができる。 と呂うのは、順方向阻止状態に於いCは1ル置の順り自
重圧降下のりhんどJべてか第2 (7) l)N接合
34の空乏領域552の両端間に加えられるから(・あ
る。第2図に於い゛C1破線54′は第1図のNベース
fa域28内の空乏層11!!52の境界54を表わし
、実線34′は第1図のNベー゛ス領域28と1〕ベー
ス領域32之の間のP N接合34を表わし、実線66
′は第1図の1jベース領域32ど1))9電型電界終
端層りなわち電界抑制層64との間の境界66を表わし
、破線56′は1)型の電界抑制Kd64の中の空乏i
/I域52の境界56を表わしCいる。折線68は第1
図の線X−’Xに1(>っIこ距−に対して電界Fをプ
ロットした乙のである。折線68が空乏領域52の境界
54(J対応するFI!571′と交わる点70では、
電界は実質的にゼロCある9゜折線68がI) N接合
34に対応りる線334′ と交わる貞72Cは電界は
その最大値に達する。折線68か境界66Gこ対応Jる
線66′ と交わる点74では、電界・は中間1ノベル
になる。最後に、折線68か空乏領域5)2の境界56
に対応づる線5)6′ ど父わる点76C電界tよ実質
的に1口となる。点70より下および貞76より、1で
も電界は実質的に111となる。 第3図の折線78は装置10の電圧ブレークオーバ区1
t116 ’0から蘭れた領域での線Y−Yに沿った電
界をノ゛1:1ツ1〜し!、:ものである、第3図(3
二於い−(、点80は第2図の点70に対応しており、
第1図のNベース領域28内での空乏領域52の境界を
表ねり線!14′の土にある。点82は第2図の魚72
に対lj5シCおり、第1図のNベース領域28と1)
ベース領域32どの間のl)N接合34を表わづ線34
′の上にある。しかし第3図の点82(J於(〕るI+
J人電界は第2図の点72に於ける最大電界J、り高い
。その理由は後)ホづる。最後に第3図の点86は第2
図の点76に対応しており、第1図の1〕ベース領11
Iii32に於ける空乏’41a 52の境界56を表
わ1線4)6′の−1−にある。i)2図の線66′は
第3図にはない。と云うのは、負11図の線Y −、Y
−が電圧ブレークA−ハlメ域60の電界抑制層64を
通ら41いからである。 拘12図と第3図を比較づると、折線の下の面f西が第
2図と第3図で同じことがわかる。これは電圧が空乏領
域520両端間の電界の(♂4分(ll′1に比例しC
いるからである。第2図の点70ど70の間の距1i1
11 (第1図の電圧ブレークΔ−ハ1メ1載60に於
りる空乏領域b2の境界54どb6の間の&′1!シ、
11に相当)は第3図の白80と86の間の距離(第1
図の電圧ブレークオーバ区域60の夕1測(の空乏領域
52の境界54と56の間の距離に相当)に比べで短い
ので・、第2図の最大電界1i p x l;l第3図
の最大電界EPYより高くなる。しlこかつ(電F[ブ
1ノークオーバ区域60のなだれ降伏電1Fは普通の接
合領域のものより低くなる。 第1図の実施例の1つの欠点は、l’iil!米田QJ
f i’l第4087834号に開示された装置にも共
通しているが、凹部62を製造する際に■ツチ深さを−
汗益深くか−)厳密に制御しなiノればならないという
ことである。周知の如く、半導体製造プロセスでは装置
の歩留りを向上】るため厳密な加工工程をCきる限り少
なくすることが望ましい。 第4図は製造1の厳密さを緩和した装置10′の構造を
示したものである。第4同の装置10′は多くの点ぐ第
1図の装置10と類似している。 対応りる要素を表わ1のに同じ参照番号を用いており、
イの説明を繰り返りことはしない。 lノかし第4図の四部62′は第2ベース(P−ベース
> ftl 19! 32 (1) bA 界’36 
カラ第2 ヘ2 f/l Ia ttlj32を完全に
通り抜GJて、第1ベース(Nベース)領域層28の中
まぐ少し入っている。四部62′はP導電型電界抑ai
l1層64′を含み、この電界抑411層は第2ベース
(1)ベース)領域層32よりも高1a 1m l、ニ
ド−ピングされており、第2のPN接合34が逆パイj
′スされた装置の順方向■止状態では・電界含有層64
′内の、空乏層よりも大ぎい厚さを4iσる。I)型電
界抑制に464’ とNベース層28との間にPN接合
8゛7があり、このP’ N接点87は第2のPN接合
34と連続している。Nベース領域層28より」一方の
四部62′の部分に沿つU、Pベース領域wJ32とP
型電界抑制層64′どの間に境界66がある。第4図で
は第1図と101様に四部62′の表面に於ける電界は
ぜ口Cある。。 第4図の装面の電圧ブレークオーバ区域60内では、順
方向1181L P N接合34はN、ベース領域層2
8と電、W抑制層64′どの間にある。第4図の装置1
0の残りの部分では、順方向阻止r)N IX合334
はNベース領域層28と])ベース領域層32との間に
ある。 第5図は全体的に第2図に対応するものeあり、第4図
の装置10′の線x−Xに沿った距離に対しく電界をプ
ロットしたものである。第5図の点90は第4図の第1
ベース(Nベース)領域層28の中の空乏領域52の境
界54を表わず線54′の上にある。点90では電界は
ゼロである。 点92は第4図のNベース領域層28と1)呑電型電界
抑制層64′の間のI) N接、合87を表わづ°線8
7′の上にある。点92で電界は最大に<iる。 JjJ I 15点96は第4図の1))9電型電界抑
制層64パの中の空乏領域52の境界56を表わづ線5
6’(1)、1にある。 第1図の線Y−Yに沿った電界は第1図の線YYに沿っ
た電界と劣質的にlr+】じであるのτ・、第3し1の
グシノ番、L第1図だけでなく第4図にもあてはまる。 第5図の繰入電界強度Epxは第2図および第r′S図
の最大電界強酸より大ぎい。したがつ(、第4図の%’
−’V(10’のなだれ降伏電圧は第1図の装置10よ
りも低くなる。 次の表は第4図の装置10′の適当な\1法と不ブレー
クA−バ電圧V8F定格についC青えるため゛、再び基
本的な装置構造では理想的にはブレークオーバ電圧V8
Fが3200ボルトである・と仮定1゛る。第4図のI
Iq部62′を設けるため1)ベース領域32を完全に
貫通し°CCラッチングると、[)ベース領jji 3
2の中の空乏領域52の部分にJ、 一つ(克えられる
電圧がなくなる。このため、この例でG1装置のル−ク
オーバ電JfVsF定格1j約600ポル1〜111至
700ボルトだけ減少する。 第4図の実施例は第i’t2!Iの実施例に比べて製造
は容易であるが、−特定の装置io’の用途にもよるが
、降伏電圧がvE容できない程低くなることがある。そ
の理由は、比較的高il:i度にP型にドーピングされ
た電界抑制層64′がNベース領域28の中まで伸びて
いる結果、PN接合34のP型側の空乏領域電11がほ
ぼゼ[Iになるためである。要するに第1図の実施例と
第4図の実施例については、第1図の実施例の特定のエ
ッチ深さを達成Jる難しさと第4図の実施例の装置の順
方向降伏電圧の低下とを比較前Wしなt)ればならない
。 第1図の技防10あるいは第4図の装置10′の製造【
よ通常の処理工程を使っC行うことができる。N導電型
シリ二1ン・デツプまたはrシ■−ハを処即しC,:f
の中に上面と底面を介して不純物を拡散し、N/\−ス
領域52をはさむ1〕ベース鎮域32ど「)1陽極領域
26を形成する。一番上のN+層が拡散、1ピタキシセ
ル成長、イオン打込み等の適当なyノ法によって形成さ
れる。代りに、他の1つ以トの区域を1ビタキシヒル成
長によって形成1ノ(もよい。 4層のl)N l) N半導体本体の製造後、適当なマ
ス、1〜ング]程と1ツチング工程によつ]I一部のN
′肋の一部を取り除くことによってN’主ニジツタ領域
38どN+パイ[1ツト・エミッタ領域40が形成され
る。 次に四部62または62′が一般に]ツチングと考えら
れるような適当な方法によって形成される。例えば化学
」ツチング、プラズマ・エツチング、−rオン・じ−1
,・]、ツチング等の種々の工程を使うことが(2Sる
が、これらに限定されるものではイfい。 次に電界抑制ViJ64または64′がぞれぞれ四部6
2または62′の内向に形成される。1つの適当な方法
はイオン打込みCある。周知の如くイオン打込みは基板
の特性を変える目的で半導体]。l板の中に強く帯電し
た原子粒子を導入ηるものである。次にウェーハ全体を
加熱づることにより、尋人された不純物を拡散ざI!(
最終的な不純物分イl+になるようにづる。イオン打込
みは打込み鍋、深さの)[1フイールおよび面積の一様
牲につぃC積置な制御が容易Cあるという長所がある。 イオン打込みについ−Cは文献に詳細に説明されCいる
。 たとえばProceedings or the I 
E E E 、 5683号、295乃至319真(1
968813月)に頂載のジェー・エフ・ギボンズの論
文「半導体へのイオン打込み・・・パート1:レンシ分
イl+の理論ど′実験」並びにProceedings
 ol the l f=ヒト、60巻9 号、 10
62ノ’r’f−1096真 (1972年9月)に所
載のジI−・エフ・Vボンズの論文[半導体へのイオン
打込み・・・パー1〜2:損傷生成ど焼なまし1を参照
されたい。 電界抑1.II層64または64′は、代りの方法とし
く、装置の他の部分の」−に酸化物層を設+)ること<
TどにJ5り適当なマスクを設け−(ガス諒を用いた拡
散により形成してもよい。 処]11!の過当<E 11’、’1点C装置の1白と
底面に金属被頂層が設G−1られる。鵡通はまず上面と
底面の全体に金屈被舅を段重」た後、−にIfllを選
択的に1ツチングして別他1の陰極電+4i16、ゲー
ト電極18、およびパイ[1ツト・Jミッタ電極48を
形成Jる。 第1図と第4図の装置は通常のゲートをそなえた増幅グ
ーI−形1Jイリスタとして説明してきたが、他の手段
たとえば光によってグー1〜をトリガーするJ、うに出
来ることは明らかであろう。光ノアイバー(回出l〕4
1い)等の手段によって適当な光ヒーl\を宙IIル−
クA−バ区域60に向tノるようにりれば、第1図と第
4図の構造は光(可視光に限らない)によってトリガー
されるように変更される。この場合、光電流が逆バイア
スされた接合34の空間電萄fli域中に発生される電
子−正孔対の形で作られ、イしてこれらの電子−正孔対
は空乏領域52の中に存在する電界によつCはばド目1
目的に分離される。充分な光強taがあれば、装置は順
方向導電状態に切り換わる。 1i5]様に本発明の電圧lレークA−ハ区域60は増
幅クー]・形ザイリスタに限らず、他の形式のリイリス
今にb適用できる。 最後に第6図には、電圧ゾレークA−ハト域の降伏電圧
を低くりるための湾曲接合を含む自己イ^護型装置に電
界抑制届を適用できる方法が示され−Cいる。このよう
な形式の装置がト記特y(第4079’403号に開示
されている。そしく接合の湾曲による効果の詳11!な
解析が1[トド 4rans。 E Iectron Devices、 E D−22
巻10号、91015至916貞(’1975年10月
)所載のヴイ・ニー・クー・テンプルおよび]−ム・1
−ス・)ノドラーの論文「高電圧ブレーソP N接合に
おtノる1111敗湾曲区間連したなだれ降伏の計し)
」に示されCいる。 便宜上第6図Cは、第1図の装置?U 10 a3 J
−び第4−1の装置i!710 ’の装置に相当する競
索は同じ参照番号を用い(表わしており、繰り返して説
明することはしない。第6図の装置110が第1図の装
置10おにσ第4図の装置10′に比べて全体的に相違
し【いる重要な点は、第6図の装置110がフレーフ状
′C:あって四部がないということである。 1716図CIJ、局限された電圧ブレークオーバ1メ
1我60には第1ベース(Nベース)領1i!!層28
の一部112が含まれている。この部分112は第2ヘ
−’J)、 (r〕ヘース)falI!l1lif13
2ヲ通ッテ伸U、第2のl) N接合34の部分114
は曲率半径RDをThvる。添字[Dlは拡散の深さを
表わしでおり、第2ベース(1)ベース)層32が製造
の際にブレーナ拡散法を使って形成されるからである。 周知の如く、絶縁Hの窓を通し′(半導体本体内へ11
八敗することt・二よりF)N接合を形成するとぎ、不
純物は下方と4M/]向に拡shする。したがって、こ
の接合は縁がはば円絢状になった平1Hな、領域(・構
成され−(いる。はぼ内筒状の縁は半径)<0で表わ舊
ことができ、この半径1<oは幾何学的にほぼ拡散深さ
に等しい。上記Tンノ°ルと7ドラーの論文で詳しく説
明されているように、この円筒形の縁は接合に対し、特
になだれ増18過程に対しC人さく影響Jる。\ 更に1にさ2F<1の間隙116が、第2ベース(1〕
ベース)層32のDいに白い合ったハ1を分118と1
20どの間の延長部112によっ°て限定される。図示
し/、:I費状の装置構造では、間隙116は延長Al
l 112の直径に対応している。製品の製造の際に酸
化物マスク等の適当なマスクにより部分112が延在す
べきNベース領域28の中央部分の表面を覆い、残りの
領域中に気体拡散を用いてPベース領域32を形成りる
。 上記米[til特檜第4079403号に聞承されてい
るように、順り向ブレークオーバ電IEVo Fをa+
++御するために調節できるパラメータが少<Cくとも
2つある。これらのうら第1のパラメータは曲率半径R
oである。順方向Iレークオーバ・電圧VBFは曲率半
径Roの直接的関数である。したがっjl)ベース層3
2に対゛りる拡散を浅く4ることににつて曲率半径を小
さくりる(湾曲を大きく即lう鋭く−する)と、順方向
ブレークオーバ電体・VIIトが小さくなる。上記米田
特狛第4079403弓およびランIルとアドラーの上
ii論文の両方に小されているようにノ°レーノ接合降
伏電II LLit規化しlJ曲率半半径 oの関数と
し−C正規化しで表わされる。曲率半径Roの正規化は
、接合湾曲部114がその中に突き出しているNベース
層28中の理想的な場合の空乏領域の幅(・曲率半径l
<oをR1することrよって行われる。 調節可能な第2のパラメータはPベース層32)All
 分11 Bと120を隔てている間隙116の距11
111または直径211+′r″ある。ブレークオーバ
電圧に於1〕るNベース層28の空乏fIi域の幅に比
べて距離°2旧が小ざくなる程、接合湾曲部114の影
v31メ少むくなり、順方内ブレークオーバ電圧VBF
が高</にる。距1klt 2 R+が大きくなるにつ
れて、順り向ブレークオーバ電圧VB「は接合湾・曲8
1014により決定される限界値に向って減少する。 重曹な目的は順り向lレークオーバ電「をできる限り^
く1−ると同時に、最初の順方向電圧ル−クA−バが局
限されjこ電圧ブレークJ’ −Jへ区域60で必らず
生じるようにしlこリーイリスタ装置、を提供りること
Cある。したがつ°(、製造の際に順方向ブレークオー
バ電圧V8Fを調節ぐきると(八うことか重要である。 パラメータRDと21<1の制御によつ゛に゛のような
調節を行うことができるが、この調節では理想的な順り
向J1ノークォーツ\電圧VBFの90%程麿の喰人舶
、方向ブレークオーバ電圧Ve F L/か得られない
。このパーヒント値を大きくできれば、装置全体の順方
向ブレークオーバ電圧V口F定格を高り4゛ることがで
きる。 以上説明−してきたように、装置110はL2米110
IF第4079403号にI+11示された装置i;l
 4i1i造に対応している。しかし重要な相違点もよ
、本発明による第6図の装置ff 110 ′ct;L
電界抑L’l し! 122が延長部112°の表向隣
接@域に含まれ、((するということである。電界抑1
1JJ層122は1)聯電型であるが、第2ベース(1
)ベース〉領域層32J、すb高llツ11こドーピン
グされている。このように電界抑制層122 ti第2
ベース([)ベース)filil域層332の電気的延
長部を形成している。 以1の実施例について説明しIこように電界抑制層は4
A詔の1′)9鉢表面にC5ける電界をC11に誠ら!
IJ:うに助く。これにJ、す、ブレークオーバ時に表
面電流による装置の故障の危険性が少なくなり、入面不
動態化の必要がないという■葭な利点が得られる。した
がって、電界抑制層J122の厚さは、第2のF’ N
接合34が逆パイ)′スされlc順り向阻庄状態にC3
ける電界抑制層122の中の空乏層の幅J、り人さくり
る。 第6図の電界抑制層122のもう1つの利点は、電圧ブ
レークA−−ハL!!域に於番ノる順方向ブレークA−
ハ電f1VI11−をより良く抑制できることである。 特に、順り向ブレークオーバ電圧はVBFは即14的な
類1ノ向ブレークA−バ電圧の90%よりも高いレベル
よ(人さくなる。 第1図C3よび第4図の装置10および10′とlff
11様に、第6図の装置1i0も光でゲートをトリガー
づることができる。l1i1様に、口の装置4J、増幅
ゲート形号イリスタである必要は4rい。 本発明の特定の実施例を図示し説明してきたか、当業者
が多数の変形や変更をhえることは明らかで・あろう。 たとえば本発明は相補型の装「11、即L)N型領域を
1)型領域、P型領域をN型領域にした装置にも適用で
きる。しIこがって特i+!l請求の範1ullは本発
明の趣旨と範囲内に入るJべての変形と変更を包含づる
ものである。
【図面の簡単な説明】
第1図は本発明の第1の実施例Cある増幅ゲート形すイ
リスタの部分断面斜視図(゛(いる。第2図G、lL第
1図の装置のなだれ電圧ブレークオーバ[χ域内の空乏
領域を通る線X ×に沿った距に1に対して電界強度を
ブ[1ツトしたグラフである。第3図は装置のなだれ電
圧ゾレークオーバト域以外のfil1分の空乏領域を通
って伸びる第1図の1!il Y、−Y fこ沿っIC
1llj閲1に対しC′電界強1mをゾ[1ツl〜し7
こグラフぐある。第4図は本発明による自己保護型4ノ
イリスクのも1つの実施例の部分断面斜視図である。 第す図は第4図の製画のなだれ電圧プレークオーバト域
内の空乏領域層を通って伸びる第4図の線X −X I
C沿・)た距離に対して電界強度をプ[1ツトし)こグ
ラフである。第6図は本発明によるブレープ構造の自己
保護型サイリスタの部分断面斜視図である。 (土な鈴号の説明) 10.10’ 、110・・・サイリスタ;18・・・
グーi−電極; 26・・・陽極領域;2B・・・第1
ベース(Pベース)領域層:30・・・第1のl)N接
合; 32・・・第2ベース(Nベース)領域層;34・・・
第2のl)N接合; ご36・・・第2ベース領1i1i!層の境界;38・
・・隘4i領1iJ : 40・・・パイ【」ット・]
ミッタ;42・・・第3のP N接合:46・・・第4
のl〕N接合;62.62’ ・・・凹部; 、64.64′、′122・・・電界抑制層;116・
・・間隙。

Claims (1)

  1. 【特許請求の範囲】 (1) 電1〜!lレークA−バ故陣に対りる自己保L
     ’I=M 1itiをそなえノ、廻ノイリスタ半導体
    スイッチング装圓にlρい(、 一聯電型の第1+端子領域、 1記第14□端子領域の1−にあって上記第11(端子
    (i′1域と第1のl)N接合を形成する反対導電型の
    第1ベース領域層、 上記第1ベース領Ijli層の上にあっτ−Lii[l
    !第1ベース領域に!゛1ど第2のPN接合を形成し、
    1−記第2のI)N接合と1」艮刈側に境界を有する上
    記−等電型の第2ベース領域層、 1−i記第2ベース領域とりの一部の上にあつC上記第
    2ベース領域の境界の−N1の所で上記第2ベース領域
    層と第3のl)N接合を形成し、この第3のPN接合に
    より上記装買内の主導電区域の位置を人体限定するよう
    な上記反対導電型の第2主端子領域、ならびに 上記主導電区域とは別の土Fil!装置の−611にあ
    る局限されたなだれ電圧ブレークA−バト域であって、
    当該なだれ電圧ブ1ノークA−ハ区域内の1.配給2P
    N接合の降伏電圧を下げるのに充分な深さよ(・上記第
    2ベース領、域の境界から上記装置中に伸びCいる四部
    を含み、L記凹部の表面隣接領域には−1−、配給2ベ
    ース領域血より高濃庶にドーピングされC1:2第2ベ
    ース領域層の電気的延1g部を形成する上記−導電型の
    電界抑i1+ll )、8’iが含まれ、電界抑11す
    層の厚さは上記第21〕N接合が逆バイアスされた装置
    頗ti M 111+l:状態にお()る上記電界抑8
    111層の中の空乏層の幅より大きくしである局限され
    たなだれ電圧ブレーへオー八区域を含むことを特徴どづ
    る1ノイリスタ半尋体スイッチング装置。 (2) ’144 i+Q 請求の範囲第< 1 ) 
    ’l’J ild載のリイリスク半導体スイッチング装
    置に於いて、十i1四部が1−2第2ベース領域の境界
    から上記第2べ−ス領11i層の一部の中まで伸びCい
    るサイリスク半導体スイッチング装置。 (3)44許晶求の範囲第(1)項記載の゛サイリスク
    半導体スイッチング装置に於いて、上記四部が上記第2
    ベース領域の境界から上記第2ベース領域層を完全に通
    り抜けて伸びているザイリスタ半淘体スイCン゛Iング
    装置。 (4) 特+i’Fii^求の範囲第(1)項記載のサ
    イリスク半導体スイッチング装置に於いて、−L配電界
    抑制層がイ゛オン打込み領域で構成されているり′イリ
    スタ半称体スイッチング装置。 (5) 特許請求の範囲第(2)項記載のサイリスク半
    導体スイッチング装置に於いて、上記電界抑制層がイオ
    ン打込み領域で構成されているサイリスタ半導体スイッ
    チングMI&。 (6) 4# rl請求の範囲第(3)項記載の一ナイ
    リスタ半導体スイッチング装置に於いて、上記電界抑1
    111層にイオン打込み領域で構成されでいるサイリス
    タ半・・導体スイッチング装置。 (7) 特許請求の範囲第(1)項記載のサイリスク半
    導体スイッチング装置に於いて、上記主゛導電区域とは
    別の位゛醸に配置されたゲート区域が含まれて9おり、
    上記なだれ電圧ブレークA−バ区□域が−に記ゲート区
    域の内側配回されているサイリスタ半導体スイッチング
    Hffi。 (8) 特許請求の範囲第(7)ls’j記載のりイリ
    スタ半導体スイッチング装置に於いで、上gdゲート区
    域が光e作動されC」−記装置を棚通状filにトリガ
    ーできるサイリスク半導体スイッチング装置〇 (9) 特許請求の範囲第〈7・)項記載の号イリスタ
    半唖体スイッヂング装置に於い−C1上記ゲート区域は
    上記Y12ベース領域層と電気的に接触したほぼリング
    状のゲート電極を有し、上記なだれ電圧ブレークオーバ
    区域の、[記凹部が上記グーl−電極のはばリング状の
    構造の内側に位置しているサイリスク半導体スイッチン
    グ装置。 (10) 特許請求の範囲第(7)項記載のり一イリス
    タ半導体スイッチングKIi、7に於いて、上記反対導
    電型のほぼリング状のパイロット・I−ミッタが、上記
    ゲート区域を取り囲み、かつ上記第2ベース領域の境界
    で第4のPN接合を形成しており、′十記パイロット・
    エミッタのリング状構造のfぐ外側にある一1記w12
    ベース領域層の一部と上記パイロット・]、ミッタとが
    オーム接触されているサイリスク半導体スイッチング装
    置。 (11’) 特許請求の範囲第(8)項記載のナイリス
    タ半尋体スイッチング装随に於いて、l−記反対尋電型
    のはばリング状のパイ[1ツト・1ミツタが、1′記グ
    一1〜区域を取り囲み、かつ上記第2ベースη1域の境
    界e第4のI3 N接合を形成L/ i(おり、l紀パ
    イ[」ット・エミッタのリング状構造のJぐ夕1側1こ
    あるLfi[!第2ベース領域層の一部と上詰バイ11
    ツト・lミッタとがA−ム接−されて(・るηイリスタ
    半呑体スイッチング装置。 (12) 特ム′1請求の範囲第(9)項記載のサイリ
    スタ半導体スイッチング装置に於いて、上記に対導電型
    のほぼリング状のパイロット・=[ミツ、夕が、1−記
    ゲー1〜区域の上記ゲート電極を取り囲み、かつ[間第
    2ベース領域の境界で第4のPN接合を形成しており、
    上記パイ0ツ1−・エミッタのリング状構造のすぐ外側
    にある」−配糖2ベース領域層の一部と−F記バイOツ
    1〜・二Lミッタとがオーム接触されているサイリスク
    半導体スイッチング装置。 (13) 電几ブレークA−バ故障に対重る自己像mv
    a能をそなえた増幅ゲート形すイリスタ半尋体スイッチ
    ング装置に於い°C1 −聯電型の第1の主端子領域、 上記第1主端子領域の上にあって上記第1主端子領域と
    第1のl)N接合を形成りる陵対導電型の第1ベース領
    域層、 −F記第1ベース領域層の一部にあって上^d第1ベー
    ス領域層と第2のPN接合を形成し、そして−F記第2
    のPN接合とは反対側に境界を有する上記−導電型の第
    2ベース領域層、 」−配糖2ベース領域層の−815の」:にあり、第2
    ベース領域の境界の一部の所で上記第2ベース領域層と
    第3のPN接合を形成し、この第3のPN接合より上記
    装置の主導電区域の位置を大体限定するようなト記反対
    導電型の第2主端子領域、1−記]己萼電区域とは別の
    位置にあるゲート区域、1−記ゲー1用名域を取り囲み
    、かつ−上記第2ペース領域の境界C第4のP N接合
    を形成する上記反対へ電型のはぽリング状のパイロット
    令丁−ミツタ(・あって、当該バイ上1ツト・■ミッタ
    のリング状構造のりぐ外側1こある第2ベース領域層の
    一部と当該パイ【]ット・丁ミッタとがオーム接触され
    ている゛バイ11ツト・1ミツタ、ならびに上記グー1
    〜区域の内側にある局限されたなだれ電圧ブレークオー
    バ区1或であっl、当該なだれ電圧ブレークオーバ1区
    域内の上記第21〕N接合の降伏電1fを下げるの(ご
    充分な深さまで上記第2ベース領域の境界から1−記装
    置内に伸びている四部を含み、1−配回8110表面隣
    接領域には上記第2ベース領域層より高濃度にドーピン
    グされて上記第27\−ス領域層の電気的延長部を形成
    する上記−尋市」1(の電界抑制病が含まれ(おり、上
    記電界抑制層の1りIさは、l’、 iij第21)N
    接合が逆バイアスされた装置の順方向阻+1状態におけ
    る上記電界抑制層の中の空乏層の幅より大きくである局
    限されたなだれ電圧ブレークオーバ区域、を含むことを
    特徴とりる増幅ゲート形り“イリスタ半棚体スイップン
    グ装圓。 (14) 特許請求の範囲第(13)項記載のサイリス
    タ半導体スイッチング装置に於いて、上記四部が上記第
    2ベース領域境界から上記第2ベース領域層の一部の中
    まで伸びているリーイリスタ半専体スイッチング装置。 (15) 特許請求の範囲第(13)項記載のりイリス
    タ半導体スイッチンハ% Vi +こ於いC11−配回
    部が上記第2ベース領域境界から上記第2ペース領域層
    を完全に通り抜けて伸(Jrいるサイリスタ半導体スイ
    ッチング装置。 (16) 特許請求の範囲第(13) 11“1記載の
    サイリスタ半導体スイッチング装置に於いて、上記電界
    抑111.11Mがイオン打込みIi#域で構成されて
    いるサイリスタ半導体スイッチング装置。 (17) 特許請求の崎囲第(lil口記載のサイリス
    タ半導体スイッチング装置に於いて、上記電界抑制層が
    イオン打込み領域で構成されてい′るリイリスタ半へ体
    スイッチング装置。 (18) 特許請求の範1111第(15)項記載のり
    イリスタ半杓体スイッチング装置に於いC1上記電界抑
    制層がイオン打込み領域で構成されているり、イリスタ
    半へ体スイッチング装置。 (19) 待♂ト請求の&!囲第< 13 ) If!
    記載の1Jイリスタ半iQ体スイッチング装凶に於いて
    、上記ゲー1−18域を光ぐ作動して上記装置を導通状
    態に1〜リガー(・きるサイリスタ半導体スイッチング
    装置。 (20) 特IF 請求の範囲第(13)項記載のりイ
    リスタ半導体スイッチングHffiに於いて、上8Lケ
    グ−〜区域が1−間第2ベース領域層と電気的に接触し
    !ζはぼリング状のゲート電極を有し、上記4rだれ電
    メ1−ブlノークA−バ区域の上記凹部が十記ゲート電
    極の(よはリング状構造の内側に位置しているサイリス
    タ21′呑体スイッチング装置。 (2″り 電11−ル−クオーバ故陣に対する自己保諷
    槻1i18を・ぞ4にえた1ナイリスタ半導体スイッヂ
    ング装置に於いて、 一聯電型の第1の主端子領域、 4ト記第1主端子鯉域の上にあって十間第1+端子領域
    と第1のP N接合を形成Jる反対等電4−°!の第1
    ベース領域層1 、l:2第1ベース領域層の上にあっ−(上記第1ベー
    スft1域層と第2のPN接合を形成し、上記第2のP
    N接合とは反対側−に境界を4j ”Jる上記−導電型
    の第2ベース領域層、 −に間第2ベース領域層の一部の十にあり、第2ベース
    領域の境界の一部の所ぐ一ト記第2ベース領域層と第3
    の11 N接合を形成し、この第3の1)N接合により
    上記装置の主導電区域の位置を人体限定Jるような上記
    反対シ9電型の第2主端イ領域、ならびに 上記主導電1g域とは別の−り記装置の一部にある局限
    されたなだれ電圧ブレークオーバ区域であ−)で、当該
    なだれ電圧ブレークA−バ]メ域内のに間第1ベース領
    域層の一部が−1−間第2ベース領域口を通って延長部
    を形成していて、このために記第21〕N接合の一部が
    曲率半径を持ち、上記第2ベース領域釉の相乃に対向す
    る部分の間に上記延長部によって間隙が限定され、上記
    延長部の表面隣接領域には上記第2ベース領域層より高
    澗庶にドーピングされ(上記&12ベース領域層の電気
    的延長部を形成Jる。[記−導電型の電界抑−11)J
    が含ま1′1ており、上記電界抑1Il1層の厚さは、
    [記第21〕N接合が逆バイアスされた装置の順方向阻
    止状態における上記電界抑制層内の空乏腑の幅より大き
    くされている局限されたなだれ電圧ブレークオーバ区域
    、を含むことを特徴とづるナイリスタ半導体スイッチン
    グ装置。 (22、特許請求の範1111第(21)項記載のり−
    fリスタ半尋体スイッチング装置に於いて、」:紀電界
    抑制層がイオン打込み領域で構成されているサイリスク
    半導体スイッチング装置。 (23) 特ム′I請求の範1111第(21)項記載
    のりイリスタ半聯体スイッチング′装置に於いて、上記
    主導電区域と(,1別の位置にあるグー:・区域を有し
    、1−記なだれ°重圧ブレークオーバ区域が上記ゲート
    区域の内側に配随されているサイリスタ半梅体スイッチ
    ング装凶。 (24) 特許請求の範囲第(23)項記載のサイリス
    タ半導体スイップング装置に於いC1]−Wdゲグー+
    8V1.が光e作動され°〔上記装置を9通状態にトリ
    ガーできるサイリスタ半導体スイッチング装置。 (25) 特許請求の範囲第(23)項記載のサイリス
    タ半導体スイッチング装置に於いて1.に配グート区域
    は上記第2ベース領ll1li層と電気的に接触したほ
    ぼリング状のグー1〜電極を有し1.ト記なだれ電圧ブ
    レー゛クオーバ区域が上記ゲート電極のほぼリング状m
    造の内側に位置している。リイリスタ半導体スイッチン
    グ装d0 (26) 特許請求の範I#ll第(23)項記載のり
    イリスタ半導体スイッチング装dに於い(1,l記反対
    導電型のほぼリング状のパイ【、1ツト・」−ミッタが
    、上記ゲート18域を取り囲み、がっ、1−間第2ベー
    ス領域の境界で第1のPN接合を形成しており、上記パ
    イ0ツト・°[ミッタのリング状m&の゛りぐ外側にあ
    る。1−間第2ベース領域−の一部と上記パイINツト
    ・エミッタとがオーム接触されている11イリスタ半尋
    体スイッチング!1iffl。 (27) 特ifFim求+7)範囲第(24) 項H
    a載+7)リイリスタ半埒体スイッチングIIに於いて
    1.L記反対尋電ハ1!のほぼリング状のパイロット・
    1ミツタが1゛記ゲ一ト区域を取り囲み、かつ上記第2
    ベース領域の境界で第4のPN接合を形成しており1.
    1記゛バイ[1ツト・1ミツタのリング状構造のすぐ外
    側4にある上記第2ベース領域層の一部とF記バイ0ツ
    ト・−1ミツタとがオーム接触されているり°イリスタ
    半導体スイッチング装置。 (2B) 1島i’l晶求の範囲第(25)項記載のり
    イリスタ半榔体スイッチング装置に於いて、上B【’r
    反対淘電型のほぼリング状のパイ[1ツト・エミッタが
    、」−記グー(・区域の上記グーI−電極を取り囲み、
    かつ上記第2ベース領域の境界で第4のPN接合を形成
    しており1、上記パイロット・エミッタのリング状41
    4造のりぐ外側にある上記第2ベースft’41a W
    Jの一部と上記バイロット・エミッタとがオーム接触さ
    れている量ナイリスタ半様体スイッチング装置。
JP59104849A 1983-05-26 1984-05-25 なだれ電圧ブレ−クオ−バ区域内に電界抑制層を持つ電圧ブレ−クオ−バ保護型サイリスタ Expired - Lifetime JPH0644624B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49834583A 1983-05-26 1983-05-26
US498345 1983-05-26

Publications (2)

Publication Number Publication Date
JPS6042864A true JPS6042864A (ja) 1985-03-07
JPH0644624B2 JPH0644624B2 (ja) 1994-06-08

Family

ID=23980689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59104849A Expired - Lifetime JPH0644624B2 (ja) 1983-05-26 1984-05-25 なだれ電圧ブレ−クオ−バ区域内に電界抑制層を持つ電圧ブレ−クオ−バ保護型サイリスタ

Country Status (3)

Country Link
EP (1) EP0129702B1 (ja)
JP (1) JPH0644624B2 (ja)
DE (1) DE3465222D1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1272811A (en) * 1985-04-24 1990-08-14 Hitachi, Ltd. Semiconductor device of overvoltage self-protection type
JPS63260078A (ja) * 1987-04-17 1988-10-27 Hitachi Ltd 過電圧自己保護型サイリスタ
EP0310836A3 (de) * 1987-10-08 1989-06-14 Siemens Aktiengesellschaft Halbleiterbauelement mit einem planaren pn-Übergang
US4980742A (en) * 1988-05-31 1990-12-25 Siemens Aktiengesellschaft Turn-off thyristor
DE4215378C1 (de) * 1992-05-11 1993-09-30 Siemens Ag Thyristor mit Durchbruchbereich
DE102004025082B4 (de) * 2004-05-21 2006-12-28 Infineon Technologies Ag Elektrisch und durch Strahlung zündbarer Thyristor und Verfahren zu dessen Kontaktierung
CN111933686B (zh) * 2020-06-29 2022-06-24 株洲中车时代半导体有限公司 一种功率半导体器件及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4953782A (ja) * 1972-08-04 1974-05-24
JPS50104877A (ja) * 1974-01-18 1975-08-19
JPS5143685A (ja) * 1974-10-14 1976-04-14 Hitachi Ltd Handotaijukosochi
JPS52126181A (en) * 1976-03-22 1977-10-22 Gen Electric Switching semiconductor device
JPS53112682A (en) * 1977-03-14 1978-10-02 Mitsubishi Electric Corp Photo thyristor
JPS5735372A (en) * 1980-08-11 1982-02-25 Mitsubishi Electric Corp Photothyristor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079403A (en) * 1976-11-01 1978-03-14 Electric Power Research Institute, Inc. Thyristor device with self-protection against breakover turn-on failure
US4165517A (en) * 1977-02-28 1979-08-21 Electric Power Research Institute, Inc. Self-protection against breakover turn-on failure in thyristors through selective base lifetime control
US4153904A (en) * 1977-10-03 1979-05-08 Texas Instruments Incorporated Semiconductor device having a high breakdown voltage junction characteristic
US4314266A (en) * 1978-07-20 1982-02-02 Electric Power Research Institute, Inc. Thyristor with voltage breakover current control separated from main emitter by current limit region
DE3225991A1 (de) * 1982-07-12 1984-01-12 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur reduzierung der spannungsabhaengigkeit des spezifischen flaechenwiderstandes von si-zonen, welche sperrspannung aufnehmende pn-uebergaenge bilden

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4953782A (ja) * 1972-08-04 1974-05-24
JPS50104877A (ja) * 1974-01-18 1975-08-19
JPS5143685A (ja) * 1974-10-14 1976-04-14 Hitachi Ltd Handotaijukosochi
JPS52126181A (en) * 1976-03-22 1977-10-22 Gen Electric Switching semiconductor device
JPS53112682A (en) * 1977-03-14 1978-10-02 Mitsubishi Electric Corp Photo thyristor
JPS5735372A (en) * 1980-08-11 1982-02-25 Mitsubishi Electric Corp Photothyristor

Also Published As

Publication number Publication date
JPH0644624B2 (ja) 1994-06-08
DE3465222D1 (en) 1987-09-10
EP0129702B1 (en) 1987-08-05
EP0129702A1 (en) 1985-01-02

Similar Documents

Publication Publication Date Title
JP6028852B2 (ja) 半導体装置
JPS6042864A (ja) なだれ電圧ブレ−クオ−バ区域内に電界抑制層を持つ電圧ブレ−クオ−バ保護型サイリスタ
US5077590A (en) High voltage semiconductor device
US9543420B2 (en) Protection device and related fabrication methods
TW201030932A (en) Electrostatic discharge protection device and method
US20210028277A1 (en) Semiconductor device and manufacturing method for same
CA1049661A (en) Semiconductor rectifier
JPH03155137A (ja) 半導体デバイス及びその製造方法
EP0190162B1 (en) Controlled turn-on thyristor
US8836070B2 (en) Photo diode, method of manufacturing the photo-diode, and photo sensor including the photo diode
WO2018129759A1 (zh) 一种高频吸收二极管芯片及其生产方法
JP6594296B2 (ja) 改善された逆サージ能力及び削減されたリーク電流のポリシリコン層を有するツェナーダイオード
JPS58148469A (ja) シヨツトキダイオ−ド
CN108565259B (zh) 半导体器件及其制造方法
US8704270B2 (en) Shockley diode having a low turn-on voltage
JPH02110976A (ja) 絶縁ゲート型半導体装置
JPS607178A (ja) 半導体装置
US9583561B2 (en) Schottky diodes with mesh style region and associated methods
JPH0638507B2 (ja) サ−ジ吸収素子
JP4423855B2 (ja) 複合型半導体素子およびその製造方法
JPS61237468A (ja) 半導体装置
JPH0432262A (ja) 静電誘導半導体装置
JPH01150337A (ja) 半導体装置のパッド構造
JPH03248465A (ja) ショットキバリア半導体装置
JPH04350974A (ja) 半導体装置