JPS63260078A - 過電圧自己保護型サイリスタ - Google Patents
過電圧自己保護型サイリスタInfo
- Publication number
- JPS63260078A JPS63260078A JP62093072A JP9307287A JPS63260078A JP S63260078 A JPS63260078 A JP S63260078A JP 62093072 A JP62093072 A JP 62093072A JP 9307287 A JP9307287 A JP 9307287A JP S63260078 A JPS63260078 A JP S63260078A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- recess
- overvoltage
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010410 layer Substances 0.000 claims abstract description 140
- 239000002344 surface layer Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 230000015556 catabolic process Effects 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 230000006378 damage Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000002689 soil Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- SUDBRAWXUGTELR-HPFNVAMJSA-N 5-[[(2r,3r,4s,5s,6r)-3,4,5-trihydroxy-6-(hydroxymethyl)oxan-2-yl]oxymethyl]-1h-pyrimidine-2,4-dione Chemical compound O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CO)O[C@H]1OCC1=CNC(=O)NC1=O SUDBRAWXUGTELR-HPFNVAMJSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
- H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アノード・カソード間に降伏電圧を越える順
方向の過電圧が印加されたとき、破壊に至らしめること
なく安全にターンオンする機能を備えた過電圧自己保護
型のサイリスタに関する。
方向の過電圧が印加されたとき、破壊に至らしめること
なく安全にターンオンする機能を備えた過電圧自己保護
型のサイリスタに関する。
サイリスタのアノード・カソード間に降伏電圧を越える
順方向の過電圧が印加された場合、この過電圧によって
サイリスタが正規のターンオン個所とは異なる個所でタ
ーンオンが起り、それによって流れる過大電流によりサ
イリスタが熱的に破壊することがある。
順方向の過電圧が印加された場合、この過電圧によって
サイリスタが正規のターンオン個所とは異なる個所でタ
ーンオンが起り、それによって流れる過大電流によりサ
イリスタが熱的に破壊することがある。
このような過電圧による破壊からサイリスタを保護する
１つの方法は、サイリスタに外付けの保護回路を設ける
ことである。しかしながらこの方法は４部品点数の増加
に伴なう信頼性の低下とコスト高という欠点がある。他
の方法は、サイリスタ自体に過電圧に対する保護機能を
持たせることである。それ自体で過電圧に対する保護機
能を持つサイリスタを過電圧自己保護型サイリスタと呼
称している。
１つの方法は、サイリスタに外付けの保護回路を設ける
ことである。しかしながらこの方法は４部品点数の増加
に伴なう信頼性の低下とコスト高という欠点がある。他
の方法は、サイリスタ自体に過電圧に対する保護機能を
持たせることである。それ自体で過電圧に対する保護機
能を持つサイリスタを過電圧自己保護型サイリスタと呼
称している。
第７図は従来の過電圧自己保護型サイリスタの代表例（
特開昭６０−４２８６４号公報）を示している。
特開昭６０−４２８６４号公報）を示している。
図において、１は半導体基板で、Ｐエミッタ層１１、Ｐ
エミッタ層１１に隣接して第１のｐｎ接合Ｊ１を形成す
るｎベース層１２、ｎベース層１２に隣接して第２のｐ
ｎ接合Ｊｚを形成するＰベース層１３．Ｐベース層１３
の一部に隣接して第３のｐｎ接合Ｊ３を形成する主ｎエ
ミツタ層１４、主ｎエミツタ層１４から離れかつＰベー
ス層１３に隣接して第４のｐｎ接合Ｊ４を形成する補助
ｎエミツタ層１５から成ってい・る、ＰベースＪ’５１
３の露出面の略中央部には円形の凹部１６が形成され、
凹部１６の周囲に補助ｎエミツタ層１５が同心状に、更
にその外周に主ｎエミツタ層１４が同心状に配置されて
いる。また、凹部１６の表面にはＰベース層１３より高
不純物濃度を有するＰ十表面層１７が形成されている。
エミッタ層１１に隣接して第１のｐｎ接合Ｊ１を形成す
るｎベース層１２、ｎベース層１２に隣接して第２のｐ
ｎ接合Ｊｚを形成するＰベース層１３．Ｐベース層１３
の一部に隣接して第３のｐｎ接合Ｊ３を形成する主ｎエ
ミツタ層１４、主ｎエミツタ層１４から離れかつＰベー
ス層１３に隣接して第４のｐｎ接合Ｊ４を形成する補助
ｎエミツタ層１５から成ってい・る、ＰベースＪ’５１
３の露出面の略中央部には円形の凹部１６が形成され、
凹部１６の周囲に補助ｎエミツタ層１５が同心状に、更
にその外周に主ｎエミツタ層１４が同心状に配置されて
いる。また、凹部１６の表面にはＰベース層１３より高
不純物濃度を有するＰ十表面層１７が形成されている。
２はＰエミッタ層１１の露出面にオーミック接触したア
ノード電極、３は主ｎエミツタ層１４の露出面にオーミ
ック接触したカソード電極、４は補助ｎエミツタ層１５
とＰベース層１３とに接触する補助電極、５は凹部１６
と補助ｎエミツタ層１５との間においてＰベース層１３
上に設けられた環状のゲート電極である。
ノード電極、３は主ｎエミツタ層１４の露出面にオーミ
ック接触したカソード電極、４は補助ｎエミツタ層１５
とＰベース層１３とに接触する補助電極、５は凹部１６
と補助ｎエミツタ層１５との間においてＰベース層１３
上に設けられた環状のゲート電極である。
かかる構造のサイリスタにおいて、アノード電極２とカ
ソード電極３との間にアノード電極２側が正電位となる
電位（順方向電圧）が印加されると、第２のｐｎ接合Ｊ
２は逆バイアスとなり、サイリスタは順阻止状態となる
。このときｎベース［１２及びＰベース層１３に形成さ
れる空乏層の境界を点線で示している。この空乏層はＰ
ベース層１３内では凹部１６の底部を越えて拡がってい
るが、凹部１６ではＰ十表面層１７が存在するため境界
がＰ十表面層１７内に止まっている。この結果として、
凹部１６付近のなだれ増倍係数が他に比較して大きくな
り１局部的ななだれ電圧ブレークオーバ区域が形成され
る。なだれ電圧ブレークオーバ区域で過電圧に原因して
初期導通が生じると、それによって生じるアバランシェ
電流は、矢印で示すように流れる。これは補助ｎエミツ
タ層１５及び主ｎエミツタ層１４から見れば、ゲート電
極５からのゲート電流と同じ役割を果す。従って］第１
図の構造にすることにより、過電圧印加時においても通
常のターンオンと同様のメカニズムでサイリスタをター
ンオンすることができ、過電圧自己保護機能を備えるサ
イリスタを実現できる。
ソード電極３との間にアノード電極２側が正電位となる
電位（順方向電圧）が印加されると、第２のｐｎ接合Ｊ
２は逆バイアスとなり、サイリスタは順阻止状態となる
。このときｎベース［１２及びＰベース層１３に形成さ
れる空乏層の境界を点線で示している。この空乏層はＰ
ベース層１３内では凹部１６の底部を越えて拡がってい
るが、凹部１６ではＰ十表面層１７が存在するため境界
がＰ十表面層１７内に止まっている。この結果として、
凹部１６付近のなだれ増倍係数が他に比較して大きくな
り１局部的ななだれ電圧ブレークオーバ区域が形成され
る。なだれ電圧ブレークオーバ区域で過電圧に原因して
初期導通が生じると、それによって生じるアバランシェ
電流は、矢印で示すように流れる。これは補助ｎエミツ
タ層１５及び主ｎエミツタ層１４から見れば、ゲート電
極５からのゲート電流と同じ役割を果す。従って］第１
図の構造にすることにより、過電圧印加時においても通
常のターンオンと同様のメカニズムでサイリスタをター
ンオンすることができ、過電圧自己保護機能を備えるサ
イリスタを実現できる。
第７図に示す構成の過電圧自己保護型サイリスタは、Ｐ
十表面層１７の内部で発生したアバランシェ電流が、補
助ｎエミッタ層１５或いは主ｎエミツタ層１４に達する
までの距離が長いため、Ｐベース層１３内で再結合して
減少する。また、Ｐベース層１３の厚さ方向にアバラン
シェ電流が分゛布して流れ補助ｎエミツタ層１５を順バ
イアスするために寄与する電流が減少する。このため、
アバランシエ電流によって生じる初期導通領域は小面積
となり、いわゆるホットスポットが生じやすく、熱破壊
のおそれが多分にあった。
十表面層１７の内部で発生したアバランシェ電流が、補
助ｎエミッタ層１５或いは主ｎエミツタ層１４に達する
までの距離が長いため、Ｐベース層１３内で再結合して
減少する。また、Ｐベース層１３の厚さ方向にアバラン
シェ電流が分゛布して流れ補助ｎエミツタ層１５を順バ
イアスするために寄与する電流が減少する。このため、
アバランシエ電流によって生じる初期導通領域は小面積
となり、いわゆるホットスポットが生じやすく、熱破壊
のおそれが多分にあった。
本発明の目的は、過電圧が印加されたときに破壊に至ら
しめることなく確実にターンオンする機能を備えた過電
圧自己保護型サイリスタを提供することにある。
しめることなく確実にターンオンする機能を備えた過電
圧自己保護型サイリスタを提供することにある。
本発明の他の目的は、過電圧印加時に生じるアバランシ
ェ電流をターンオンに効率良く寄与させるように構成し
た過電圧自己保護型サスリスタを提供することにある。
ェ電流をターンオンに効率良く寄与させるように構成し
た過電圧自己保護型サスリスタを提供することにある。
本発明では、過電圧自己保護型サイリスタの過電圧印加
時に最初に降伏する区域を特定するための凹部の表面に
形成した高不純物濃度の表面層を、凹部を形成した半導
体層に隣接するエミッタとして機能する半導体層に接触
させた構成としている。
時に最初に降伏する区域を特定するための凹部の表面に
形成した高不純物濃度の表面層を、凹部を形成した半導
体層に隣接するエミッタとして機能する半導体層に接触
させた構成としている。
本発明の過電圧自己保護型サイリスタは凹部の表面に形
成した高不純物１度のＰ十表面層がエミッタとして機能
する半導体層に接触しているため、過電圧印加時に生じ
るアバランシェ電流が効率良くターンオンに寄与させる
ことができるのである。
成した高不純物１度のＰ十表面層がエミッタとして機能
する半導体層に接触しているため、過電圧印加時に生じ
るアバランシェ電流が効率良くターンオンに寄与させる
ことができるのである。
これを第２図により説明する。過電圧印加によって凹部
の底部に位置するＰ十表面層で発生したアバランシェ電
流Ｉ＾は、まず工＾工の如く凹部に沿ってＰ十表面層内
に流れ、Ｐ十表面層と補助ｎエミツタ層との接触する個
所で方向を変え補助ｎエミツタ層直下のＰベース層内を
横方向に流れ補助電極に達する。この電流工＾１によっ
て、補助ｎエミツタ層のＰ十表面層と接触している個所
が順バイアスされ、アバランシェ電流工＾はＩＡ２の如
くＰ十表面層から直接補助ｎエミツタ層内に流入し補助
電極に達する経路を流れる。これによって更に補助ｎエ
ミツタ層のＰ十表面層との接触している個所が順バイア
スされ、補助エミツタ層を一方の端層とする４層領域が
ターンオンする。この時、Ｐ十表面層と補助ｎエミツタ
層とが接触しているため従来構造に比較して、（１）Ｐ
十表面層のアバランシェ電流発生個所から補助ｎエミツ
タ層までの電気抵抗を小さくでき、アバランシェ電流の
大部分を補助電極に導くことができる。また、（２）ア
バランシェ電流の大部分をＩＡＩに示すように補助ｎエ
ミツタ層に近接したＰベース層内を流すことができ、効
率良く補助ｎエミツタ層を順バイアスすることができる
。更に、（３）両層間のビルトイン（ｂｕｉｌｔ ｉｎ
）電圧が低くできる等の利点を有している６以上の点か
ら、従来構造に比較して過電圧印加時におけるターンオ
ンが速くかつ広い領域で行なわれるのである。
の底部に位置するＰ十表面層で発生したアバランシェ電
流Ｉ＾は、まず工＾工の如く凹部に沿ってＰ十表面層内
に流れ、Ｐ十表面層と補助ｎエミツタ層との接触する個
所で方向を変え補助ｎエミツタ層直下のＰベース層内を
横方向に流れ補助電極に達する。この電流工＾１によっ
て、補助ｎエミツタ層のＰ十表面層と接触している個所
が順バイアスされ、アバランシェ電流工＾はＩＡ２の如
くＰ十表面層から直接補助ｎエミツタ層内に流入し補助
電極に達する経路を流れる。これによって更に補助ｎエ
ミツタ層のＰ十表面層との接触している個所が順バイア
スされ、補助エミツタ層を一方の端層とする４層領域が
ターンオンする。この時、Ｐ十表面層と補助ｎエミツタ
層とが接触しているため従来構造に比較して、（１）Ｐ
十表面層のアバランシェ電流発生個所から補助ｎエミツ
タ層までの電気抵抗を小さくでき、アバランシェ電流の
大部分を補助電極に導くことができる。また、（２）ア
バランシェ電流の大部分をＩＡＩに示すように補助ｎエ
ミツタ層に近接したＰベース層内を流すことができ、効
率良く補助ｎエミツタ層を順バイアスすることができる
。更に、（３）両層間のビルトイン（ｂｕｉｌｔ ｉｎ
）電圧が低くできる等の利点を有している６以上の点か
ら、従来構造に比較して過電圧印加時におけるターンオ
ンが速くかつ広い領域で行なわれるのである。
以下本発明の代表的実施例を図面を用いて説明する。
第１図は本発明を光点弧型サイリスタに適用した場合の
一例を示している０図において、１は半導体基体で、Ｐ
エミッタ層１１、Ｐエミッタ層１１に隣接して第１のｐ
ｎ接合Ｊｓ を形成するｎベース層１２、ｎベース層１
２に隣接して第２のｐｎ接合Ｊ２を形成するＰベース層
１３、Ｐベース層１３の一部に隣接して第３のｐｎ接合
Ｊ８を形成する主ｎエミツタ層１４、主ｎエミツタ層１
４から離れかつＰベース層１３に隣接して第４のｐｎ接
合Ｊ４を形成する補助ｎエミッタ［１５から成っている
、１６はＰベース層１３のｎエミッタ層１４．１５が形
成されていない個所に形成した略円形状の凹部、１７は
凹部１６の表面に隣接して形成されたＰベース層１３よ
り高不純物濃度を有するＰ十表面層である。補助ｎエミ
ツタ層１５は凹部１６の周囲にあってこれを包囲し、か
つ一部がＰ十表面層１７に接触するよう形成され、更に
主ｎエミツタ層１４は補助ｎエミツタ層１５をＰベース
層１３を介して包囲するよう形成されている。２はＰエ
ミッタ層１１の露出面にオーミック接触したアノード電
極、３は主ｎエミツタ層１４及びｎエミツタ層１４に設
けた短絡穴１４１を通してＰベース層１３にオーミック
接触したカソード電極、４は補助ｎエミツタ層１５及び
補助ｎエミツタ層１５と主ｎエミツタ層１４との間に露
出するＰベース層１３にオーミック接触した補助電極で
ある。トリガー平反は、凹部１６及び補助ｎエミッタ層
１５表面に光を照射することで構成しているので図示し
ていない。凹部１６の深さは、アノード電極２とカソー
ド電極３との間に自己保護の必要な過電圧が印加したと
き、第２のｐｎ接合Ｊ２からＰベース層１３側に拡がる
空乏層の拡がりが抑制されＰ中表面層１７内でアバラン
シェが発生するに充分な深さに形成されている。
一例を示している０図において、１は半導体基体で、Ｐ
エミッタ層１１、Ｐエミッタ層１１に隣接して第１のｐ
ｎ接合Ｊｓ を形成するｎベース層１２、ｎベース層１
２に隣接して第２のｐｎ接合Ｊ２を形成するＰベース層
１３、Ｐベース層１３の一部に隣接して第３のｐｎ接合
Ｊ８を形成する主ｎエミツタ層１４、主ｎエミツタ層１
４から離れかつＰベース層１３に隣接して第４のｐｎ接
合Ｊ４を形成する補助ｎエミッタ［１５から成っている
、１６はＰベース層１３のｎエミッタ層１４．１５が形
成されていない個所に形成した略円形状の凹部、１７は
凹部１６の表面に隣接して形成されたＰベース層１３よ
り高不純物濃度を有するＰ十表面層である。補助ｎエミ
ツタ層１５は凹部１６の周囲にあってこれを包囲し、か
つ一部がＰ十表面層１７に接触するよう形成され、更に
主ｎエミツタ層１４は補助ｎエミツタ層１５をＰベース
層１３を介して包囲するよう形成されている。２はＰエ
ミッタ層１１の露出面にオーミック接触したアノード電
極、３は主ｎエミツタ層１４及びｎエミツタ層１４に設
けた短絡穴１４１を通してＰベース層１３にオーミック
接触したカソード電極、４は補助ｎエミツタ層１５及び
補助ｎエミツタ層１５と主ｎエミツタ層１４との間に露
出するＰベース層１３にオーミック接触した補助電極で
ある。トリガー平反は、凹部１６及び補助ｎエミッタ層
１５表面に光を照射することで構成しているので図示し
ていない。凹部１６の深さは、アノード電極２とカソー
ド電極３との間に自己保護の必要な過電圧が印加したと
き、第２のｐｎ接合Ｊ２からＰベース層１３側に拡がる
空乏層の拡がりが抑制されＰ中表面層１７内でアバラン
シェが発生するに充分な深さに形成されている。
好ましくは、凹部１６を形成した個所の空乏層の拡がり
が、他の個所のそれの１／２以下となるように形成する
。
が、他の個所のそれの１／２以下となるように形成する
。
次にかかる構成のサイリスタの動作について説明する。
通常のトリガー手段によるターンオン動作は、光トリガ
ー信号によって補助ｎエミツタ層１５を一方の端層とす
る４層領域（補助サイリスタ領域）ＴｈΔが最初にター
ンオンし、それによって流れるターンオン電流が主ｎエ
ミツタ層１４を一方の端層とする４層領域（主サイリス
タ領域）ＴｈＭのトリガー電流となり主サイリスタ領域
の広面積がターンオンするいわゆる増幅ゲート機構で行
なわれる。次に過電圧が印加した場合のターンオン動作
であるが、Ｐ中表面層１７内で発生するアバランシェ電
流をトリガー信号とする点を除けば、通常のターンオン
と同一の増幅ゲート機構で行なわれる。従って、過電圧
時においても確実にターンオンでき、サイリスタを熱破
壊から保護することができる。
ー信号によって補助ｎエミツタ層１５を一方の端層とす
る４層領域（補助サイリスタ領域）ＴｈΔが最初にター
ンオンし、それによって流れるターンオン電流が主ｎエ
ミツタ層１４を一方の端層とする４層領域（主サイリス
タ領域）ＴｈＭのトリガー電流となり主サイリスタ領域
の広面積がターンオンするいわゆる増幅ゲート機構で行
なわれる。次に過電圧が印加した場合のターンオン動作
であるが、Ｐ中表面層１７内で発生するアバランシェ電
流をトリガー信号とする点を除けば、通常のターンオン
と同一の増幅ゲート機構で行なわれる。従って、過電圧
時においても確実にターンオンでき、サイリスタを熱破
壊から保護することができる。
更に具体的数値例により説明するに、直径８０ａｔｏＩ
Ｉｌｓ／ｄ、厚さ７５０μｍのｎベース層、Ｉ×１０
”ａｔｏｍｓ ／ ｃｒｌ、厚さ８５μｍのＰベース層
、１さ の凹部、凹部表面にＩ Ｘ １０ ”ａｔｏｍｓ ／
ａｌ 、 ／Ｘ８μｍのＰ土表面層、Ｐ土表面層に接触
する１×１０ ”ａｔｏａ＋ｓ／ ａｌ、厚さ１０μｍ
、幅１．２ｍの環だ本発明を適用したサイリスタと、同
一仕様で補助ｎエミツタ層とＰ土表面層とを１．７ｍｍ
離した従来構造のサイリスタを準備し、過電圧印加時の
特性を比較したところ表１に示す通りであった。
Ｉｌｓ／ｄ、厚さ７５０μｍのｎベース層、Ｉ×１０
”ａｔｏｍｓ ／ ｃｒｌ、厚さ８５μｍのＰベース層
、１さ の凹部、凹部表面にＩ Ｘ １０ ”ａｔｏｍｓ ／
ａｌ 、 ／Ｘ８μｍのＰ土表面層、Ｐ土表面層に接触
する１×１０ ”ａｔｏａ＋ｓ／ ａｌ、厚さ１０μｍ
、幅１．２ｍの環だ本発明を適用したサイリスタと、同
一仕様で補助ｎエミツタ層とＰ土表面層とを１．７ｍｍ
離した従来構造のサイリスタを準備し、過電圧印加時の
特性を比較したところ表１に示す通りであった。
尚、サイリスタの定格電圧は４０００Ｖ、定格電流は１
５００Ａで、過電圧を４０００〜４５００■とした。な
お、過電圧自己保護構造を設けない場合の順方向ブレー
クオーバ電圧設計値は５ｏｏｏ〜５７００Ｖとした。
５００Ａで、過電圧を４０００〜４５００■とした。な
お、過電圧自己保護構造を設けない場合の順方向ブレー
クオーバ電圧設計値は５ｏｏｏ〜５７００Ｖとした。
第３図及び第４図はＰ土表面層の構成についての変形例
で、第３図はＰ中表面層１７が凹部１６の底部分で欠除
した構造を示している。この構造は光トリガー信号を使
用するサイリスタの場合に、Ｐ中表面層１７を形成する
ことによる点弧感度の低下を防止する効果を有する。第
４図はＰ中表面層１７と補助ｎエミツタ層１５との接触
を断面で点接触とした場合を示している。
で、第３図はＰ中表面層１７が凹部１６の底部分で欠除
した構造を示している。この構造は光トリガー信号を使
用するサイリスタの場合に、Ｐ中表面層１７を形成する
ことによる点弧感度の低下を防止する効果を有する。第
４図はＰ中表面層１７と補助ｎエミツタ層１５との接触
を断面で点接触とした場合を示している。
第５図は、過電圧に対する自己保護機能を持つ領域とト
リガー信号を受けて初期ターンオンする領域とを離して
配置した実施例を示している。自己保護機能を持つ領域
ＳＰは、第１図と同様に凹部１６．Ｐ中表面層１７及び
補助ｎエミツタ層１５を含む領域である。トリガー信号
を受けて初期ターンオンする領域ＦＴは、Ｐベース層１
３上に形成した第２の補助ｎエミツタ層１５１及びその
周囲にそれから離れて形成した第３の補助ｎエミツタ層
１５２、第２の補助ｎエミツタ層１５１とその周辺のＰ
ベース層１３にオーミック接触した第２の補助電極４１
、第３の補助ｎエミツタ層１５２及びその周辺のＰベー
ス層１３にオーミック接触した第３の補助電極４２を含
む領域で、第２の補助ｎエミツタ層１５１表面に光トリ
ガー信号が照射される。このように領域ＳＰと領域ＦＴ
とを別個に形成すれば、それぞれの領域を最適設計にす
ることができる利点がある。
リガー信号を受けて初期ターンオンする領域とを離して
配置した実施例を示している。自己保護機能を持つ領域
ＳＰは、第１図と同様に凹部１６．Ｐ中表面層１７及び
補助ｎエミツタ層１５を含む領域である。トリガー信号
を受けて初期ターンオンする領域ＦＴは、Ｐベース層１
３上に形成した第２の補助ｎエミツタ層１５１及びその
周囲にそれから離れて形成した第３の補助ｎエミツタ層
１５２、第２の補助ｎエミツタ層１５１とその周辺のＰ
ベース層１３にオーミック接触した第２の補助電極４１
、第３の補助ｎエミツタ層１５２及びその周辺のＰベー
ス層１３にオーミック接触した第３の補助電極４２を含
む領域で、第２の補助ｎエミツタ層１５１表面に光トリ
ガー信号が照射される。このように領域ＳＰと領域ＦＴ
とを別個に形成すれば、それぞれの領域を最適設計にす
ることができる利点がある。
第５図は光サイリスタを示しているが、領域ＦＴの第２
の補助ｎエミツタ層１５１及び第２の補助電極４１を除
去して、その跡のＰベース層１３上にゲート電極を設け
れば、そのまま電気ゲートのサイリスタとなる。
の補助ｎエミツタ層１５１及び第２の補助電極４１を除
去して、その跡のＰベース層１３上にゲート電極を設け
れば、そのまま電気ゲートのサイリスタとなる。
第６図は電流容量の小さいサイリスタに本発明を適用し
た場合の実施例を示す。他の実施例と異なる点は、アバ
ランシェ電流及びゲート信号電流によるターンオン機構
に増幅動作がない点である。
た場合の実施例を示す。他の実施例と異なる点は、アバ
ランシェ電流及びゲート信号電流によるターンオン機構
に増幅動作がない点である。
本発明は以上の実施例に限定されるものではなく本発明
の技術思想の範囲内で種々の変形が可能で、ゲートター
ンオフサイリスタ、双方向性サイリスタ、逆導通サイリ
スタ等にも適用することができる。
の技術思想の範囲内で種々の変形が可能で、ゲートター
ンオフサイリスタ、双方向性サイリスタ、逆導通サイリ
スタ等にも適用することができる。
以上説明したように１本発明によれば、Ｐ中表面層内で
発生するアバランシェ電流を効率良くターンオンに寄与
せしめることができ、かつアバランシェ電流で最初にタ
ーンオンする個所のビルトイン電圧を低くできるので、
過電圧に対する自己保護を確実に行ない得るのである。
発生するアバランシェ電流を効率良くターンオンに寄与
せしめることができ、かつアバランシェ電流で最初にタ
ーンオンする個所のビルトイン電圧を低くできるので、
過電圧に対する自己保護を確実に行ない得るのである。
第１図は本発明過電圧自己保護型サイリスタの一実施例
を示す部分断面図、第２図は第１図のサイリスタの動作
を説明するための要部拡大図、第３図及び第４図は表面
層の変形例を示す部分断面図、第５図は本発明の他の実
施例を示す部分断面図、第６図は本発明の更に異なる実
施例を示す部分断面図、第７図は従来の過電圧自己保護
型サイリスタを示す部分断面図である。 １３・・・Ｐベース層、１４・・・主ｎエミツタ層、１
５・・・補助ｎエミツタ層、１６・・・凹部、１７・・
・Ｐ中表面層。
を示す部分断面図、第２図は第１図のサイリスタの動作
を説明するための要部拡大図、第３図及び第４図は表面
層の変形例を示す部分断面図、第５図は本発明の他の実
施例を示す部分断面図、第６図は本発明の更に異なる実
施例を示す部分断面図、第７図は従来の過電圧自己保護
型サイリスタを示す部分断面図である。 １３・・・Ｐベース層、１４・・・主ｎエミツタ層、１
５・・・補助ｎエミツタ層、１６・・・凹部、１７・・
・Ｐ中表面層。
Claims (1)
- 【特許請求の範囲】 １、一方導電型の第１の半導体層、 第１の半導体層に隣接して第１の半導体層との間に第１
のｐｎ接合を形成する他方導電型の第２の半導体層、 第２の半導体層に隣接して第２の半導体層との間に第２
のｐｎ接合を形成する一方導電型の第３の半導体層、 第３の半導体層の一部に隣接して第３の半導体層との間
に第３のｐｎ接合を形成する他方導電型の第４の半導体
層、 第３の半導体層の残された個所に表面から第２の半導体
層側に延びるように形成された凹部、第３の半導体層の
凹部表面に隣接しかつ一部が第４の半導体層に隣接する
ように形成され、第３の半導体層よりも高不純物濃度を
有する一方導電型の表面層、 第１の半導体層の表面にオーミック接触した第１の主電
極、 第４の半導体層の表面にオーミック接触した第２の主電
極、 第１、第２、第３及び第４の半導体層のうちの選ばれた
層にターンオン信号を付与するトリガー手段、 を具備することを特徴とする過電圧自己保護型サイリス
タ。 ２、第４の半導体層が凹部周縁を包囲する第１の領域と
、第１の領域から離れて第１の領域を包囲する第２の領
域とに分割され、第２の主電極が第１の領域及び第１の
領域と第２の領域との間に位置する第３の半導体層に接
触する第１の部分と、第２の領域に接触する第２の部分
とに分割されていることを特徴とする特許請求の範囲第
１項記載の過電圧自己保護型サイリスタ。 ３、凹部は、第２のｐｎ接合の凹部近傍部分の降伏電圧
が残りの部分のそれより低くなるに十分な深さを有する
ことを特徴とする特許請求の範囲第１項または第２項記
載の過電圧自己保護型サイリスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62093072A JPS63260078A (ja) | 1987-04-17 | 1987-04-17 | 過電圧自己保護型サイリスタ |
| US07/181,719 US5003369A (en) | 1987-04-17 | 1988-04-14 | Thyristor of overvoltage self-protection type |
| DE88106048T DE3884036T2 (de) | 1987-04-17 | 1988-04-15 | Thyristor des Überspannungsselbstschutztyps. |
| EP88106048A EP0287114B1 (en) | 1987-04-17 | 1988-04-15 | Thyristor of overvoltage self-protection type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62093072A JPS63260078A (ja) | 1987-04-17 | 1987-04-17 | 過電圧自己保護型サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63260078A true JPS63260078A (ja) | 1988-10-27 |
| JPH0581192B2 JPH0581192B2 (ja) | 1993-11-11 |
Family
ID=14072308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62093072A Granted JPS63260078A (ja) | 1987-04-17 | 1987-04-17 | 過電圧自己保護型サイリスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5003369A (ja) |
| EP (1) | EP0287114B1 (ja) |
| JP (1) | JPS63260078A (ja) |
| DE (1) | DE3884036T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009218291A (ja) * | 2008-03-07 | 2009-09-24 | Sanken Electric Co Ltd | 双方向サイリスタ |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5243205A (en) * | 1989-10-16 | 1993-09-07 | Kabushiki Kaisha Toshiba | Semiconductor device with overvoltage protective function |
| JP3155797B2 (ja) * | 1991-12-26 | 2001-04-16 | 株式会社日立製作所 | 過電圧自己保護型半導体装置、及び、それを使用した半導体回路 |
| DE19826022C1 (de) * | 1998-06-10 | 1999-06-17 | Siemens Ag | Vorrichtung und Verfahren zur Ansteuerung von Thyristoren |
| US6834152B2 (en) | 2001-09-10 | 2004-12-21 | California Institute Of Technology | Strip loaded waveguide with low-index transition layer |
| US9633998B2 (en) * | 2012-09-13 | 2017-04-25 | General Electric Company | Semiconductor device and method for making the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH567803A5 (ja) * | 1974-01-18 | 1975-10-15 | Bbc Brown Boveri & Cie | |
| CH594984A5 (ja) * | 1976-06-02 | 1978-01-31 | Bbc Brown Boveri & Cie | |
| DE2951916A1 (de) * | 1979-12-21 | 1981-07-02 | Siemens AG, 1000 Berlin und 8000 München | Lichtsteuerbarer thyristor |
| EP0108961B1 (en) * | 1982-11-15 | 1987-01-14 | Kabushiki Kaisha Toshiba | Thyristor device protected from an overvoltage |
| US4514898A (en) * | 1983-02-18 | 1985-05-07 | Westinghouse Electric Corp. | Method of making a self protected thyristor |
| US4516315A (en) * | 1983-05-09 | 1985-05-14 | Westinghouse Electric Corp. | Method of making a self-protected thyristor |
| EP0129702B1 (en) * | 1983-05-26 | 1987-08-05 | General Electric Company | Voltage breakover protected thyristor having field-containing layer in avalanche voltage breakover zone |
| DE3586735D1 (de) * | 1984-10-19 | 1992-11-12 | Bbc Brown Boveri & Cie | Abschaltbares leistungshalbleiterbauelement. |
-
1987
- 1987-04-17 JP JP62093072A patent/JPS63260078A/ja active Granted
-
1988
- 1988-04-14 US US07/181,719 patent/US5003369A/en not_active Expired - Fee Related
- 1988-04-15 DE DE88106048T patent/DE3884036T2/de not_active Expired - Fee Related
- 1988-04-15 EP EP88106048A patent/EP0287114B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009218291A (ja) * | 2008-03-07 | 2009-09-24 | Sanken Electric Co Ltd | 双方向サイリスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3884036D1 (de) | 1993-10-21 |
| EP0287114A1 (en) | 1988-10-19 |
| DE3884036T2 (de) | 1994-04-07 |
| JPH0581192B2 (ja) | 1993-11-11 |
| US5003369A (en) | 1991-03-26 |
| EP0287114B1 (en) | 1993-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4012761A (en) | Self-protected semiconductor device | |
| US4017882A (en) | Transistor having integrated protection | |
| US4509089A (en) | Two-pole overcurrent protection device | |
| US3771029A (en) | Thyristor with auxiliary emitter connected to base between base groove and main emitter | |
| EP0100136B1 (en) | Thyristor with a self-protection function for breakover turn-on-failure | |
| US4060826A (en) | Light activated thyristor capable of activation by intensity radiation | |
| JPH0680820B2 (ja) | 過電圧保護機能付半導体装置及びその製造方法 | |
| US3766450A (en) | Thyristor | |
| JPS63260078A (ja) | 過電圧自己保護型サイリスタ | |
| EP0190162B1 (en) | Controlled turn-on thyristor | |
| JPH0154865B2 (ja) | ||
| US4176371A (en) | Thyristor fired by overvoltage | |
| JPS6016107B2 (ja) | 自己保護型半導体制御整流装置 | |
| JPH0770742B2 (ja) | 半導体装置 | |
| JPH04155868A (ja) | 過電圧自己保護型サイリスタ | |
| US4739387A (en) | Amplifying gate thyristor having high gate sensitivity and high dv/dt rating | |
| JPS6249745B2 (ja) | ||
| JPS62160764A (ja) | 過電圧保護機能付半導体装置 | |
| JP2937099B2 (ja) | ２方向性２端子サイリスタ | |
| JP2937100B2 (ja) | 半導体装置 | |
| JP2940377B2 (ja) | ２方向性２端子サイリスタ | |
| CA1242034A (en) | Controlled turn-on thyristor | |
| HU222329B1 (hu) | Bistabil fotodióda | |
| CA1104266A (en) | Scr having high gate sensitivity and high dv/dt rating | |
| JP3155870B2 (ja) | 過電圧自己保護型半導体装置 |