JPH0581192B2 - - Google Patents
Info
- Publication number
- JPH0581192B2 JPH0581192B2 JP62093072A JP9307287A JPH0581192B2 JP H0581192 B2 JPH0581192 B2 JP H0581192B2 JP 62093072 A JP62093072 A JP 62093072A JP 9307287 A JP9307287 A JP 9307287A JP H0581192 B2 JPH0581192 B2 JP H0581192B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- region
- overvoltage
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 25
- 230000015556 catabolic process Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 99
- 239000002344 surface layer Substances 0.000 description 24
- 230000006378 damage Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
- H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Thyristors (AREA)
Description
〔産業上の利用分野〕
本発明は、アノード・カソード間に降伏電圧を
越える順方向の過電圧が印加されたとき、破壊に
至らしめることなく安全にターンオンする機能を
備えた過電圧自己保護型のサイリスタに関する。 〔従来の技術〕 サイリスタのアノード・カソード間に降伏電圧
を越える順方向の過電圧が印加された場合、この
過電圧によつてサイリスタが正規のターンオン個
所とは異なる個所でターンオンが起こり、それに
よつて流れる過大電流によりサイリスタが熱的に
破壊することがある。 このような過電圧による破壊からサイリスタを
保護する１つの方法は、サイリスタに外付けの保
護回路を設けることである。しかしながらこの方
法は、部品点数の増加に伴なう信頼性の低下とコ
スト高という欠点がある。他の方法は、サイリス
タ自体に過電圧に対する保護機能を持たせること
である。それ自体で過電圧に対する保護機能を持
つサイリスタを過電圧保護型サイリスタと呼称し
ている。 第７図は従来の過電圧自己保護型サイリスタの
代表例（特開昭60−42864号公報）を示している。
図において、１は半導体基板で、Ｐエミツタ層１
１、Ｐエミツタ層１１に隣接して第１のpn接合J1
を形成するｎベース層１２、ｎベース層１２に隣
接して第２のpn接合J2を形成するＰベース層１
３、Ｐベース層１３の一部に隣接して第３のpn
接合J3を形成する主ｎエミツタ層１４、主ｎエミ
ツタ層１４から離れかつＰベース層１３に隣接し
て第４のpn接合J4を形成する補助ｎエミツタ層１
５から成つている。Ｐベース層１３の露出面の略
中央部には円形の凹部１６が形成され、凹部１６
の周囲に補助ｎエミツタ層１５が同心状に、更に
その外周に主ｎエミツタ層１４が同心状に配置さ
れている。また、凹部１６の表面にはＰベース層
１３より高不純物濃度を有するP+表面層１７が
形成されている。２はＰエミツタ層１１の露出面
にオーミツク接触したアノード電極、３は主ｎエ
ミツタ層１４の露出面にオーミツク接触したカソ
ード電極、４は補助ｎエミツタ層１５とＰベース
層１３とに接触する補助電極、５は凹部１６と補
助ｎエミツタ層１５との間においてＰベース層１
３上に設けられた環状のゲート電極である。 かかる構造のサイリスタにおいて、アノード電
極２とカソード電極３との間にアノード電極２側
が正電位となる電位（順方向電圧）が印加される
と、第２のpn接合J2は逆バイアスとなり、サイリ
スタは順阻止状態となる。このときｎベース層１
２及びＰベース層１３に形成される空乏層の境界
を点線で示している。この空乏層はＰベース層１
３内では凹部１６の底部を越えて拡がつている
が、凹部１６ではP+表面層１７が存在するため
境界がP+表面層１７内に止まつている。この結
果として、凹部１６付近のなだれ増倍係数が他に
比較して大きくなり、局部的ななだれ電圧ブレー
クオーバ区域が形成される。なだれ電圧ブレーク
オーバ区域で過電圧に原因して初期導通が生じる
と、それによつて生じるアバランシエ電流は、矢
印で示すように流れる。これは補助ｎエミツタ層
１５及び主ｎエミツタ層１４から見れば、ゲート
電極５からのゲート電流と同じ役割を果す。従つ
て、第１図の構造にすることにより、過電圧印加
時においても通常のターンオンと同様のメカニズ
ムでサイリスタをターンオンすることができ、過
電圧自己保護機能を備えるサイリスタを実現でき
る。 〔発明が解決しようとする問題点〕 第７図に示す構成の過電圧自己保護型サイリス
タは、P+表面層１７の内部で発生したアバラン
シエ電流が、補助ｎエミツタ層１５或いは主ｎエ
ミツタ層１４に達するまでの距離が長いため、Ｐ
ベース層１３内で再結合して減少する。また、Ｐ
ベース層１３の厚さ方向にアバランシエ電流が分
布して流れ補助ｎエミツタ層１５を順バイアスす
るために寄与する電流が減少する。このため、ア
バランシエ電流によつて生じる初期導通領域は小
面積となり、いわゆるホツトスポツトが生じやす
く、熱破壊のおそれが多分にあつた。 本発明の目的は、過電圧が印加されたときに破
壊に至らしめることなく確実にターンオンする機
能を備えた過電圧自己保護型サイリスタを提供す
ることにある。 本発明の他の目的は、過電圧印加時に生じるア
バランシエ電流をターンオンに効率良く寄与させ
るように構成した過電圧自己保護型サスリスタを
提供することにある。 〔問題点を解決するための手段〕 本発明では、過電圧自己保護型サイリスタの過
電圧印加時に最初に降伏する区域を特定するため
の凹部の表面に形成した高不純物濃度の表面層
を、凹部を形成した半導体層に隣接するエミツタ
として機能する半導体層に接触させた構成として
いる。 〔作用〕 本発明の過電圧自己保護型サイリスタは凹部の
表面に形成した高不純物濃度のＰ＋表面層がエミ
ツタとして機能する半導体層に接触しているた
め、過電圧印加時に生じるアバランシエ電流が効
率良くターンオンに寄与させることができるので
ある。これを第２図により説明する。過電圧印加
によつて凹部の底部に位置するＰ＋表面層で発生
したアバランシエ電流IAは、まずIA1の如く凹部
に沿つてP+表面層内に流れ、P+表面層と補助ｎ
エミツタ層との接触する個所で方向を変え補助ｎ
エミツタ層直下のＰベース層内を横方向に流れ補
助電極に達する。この電流IA1によつて、補助ｎ
エミツタ層のP+表面層と接触している個所が順
バイアスされ、アバランシエ電流IAはIA2の如く
Ｐ＋表面層から直接補助ｎエミツタ層内に流入し
補助電極に達する経路を流れる。これによつて更
に補助ｎエミツタ層のＰ＋表面層との接触してい
る個所が順バイアスされ、補助エミツタ層を一方
の端層とする４層領域がターンオンする。この
時、Ｐ＋表面層と補助ｎエミツタ層とが接触して
いるため従来構造に比較して、(1)Ｐ＋表面層のア
バランシエ電流発生個所から補助ｎエミツタ層ま
での電気抵抗を小さくでき、アバランシエ電流の
大部分の補助電極に導くことができる。また、(2)
アバランシエ電流の大部分をIA1に示すように補
助ｎエミツタ層に近接したＰベース層内を流すこ
とができ、効率良く補助ｎエミツタ層を順バイア
スすることができる。更に、(3)両層間のビルトイ
ン（built in）電圧が低くできる等の利点を有し
ている。以上の点から、従来構造に比較して過電
圧印加時におけるターンオンが速くかつ広い領域
で行なわれるのである。 〔実施例〕 以下本発明の代表的実施例を図面を用いて説明
する。 第１図は本発明を光点弧型サイリスタに適用し
た場合の一例を示している。図において、１は半
導体基体で、Ｐエミツタ層１１、Ｐエミツタ層１
１に隣接して第１のpn接合J1を形成するｎベース
層１２、ｎベース層１２に隣接して第２のpn接
合J2を形成するＰベース層１３、Ｐベース層１３
の一部に隣接して第３のpn接合J3を形成する主ｎ
エミツタ層１４、主ｎエミツタ層１４から離れか
つＰベース層１３に隣接して第４のpn接合J4を形
成する補助ｎエミツタ層１５から成つている。１
６はＰベース層１３のｎエミツタ層１４，１５が
形成されていない個所に形成した略円形状の凹
部、１７は凹部１６の表面に隣接して形成された
Ｐベース層１３より高不純物濃度を有するＰ＋表
面層である。補助ｎエミツタ層１５は凹部１６の
周囲にあつてこれを包囲し、かつ一部がP+表面
層１７に接触するよう形成され、更に主ｎエミツ
タ層１４は補助ｎエミツタ層１５をＰベース層１
３を介して包囲するよう形成されている。２はＰ
エミツタ層１１の露出面にオーミツク接触したア
ノード電極、３は主エミツタ層１４及びｎエミツ
タ層１４に設けた短絡穴１４１を通してＰベース
層１３にオーミツク接触したカソード電極、４は
補助ｎエミツタ層１５及び補助ｎエミツタ層１５
と主ｎエミツタ層１４との間に露出するＰベース
層１３にオーミツク接触した補助電極である。ト
リガー手段は、凹部１６及び補助ｎエミツタ層１
５表面に光を照射することで構成しているので図
示していない。凹部１６の深さは、アノード電極
２とカソード電極３との間に自己保護の必要な過
電圧が印加したとき、第２のpn接合J2からＰベー
ス層１３側に拡がる空乏層の拡がりが抑制されＰ
＋表面層１７内でアバランシエが発生するに充分
な深さに形成されている。好ましくは、凹部１６
を形成した個所の空乏層の拡がりが、他の個所の
それの1/2以下となるように形成する。 次にかかる構成のサイリスタの動作について説
明する。通常のトリガー手段によるターンオン動
作は、光トリガー信号によつて補助ｎエミツタ層
１５を一方の端層とする４層領域（補助サイリス
タ領域）ThAが最初にターンオンし、それによつ
て流れるターンオン電流が主ｎエミツタ層１４を
一方の端層とする４層領域（主サイリスタ領域）
ThMのトリガー電流となり主サイリスタ領域の広
面積がターンオンするいわゆる増幅ゲート機構で
行なわれる。次に過電圧が印加した場合のターン
オン動作であるが、P+表面層１７内で発生する
アバランシエ電流をトリガー信号とする点を除け
ば、通常のターンオンと同一の増幅ゲート機構で
行なわれる。従つて、過電圧時においても確実に
ターンオンでき、サイリスタを熱破壊から保護す
ることができる。 更に具体的数値例により説明するに、直径80mm
の円形の半導体基体内に、５×1016atoms／cm3、
厚さ110μｍのＰエミツタ層、２×1013atoms／
cm3、厚さ750μｍのｎベース層、１×1016atoms／
cm3、厚さ85μｍのＰベース層、Ｐベース層の略中
央に直径0.5mm、深さ70μｍの凹部、凹部裏面に１
×1018atoms／cm3、厚さ8μｍのＰ＋表面層、Ｐ＋
表面層に接触する１×1020atoms／cm3、厚さ10μ
ｍ、幅1.2mmの環状の補助ｎエミツタ層、１×
1020atoms／cm3、厚さ10μｍ、の環状の主ｎエミ
ツタ層を形成した本発明を適用したサイリスタ
と、同一仕様で補助ｎエミツタ層とP+表面層と
を1.7mm離した従来構造のサイリスタを準備し、
過電圧印加時の特性を比較したところ表１に示す
通りであつた。尚、サイリスタの定格電圧は
4000V、定格電流は1500Aで、過電圧を4000〜
4500Vとした。なお、過電圧自己保護構造を設け
ない場合の順方向ブレークオーバ電圧設計値は
5000〜5700Vとした。
越える順方向の過電圧が印加されたとき、破壊に
至らしめることなく安全にターンオンする機能を
備えた過電圧自己保護型のサイリスタに関する。 〔従来の技術〕 サイリスタのアノード・カソード間に降伏電圧
を越える順方向の過電圧が印加された場合、この
過電圧によつてサイリスタが正規のターンオン個
所とは異なる個所でターンオンが起こり、それに
よつて流れる過大電流によりサイリスタが熱的に
破壊することがある。 このような過電圧による破壊からサイリスタを
保護する１つの方法は、サイリスタに外付けの保
護回路を設けることである。しかしながらこの方
法は、部品点数の増加に伴なう信頼性の低下とコ
スト高という欠点がある。他の方法は、サイリス
タ自体に過電圧に対する保護機能を持たせること
である。それ自体で過電圧に対する保護機能を持
つサイリスタを過電圧保護型サイリスタと呼称し
ている。 第７図は従来の過電圧自己保護型サイリスタの
代表例（特開昭60−42864号公報）を示している。
図において、１は半導体基板で、Ｐエミツタ層１
１、Ｐエミツタ層１１に隣接して第１のpn接合J1
を形成するｎベース層１２、ｎベース層１２に隣
接して第２のpn接合J2を形成するＰベース層１
３、Ｐベース層１３の一部に隣接して第３のpn
接合J3を形成する主ｎエミツタ層１４、主ｎエミ
ツタ層１４から離れかつＰベース層１３に隣接し
て第４のpn接合J4を形成する補助ｎエミツタ層１
５から成つている。Ｐベース層１３の露出面の略
中央部には円形の凹部１６が形成され、凹部１６
の周囲に補助ｎエミツタ層１５が同心状に、更に
その外周に主ｎエミツタ層１４が同心状に配置さ
れている。また、凹部１６の表面にはＰベース層
１３より高不純物濃度を有するP+表面層１７が
形成されている。２はＰエミツタ層１１の露出面
にオーミツク接触したアノード電極、３は主ｎエ
ミツタ層１４の露出面にオーミツク接触したカソ
ード電極、４は補助ｎエミツタ層１５とＰベース
層１３とに接触する補助電極、５は凹部１６と補
助ｎエミツタ層１５との間においてＰベース層１
３上に設けられた環状のゲート電極である。 かかる構造のサイリスタにおいて、アノード電
極２とカソード電極３との間にアノード電極２側
が正電位となる電位（順方向電圧）が印加される
と、第２のpn接合J2は逆バイアスとなり、サイリ
スタは順阻止状態となる。このときｎベース層１
２及びＰベース層１３に形成される空乏層の境界
を点線で示している。この空乏層はＰベース層１
３内では凹部１６の底部を越えて拡がつている
が、凹部１６ではP+表面層１７が存在するため
境界がP+表面層１７内に止まつている。この結
果として、凹部１６付近のなだれ増倍係数が他に
比較して大きくなり、局部的ななだれ電圧ブレー
クオーバ区域が形成される。なだれ電圧ブレーク
オーバ区域で過電圧に原因して初期導通が生じる
と、それによつて生じるアバランシエ電流は、矢
印で示すように流れる。これは補助ｎエミツタ層
１５及び主ｎエミツタ層１４から見れば、ゲート
電極５からのゲート電流と同じ役割を果す。従つ
て、第１図の構造にすることにより、過電圧印加
時においても通常のターンオンと同様のメカニズ
ムでサイリスタをターンオンすることができ、過
電圧自己保護機能を備えるサイリスタを実現でき
る。 〔発明が解決しようとする問題点〕 第７図に示す構成の過電圧自己保護型サイリス
タは、P+表面層１７の内部で発生したアバラン
シエ電流が、補助ｎエミツタ層１５或いは主ｎエ
ミツタ層１４に達するまでの距離が長いため、Ｐ
ベース層１３内で再結合して減少する。また、Ｐ
ベース層１３の厚さ方向にアバランシエ電流が分
布して流れ補助ｎエミツタ層１５を順バイアスす
るために寄与する電流が減少する。このため、ア
バランシエ電流によつて生じる初期導通領域は小
面積となり、いわゆるホツトスポツトが生じやす
く、熱破壊のおそれが多分にあつた。 本発明の目的は、過電圧が印加されたときに破
壊に至らしめることなく確実にターンオンする機
能を備えた過電圧自己保護型サイリスタを提供す
ることにある。 本発明の他の目的は、過電圧印加時に生じるア
バランシエ電流をターンオンに効率良く寄与させ
るように構成した過電圧自己保護型サスリスタを
提供することにある。 〔問題点を解決するための手段〕 本発明では、過電圧自己保護型サイリスタの過
電圧印加時に最初に降伏する区域を特定するため
の凹部の表面に形成した高不純物濃度の表面層
を、凹部を形成した半導体層に隣接するエミツタ
として機能する半導体層に接触させた構成として
いる。 〔作用〕 本発明の過電圧自己保護型サイリスタは凹部の
表面に形成した高不純物濃度のＰ＋表面層がエミ
ツタとして機能する半導体層に接触しているた
め、過電圧印加時に生じるアバランシエ電流が効
率良くターンオンに寄与させることができるので
ある。これを第２図により説明する。過電圧印加
によつて凹部の底部に位置するＰ＋表面層で発生
したアバランシエ電流IAは、まずIA1の如く凹部
に沿つてP+表面層内に流れ、P+表面層と補助ｎ
エミツタ層との接触する個所で方向を変え補助ｎ
エミツタ層直下のＰベース層内を横方向に流れ補
助電極に達する。この電流IA1によつて、補助ｎ
エミツタ層のP+表面層と接触している個所が順
バイアスされ、アバランシエ電流IAはIA2の如く
Ｐ＋表面層から直接補助ｎエミツタ層内に流入し
補助電極に達する経路を流れる。これによつて更
に補助ｎエミツタ層のＰ＋表面層との接触してい
る個所が順バイアスされ、補助エミツタ層を一方
の端層とする４層領域がターンオンする。この
時、Ｐ＋表面層と補助ｎエミツタ層とが接触して
いるため従来構造に比較して、(1)Ｐ＋表面層のア
バランシエ電流発生個所から補助ｎエミツタ層ま
での電気抵抗を小さくでき、アバランシエ電流の
大部分の補助電極に導くことができる。また、(2)
アバランシエ電流の大部分をIA1に示すように補
助ｎエミツタ層に近接したＰベース層内を流すこ
とができ、効率良く補助ｎエミツタ層を順バイア
スすることができる。更に、(3)両層間のビルトイ
ン（built in）電圧が低くできる等の利点を有し
ている。以上の点から、従来構造に比較して過電
圧印加時におけるターンオンが速くかつ広い領域
で行なわれるのである。 〔実施例〕 以下本発明の代表的実施例を図面を用いて説明
する。 第１図は本発明を光点弧型サイリスタに適用し
た場合の一例を示している。図において、１は半
導体基体で、Ｐエミツタ層１１、Ｐエミツタ層１
１に隣接して第１のpn接合J1を形成するｎベース
層１２、ｎベース層１２に隣接して第２のpn接
合J2を形成するＰベース層１３、Ｐベース層１３
の一部に隣接して第３のpn接合J3を形成する主ｎ
エミツタ層１４、主ｎエミツタ層１４から離れか
つＰベース層１３に隣接して第４のpn接合J4を形
成する補助ｎエミツタ層１５から成つている。１
６はＰベース層１３のｎエミツタ層１４，１５が
形成されていない個所に形成した略円形状の凹
部、１７は凹部１６の表面に隣接して形成された
Ｐベース層１３より高不純物濃度を有するＰ＋表
面層である。補助ｎエミツタ層１５は凹部１６の
周囲にあつてこれを包囲し、かつ一部がP+表面
層１７に接触するよう形成され、更に主ｎエミツ
タ層１４は補助ｎエミツタ層１５をＰベース層１
３を介して包囲するよう形成されている。２はＰ
エミツタ層１１の露出面にオーミツク接触したア
ノード電極、３は主エミツタ層１４及びｎエミツ
タ層１４に設けた短絡穴１４１を通してＰベース
層１３にオーミツク接触したカソード電極、４は
補助ｎエミツタ層１５及び補助ｎエミツタ層１５
と主ｎエミツタ層１４との間に露出するＰベース
層１３にオーミツク接触した補助電極である。ト
リガー手段は、凹部１６及び補助ｎエミツタ層１
５表面に光を照射することで構成しているので図
示していない。凹部１６の深さは、アノード電極
２とカソード電極３との間に自己保護の必要な過
電圧が印加したとき、第２のpn接合J2からＰベー
ス層１３側に拡がる空乏層の拡がりが抑制されＰ
＋表面層１７内でアバランシエが発生するに充分
な深さに形成されている。好ましくは、凹部１６
を形成した個所の空乏層の拡がりが、他の個所の
それの1/2以下となるように形成する。 次にかかる構成のサイリスタの動作について説
明する。通常のトリガー手段によるターンオン動
作は、光トリガー信号によつて補助ｎエミツタ層
１５を一方の端層とする４層領域（補助サイリス
タ領域）ThAが最初にターンオンし、それによつ
て流れるターンオン電流が主ｎエミツタ層１４を
一方の端層とする４層領域（主サイリスタ領域）
ThMのトリガー電流となり主サイリスタ領域の広
面積がターンオンするいわゆる増幅ゲート機構で
行なわれる。次に過電圧が印加した場合のターン
オン動作であるが、P+表面層１７内で発生する
アバランシエ電流をトリガー信号とする点を除け
ば、通常のターンオンと同一の増幅ゲート機構で
行なわれる。従つて、過電圧時においても確実に
ターンオンでき、サイリスタを熱破壊から保護す
ることができる。 更に具体的数値例により説明するに、直径80mm
の円形の半導体基体内に、５×1016atoms／cm3、
厚さ110μｍのＰエミツタ層、２×1013atoms／
cm3、厚さ750μｍのｎベース層、１×1016atoms／
cm3、厚さ85μｍのＰベース層、Ｐベース層の略中
央に直径0.5mm、深さ70μｍの凹部、凹部裏面に１
×1018atoms／cm3、厚さ8μｍのＰ＋表面層、Ｐ＋
表面層に接触する１×1020atoms／cm3、厚さ10μ
ｍ、幅1.2mmの環状の補助ｎエミツタ層、１×
1020atoms／cm3、厚さ10μｍ、の環状の主ｎエミ
ツタ層を形成した本発明を適用したサイリスタ
と、同一仕様で補助ｎエミツタ層とP+表面層と
を1.7mm離した従来構造のサイリスタを準備し、
過電圧印加時の特性を比較したところ表１に示す
通りであつた。尚、サイリスタの定格電圧は
4000V、定格電流は1500Aで、過電圧を4000〜
4500Vとした。なお、過電圧自己保護構造を設け
ない場合の順方向ブレークオーバ電圧設計値は
5000〜5700Vとした。
以上説明したように、本発明によれば、P+表
面層内で発生するアバランシエ電流を効率良くタ
ーンオンに寄与せしめることができ、かつアバラ
ンシエ電流で最初にターンオンする個所のビルト
イン電圧を低くできるので、過電圧に対する自己
保護を確実に行ない得るのである。
面層内で発生するアバランシエ電流を効率良くタ
ーンオンに寄与せしめることができ、かつアバラ
ンシエ電流で最初にターンオンする個所のビルト
イン電圧を低くできるので、過電圧に対する自己
保護を確実に行ない得るのである。
第１図は本発明過電圧自己保護型サイリスタの
一実施例を示す部分断面図、第２図は第１図のサ
イリスタの動作を説明するための要部拡大図、第
３図及び第４図は表面層の変形例を示す部分断面
図、第５図は本発明の他の実施例を示す部分断面
図、第６図は本発明の更に異なる実施例を示す部
分断面図、第７図は従来の過電圧自己保護型サイ
リスタを示す部分断面図である。 １３……Ｐベース層、１４……主ｎエミツタ
層、１５……補助ｎエミツタ層、１６……凹部、
１７……P+表面層。
一実施例を示す部分断面図、第２図は第１図のサ
イリスタの動作を説明するための要部拡大図、第
３図及び第４図は表面層の変形例を示す部分断面
図、第５図は本発明の他の実施例を示す部分断面
図、第６図は本発明の更に異なる実施例を示す部
分断面図、第７図は従来の過電圧自己保護型サイ
リスタを示す部分断面図である。 １３……Ｐベース層、１４……主ｎエミツタ
層、１５……補助ｎエミツタ層、１６……凹部、
１７……P+表面層。
Claims (1)
- 【特許請求の範囲】 １ 一方導電型の第１の半導体層、 第１の半導体層に隣接して第１の半導体層との
間に平面状の第１のpn接合を形成する他方導電
型の第２の半導体層、 第２の半導体層に隣接して第２の半導体層との
間に平面状の第２のpn接合を形成する一方導電
型の第３の半導体層、 第３の半導体層の一部に隣接して第３の半導体
層との間に第３のpn接合を形成する他方導電型
の第４の半導体層、 第３の半導体層の残された個所に表面から第２
の半導体層側に延びるように形成された凹部、 第３の半導体層の凹部表面に隣接し、その一部
が第４の半導体層に隣接し、かつ凹部の底部に位
置する部分が第３の半導体層により第２のpn接
合から離され、第３の半導体層よりも高不純物濃
度を有する一方導電型の表面層、 第１の半導体層の表面にオーミツク接触した第
１の主電極、 第４の半導体層及び第３の半導体層の表面にオ
ーミツク接触した第２の主電極、 第１、第２、第３及び第４の半導体層のうちの
選ばれた層にターンオン信号を付与するトリガー
手段を具備し、これによつて第２のpn接合の凹
部近傍部分の降伏電圧が残りの部分のそれより低
くなつていることを特徴とする過電圧自己保護型
サイリスタ。 ２ 第４の半導体層が凹部周縁を包囲する第１の
領域と、第１の領域から離れて第１の領域を包囲
する第２の領域とに分割され、第２の主電極が第
１の領域及び第１の領域と第２の領域との間に位
置する第３の半導体層に接触する第１の部分と、
第２の領域に接触する第２の部分とに分割されて
いることを特徴とする特許請求の範囲第１項記載
の過電圧自己保護型サイリスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62093072A JPS63260078A (ja) | 1987-04-17 | 1987-04-17 | 過電圧自己保護型サイリスタ |
| US07/181,719 US5003369A (en) | 1987-04-17 | 1988-04-14 | Thyristor of overvoltage self-protection type |
| DE88106048T DE3884036T2 (de) | 1987-04-17 | 1988-04-15 | Thyristor des Überspannungsselbstschutztyps. |
| EP88106048A EP0287114B1 (en) | 1987-04-17 | 1988-04-15 | Thyristor of overvoltage self-protection type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62093072A JPS63260078A (ja) | 1987-04-17 | 1987-04-17 | 過電圧自己保護型サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63260078A JPS63260078A (ja) | 1988-10-27 |
| JPH0581192B2 true JPH0581192B2 (ja) | 1993-11-11 |
Family
ID=14072308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62093072A Granted JPS63260078A (ja) | 1987-04-17 | 1987-04-17 | 過電圧自己保護型サイリスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5003369A (ja) |
| EP (1) | EP0287114B1 (ja) |
| JP (1) | JPS63260078A (ja) |
| DE (1) | DE3884036T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5243205A (en) * | 1989-10-16 | 1993-09-07 | Kabushiki Kaisha Toshiba | Semiconductor device with overvoltage protective function |
| JP3155797B2 (ja) * | 1991-12-26 | 2001-04-16 | 株式会社日立製作所 | 過電圧自己保護型半導体装置、及び、それを使用した半導体回路 |
| DE19826022C1 (de) * | 1998-06-10 | 1999-06-17 | Siemens Ag | Vorrichtung und Verfahren zur Ansteuerung von Thyristoren |
| US6990257B2 (en) | 2001-09-10 | 2006-01-24 | California Institute Of Technology | Electronically biased strip loaded waveguide |
| JP5446103B2 (ja) * | 2008-03-07 | 2014-03-19 | サンケン電気株式会社 | 双方向サイリスタ |
| US9633998B2 (en) * | 2012-09-13 | 2017-04-25 | General Electric Company | Semiconductor device and method for making the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH567803A5 (ja) * | 1974-01-18 | 1975-10-15 | Bbc Brown Boveri & Cie | |
| CH594984A5 (ja) * | 1976-06-02 | 1978-01-31 | Bbc Brown Boveri & Cie | |
| DE2951916A1 (de) * | 1979-12-21 | 1981-07-02 | Siemens AG, 1000 Berlin und 8000 München | Lichtsteuerbarer thyristor |
| EP0108961B1 (en) * | 1982-11-15 | 1987-01-14 | Kabushiki Kaisha Toshiba | Thyristor device protected from an overvoltage |
| US4514898A (en) * | 1983-02-18 | 1985-05-07 | Westinghouse Electric Corp. | Method of making a self protected thyristor |
| US4516315A (en) * | 1983-05-09 | 1985-05-14 | Westinghouse Electric Corp. | Method of making a self-protected thyristor |
| DE3465222D1 (en) * | 1983-05-26 | 1987-09-10 | Gen Electric | Voltage breakover protected thyristor having field-containing layer in avalanche voltage breakover zone |
| EP0178387B1 (de) * | 1984-10-19 | 1992-10-07 | BBC Brown Boveri AG | Abschaltbares Leistungshalbleiterbauelement |
-
1987
- 1987-04-17 JP JP62093072A patent/JPS63260078A/ja active Granted
-
1988
- 1988-04-14 US US07/181,719 patent/US5003369A/en not_active Expired - Fee Related
- 1988-04-15 DE DE88106048T patent/DE3884036T2/de not_active Expired - Fee Related
- 1988-04-15 EP EP88106048A patent/EP0287114B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3884036D1 (de) | 1993-10-21 |
| EP0287114B1 (en) | 1993-09-15 |
| JPS63260078A (ja) | 1988-10-27 |
| EP0287114A1 (en) | 1988-10-19 |
| US5003369A (en) | 1991-03-26 |
| DE3884036T2 (de) | 1994-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4017882A (en) | Transistor having integrated protection | |
| US4012761A (en) | Self-protected semiconductor device | |
| JP2862027B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS6043668B2 (ja) | 半導体装置 | |
| JPH01122170A (ja) | 保護機能を備えた縦型ｍｏｓｆｅｔ | |
| US4509089A (en) | Two-pole overcurrent protection device | |
| JPH03224263A (ja) | Ｃｍｏｓ集積回路の静電放電保護構造 | |
| JP2656588B2 (ja) | 集積回路を過電圧に対して保護する保護構造及び回路 | |
| EP0100136B1 (en) | Thyristor with a self-protection function for breakover turn-on-failure | |
| US3766450A (en) | Thyristor | |
| JPH0581192B2 (ja) | ||
| JPH0213824B2 (ja) | ||
| EP0128268B1 (en) | Semiconductor device having a control electrode | |
| JPH0770742B2 (ja) | 半導体装置 | |
| JP2000183366A (ja) | 半導体素子 | |
| JPH0677472A (ja) | サージ防護素子 | |
| JP2007287919A (ja) | 温度検出機能付き半導体装置 | |
| JPH09293856A (ja) | 電流検知部内蔵型絶縁ゲートバイポーラトランジスタ | |
| US4176371A (en) | Thyristor fired by overvoltage | |
| JPH06117942A (ja) | 半導体装置 | |
| JP2557818B2 (ja) | 逆導通ゲ−トタ−ンオフサイリスタ装置 | |
| JP2004335634A (ja) | Ｅｓｄ保護ダイオード | |
| JP3010603B2 (ja) | 光点弧サイリスタの過電圧保護装置 | |
| JPH04155868A (ja) | 過電圧自己保護型サイリスタ | |
| JP2596312B2 (ja) | 半導体装置 |