JPH0644624B2 - なだれ電圧ブレ−クオ−バ区域内に電界抑制層を持つ電圧ブレ−クオ−バ保護型サイリスタ - Google Patents

なだれ電圧ブレ−クオ−バ区域内に電界抑制層を持つ電圧ブレ−クオ−バ保護型サイリスタ

Info

Publication number
JPH0644624B2
JPH0644624B2 JP59104849A JP10484984A JPH0644624B2 JP H0644624 B2 JPH0644624 B2 JP H0644624B2 JP 59104849 A JP59104849 A JP 59104849A JP 10484984 A JP10484984 A JP 10484984A JP H0644624 B2 JPH0644624 B2 JP H0644624B2
Authority
JP
Japan
Prior art keywords
layer
region
base region
base
switching device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59104849A
Other languages
English (en)
Other versions
JPS6042864A (ja
Inventor
ビクター・アルバート・ケイス・テンプル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS6042864A publication Critical patent/JPS6042864A/ja
Publication of JPH0644624B2 publication Critical patent/JPH0644624B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
    • H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】 発明の背景 本発明は陽極−陰極間順方向電圧が順方向ブレークオー
バ電圧を越えたとき、電圧ブレークオーバが開始する局
部領域を半導体本体の中に設けた自己保護型サイリスタ
に関するものである。本発明の原理を用いて、米国特許
第４０７９４０３号に開示された自己保護型半導体装置
または米国特許第４０８７８３４号に開示された自己保
護型半導体装置を改良することができる。
サイリスタはＰ導電型の半導体材料の層とＮ導電型の半
導体材料の層を交互に重ねた固体装置である。１つの特
定の種類のサイリスタがシリコン制御整流器（ＳＣＲ）
であり、その円板状の半導体本体はＰ導電型の半導体材
料とＮ導電型半導体材料の交互の４つの層を有していて
ＰＮＰＮ構造を形成するのが普通である。ＳＣＲではこ
れらの層は順に陽極、Ｎベース、Ｐベース、陰極と呼ば
れる。通常のＳＣＲでは２つの主端子電極が陽極層と陰
極層にそれぞれ接続され、ゲート端子電極がＰベース層
に接続される。
ＰＮＰＮ構造のため、装置には少なくとも３つのＰＮ接
合が含まれる。順方向阻止状態では中間のＰＮ接合が逆
バイアスされ、これは順方向阻止接合と呼ぶことができ
る。従って、中間（即ち順方向阻止）ＰＮ接合の空乏領
域層の幅は比較的広い。
サイリスタを導通状態にトリガーするためには適当なゲ
ート機構を用いるのが普通であり、たとえばゲート電極
を介してゲート電流を与える。再生スイッチング作用に
よりサイリスタは導通し始め、３つのＰＮ接合はすべて
順方向にバイアスされる。最初はゲート電極接触部近傍
の陰極領域の小部分だけが導通し始める。次にこの高度
に導通した領域が必要な順方向電流を供給して隣接領域
をターンオンし、最終的に陰極の横断面図全体に導通が
拡がる。ターンオン過程の最初の時点では装置の全電流
が装置の一部分だけを通り、局部的な過熱の生じる可能
性がある。この要因はdI／dt限界として当業者に知られ
ている。
このためサイリスタ装置を慎重に設計し、装置のターン
オンを充分に制御し、初期のターンオン面積ができる限
り大きくなるようにしている。代表的な設計方法の１つ
は各種のインタディジット形構成の１つを用いて、陰極
のどの部分もゲート電極から一定の最大許容距離以上離
れないようにするものである。もう１つの代表的な設計
方法はいわゆる増幅ゲート形サイリスタとして知られて
いるもので、パイロット・サイリスタ領域を設ける方法
である。このパイロット・サイリスタ領域は横方向の寸
法が小さいので、急速にターンオンし、次いで大きな駆
動電流を装置の主サイリスタ領域に供給する。
しかしながら周知の如く、順方向ブレークオーバ電圧Ｖ
ＢＦを超えたときにもサイリスタは導通状態に切り替わ
れることがある。順方向ブレークオーバ電圧ＶＢＦに近
づくにつれて、装置の逆バイアスされた中間ＰＮ接合の
空乏領域の電界電位が上昇し、やがてキャリア（電子お
よび正孔）が空乏領域を移動するときかなり大きなキャ
リアのなだれ増倍が生ずる点に達する。周知のようにこ
の効果はなだれ増倍係数Ｍによって数値的に表わすこと
ができる。このようにして生じた付加的な電子および正
孔電流により、順方向ブレークオーバ電圧ＶＢＦに達し
たとき装置は再生的に順方向導通状態に切り替えられ
る。装置の順方向ブレークオーバ電圧ＶＢＦを高くるた
め縁を傾斜させた（ベベル）構造のような種々の設計法
を使うことができるが、どの場合もそれを超えると装置
がブレークオーバする電圧がある。
特別な対策を講じていないサイリスタ構造では、どこで
順方向ブレークオーバが起るかを予測することは難し
く、したがってその順方向ブレークオーバにより始まる
制御されないターンオン過程から装置を保護することは
難しい。サイリスタのdI／dt限界と通常の制御されたタ
ーンオンに関連して前述したのと同じ理由で、順方向ブ
レークオーバ電圧ＶＢＦを超えることによりサイリスタ
が導通状態に切り換えられると装置の損傷が生じること
がある。損傷の１つの原因は最初にターンオンされる電
圧ブレークオーバ領域の寸法が小さいことである。装置
の主通電部分のうちターンオンした部分が充分でないう
ちに電流が急速に増加して大きな値になると、かなりの
電力損失が生じて局部的な過熱が生じ、これにより装置
が破損する。
このため、サイリスタ内で初期順方向電圧ブレークオー
バ領域を局限するために種々の技術が開発されてきた。
本発明に特に関連しているのは上記米国特許第４０８７
８３４号および米国特許第４０７９４０３号に開示され
ている技術である。
まず米国特許第４０８７８３４号の自己保護型半導体装
置について考察すると、この装置はゲート領域に食刻し
た領域を含んでいる。この食刻領域は凹部と考えること
もできる。この食刻領域即ち凹部はＰベース層の中まで
伸びて、ＰベースとＮベースとの間の中間ＰＮ接合の空
乏領域中に達する。その結果として、なだれ増倍係数Ｍ
が局部的に大きくなり、局部的ななだれ電圧ブレークオ
ーバ区域が形成される。なだれ電圧ブレークオーバ区域
で初期導通が生じると装置全体の非破壊的な制御された
ターンオンが生じるような装置の部分に、このなだれ電
圧ブレークオーバ区域が配置される。この場所は好まし
くは通常のサイリスタのゲート構造の中心に置かれる。
このゲート構造は好ましくはパイロット・サイリスタを
含む形式の増幅ゲート構造である。
次に上記米国特許第４０７９４０３号に開示された装置
を考察すると、装置のゲート領域の中またはその近くで
降伏電圧を低くするために接合を湾曲させる方法を用い
ている。詳しく言えば、ＰベースとＮベースとの間の接
合を上方に湾曲させてこの接合が装置の半導体上面で終
端するようにするものである。実際にはＮベースの一部
が装置の中心で装置の上面まで伸び、環状のＰベース拡
散領域がＮベースの上方に伸びた部分を取り囲む。した
がってこの装置は周知のプレーナ法を使って製造するこ
とができ、凹部形成のためのエッチングを制御して行う
必要はなくなる。
更に別の例として、サイリスタ内に初期順方向ブレーク
オーバ領域を局限する他の自己保護型サイリスタ構造が
米国特許第４１６５５１７号および米国特許第４３１４
２６６号に開示されている。これらの特許に開示されて
いるように、局部的に少数電荷キャリアの寿命を伸ばす
か、あるいは局部的に低抵抗率の領域を作ることによ
り、初期なだれ電圧ブレークオーバ領域を局限すること
ができる。更にドイツ特許第２２３８５６４号に開示さ
れているように、予備エッチ法を用いて局部的に薄いベ
ースを設けることができる。
順方向電圧ブレークオーバ領域を局限するための種々の
技術の中で、上記米国特許第４０８７８３４号に開示さ
れているようなＰベース層の途中まで食刻領域即ち凹部
を設ける方法および上記米国特許第４０７９４０３号に
開示されているような湾曲接合を用いる方法が製造等の
面で優れている。特に米国特許第４０７９８３４号に開
示されているように所要の単一エッチング工程はＰベー
ス層形成後の処理において都合のよい任意の時点で実施
することができる。米国特許第４０７９４０３号に開示
されている装置はマスキング、ガス源を用いた拡散等の
従来のプレーナ処理工程を用いて容易に形成することが
できる。
しかし、どちらの場合の構造でも電気力線が半導体表面
で終るという欠点がある。食刻による凹部構造の場合に
は、電気力線はこの食刻領域即ち凹部の半導体内面で終
る。湾曲接合構造の場合には、Ｎベースの部分が伸びて
いる装置の半導体上面で電気力線が終る。このため、望
ましくない結果として、順方向電圧ブレークオーバの際
に装置の半導体表面に電流が流れる。周知の如く、半導
体材料本体に流れる電流より表面電流の方がずっと装置
を損傷しやすい。電気力線が半導体表面で終るので、不
動態化膜が必要になる。そして過大な表面電流が流れる
と、半導体表面と不動態化膜との間の結合部が装置の中
で最初に損傷を受ける部分となるのが普通である。
特に米国特許第４０８７８３４号の凹部構造にあてはま
るもう１つの欠点は、順方向ブレークオーバ電圧が装置
毎に広範囲にバラつかないように製造中にエッチ深さを
慎重に制御することが若干難しいということである。
同様に米国特許第４０７９４０３号の湾曲接合構造に特
にあてはまるもう１つの欠点は、局限したブレークオー
バ領域中での降伏電圧に対する制御の程度を向上するこ
とが望ましいということである。具体的に云うと、この
電圧をできる限り高くして装置全体の降伏電圧が不当に
制限されないようにするとともに、初期順方向降伏が所
望の局部領域で生じるようにすることが望ましい。
このように、上記米国特許第４０８７８３４号および同
第４０７９４０３号に開示された方法と構造は所期の目
的を果しはするが、いずれにも改良の余地がある。
発明の概要 したがって本発明の全体的な目的は、陽極−陰極間電圧
が順方向ブレークオーバ電圧ＶＢＦを超えたとき安全に
ターンオンするサイリスタ構造を提供することである。
本発明の１つの更に特定の目的は、サイリスタの初期順
方向電圧ブレークオーバ領域を局限する一般的な方法を
使うとともに、電圧ブレークオーバ領域の半導体表面に
電気力線が終端しないようにすることである。
本発明のもう１つの目的は、装置の順方向ブレークオー
バの際に半導体表面を流れる電流を減らすようなサイリ
スタ構造を提供することである。
本発明の更にもう１つの目的は、表面不動態化膜が不要
となるようなサイリスタ構造を提供することである。
本発明のもう１つの更に特定の目的は、食刻領域即ち凹
部を用いるが、製造中のエッチ深さの制御がそれ程難し
くない一般的な形式のサイリスタ構造を提供することで
ある。
本発明のもう１つの更に特定の目的は、湾曲接合を用い
て初期順方向電圧ブレークオーバ領域を局限し、かつ降
伏電圧特性を容易に制御できるような一般的な形式のサ
イリスタ構造を提供することである。
簡略して説すると、本発明の全体的な概念に従えば、前
述したような食刻による凹部構造または湾曲接合構造に
おいて電気力線が終端するような半導体表面中に、本明
細書で「電界抑制層(field-containing layer)」と呼ぶ
ものが設けられる。換言すれば、凹部の表面隣接領域ま
たはＮベースの延長部の表面隣接領域中に電界抑制層が
設けられる。電界抑制層はＰ導電型であるがＰベース領
域より高濃度にドーピングされ、Ｐベース領域の電気的
延長部を構成している。重要なことは、電界抑制層の厚
さを、中間ＰＮ接合が逆バイアスされたときの装置順方
向阻止状態において電界抑制層内の空乏層の幅より大き
くすることである。
更に詳しくは、本発明による電圧ブレークオーバ故障に
対する自己保護型のサイリスタ半導体スイッチング装置
は、一導電型の第１主端子領域、たとえば（Ｐ導電型に
高濃度にドーピングされた）Ｐ＋陽極領域と、反対導電
型の第１ベース領域層、たとえばＰ＋陽極領域層の上に
あってＰ＋陽極領域層と第１のＰＮ接合を形成する（Ｎ
導電型不純物で基準濃度にドーピングされた）Ｎベース
領域とを含む。この装置は更に一導電型の第２ベース領
域層、たとえば第１ベース領域層の上にあって第１ベー
ス領域層と第２のＰＮ接合を形成する（Ｐ導電型不純物
で基準濃度にドーピングされた）Ｐベース領域も含む。
この第２のＰＮ接合は装置全体では順方向阻止接合であ
る。第２ベース領域の境界の一部は装置全体の表面まで
伸びている。
装置の基本的な４層構造を完成するために、反対導電型
の第２主端子領域たとえば（Ｎ導電型に高濃度にドーピ
ングされた）Ｎ＋主エミッ領域が第２ベース領域層の一
部の上に設けられて、第２ベース領域境界の一部の所で
第２ベース領域と第３のＰＮ接合を形成している。この
第３のＰＮ接合は一般に装置内の主導電区域の位置を限
定する。
本発明によれば、局限したなだれ電圧ブレークオーバ区
域が主導電区域から離れた装置の部分に配置される。１
つの形式では、なだれ電圧ブレークオーバ区域は第２ベ
ース領域の境界から装置の中に伸びた凹部を含む。凹部
の表面隣接領域が、第２ベース領域層よりも高濃度にド
ーピングされて第２ベース領域層の電気的延長部を形成
する一導電型、この例では、Ｐ導電型の電界抑制層を構
成する。この電界抑制層の厚さは第２のＰＮ接合（Ｐベ
ースとＮベースとの間の接合）が逆バイアスされた順方
向阻止状態に於ける電界抑制層内の空乏層の幅より大き
い。凹部は、なだれ電圧ブレークオーバ区域中の第２の
ＰＮ接合の降伏電圧を下げるのに充分な深さまで装置内
に伸びている。電界抑制層が存在するため、中間ＰＮ接
合両端間の電圧によって生じる電界が電圧ブレークオー
バ領域において装置の外表面まで伸びない。
本発明の一実施例では、凹部は第２ベース（Ｐベース）
領域の外側境界から第２ベース（Ｐベース）領域層の一
部までしか伸びない。もう１つの実施例では、凹部は第
２ベース領域（Ｐベース）領域の外側境界から第２ベー
ス（Ｐベース）領域を完全に貫通して、第１ベース（Ｎ
ベース）領域層中まで伸びる。この実施例はエッチ深さ
の精度が厳しくないので製造上特に有利である。凹部が
Ｐベース領域層の一部までしか伸びない実施例は、エッ
チ深さを精密に制御しなければならないので製造が比較
的に難しい。しかし、この精密制御は、それを行わなけ
ればなだれ電圧ブレークオーバ区域の順方向ブレークオ
ーバ電圧ＶＢＦが許容できない程低くなってしまうよう
な場合に必要である。
もう１つの形式では、なだれ電圧ブレークオーバ区域は
プレーナ状であり、その中に含まれる第１ベース領域
（Ｎベース）層の一部は第２ベース（Ｐベース）領域層
を通り抜けて第２のＰＮ接合の一部が曲率半径を持つよ
うに延在しこのＮベース延長部分によって第２ベース
（Ｐベース）層の相互に対向する部分間に間隙が形成さ
れる。Ｎベース延長部の表面隣接領域は、第２ベース領
域より高濃度にドーピングされて第２ベース領域層の電
気的延長部を形成するＰ導電型の電界抑制層を構成す
る。電界抑制層の厚さは、第２のＰＮ接合を逆バイアス
した順方向阻止状態に於ける電界抑制層内の空乏層の幅
より大きい。
どの実施例でもＰ導電型電界抑制層は任意適当な方法に
よって作ることができる。都合が良いのはイオン打込み
法を用いる方法であり、この場合適当なマスクで装置の
他の部分をイオン・ビームから保護する。そのかわり
に、特にプレーナ状装置についてはガス源による拡散を
用いてもよく、この場合酸化マスク等の適当なマスクを
用いる。
順方向ブレークオーバ電圧状態に於けるターンオンを制
御して容易に行えるようにするため、装置の通常の動作
に用いられるゲート区域内になだれ電圧ブレークオーバ
区域を配置することが好ましい。ゲート区域には、第２
ベース（Ｐベース）領域層と電気的に接触し、第２ベー
ス（Ｐベース）領域内にトリガー電流を注入する役目を
果すゲート電極を設けることができる。ゲート電極はリ
ング状の形状にすることが好ましく、なだれ電圧ブレー
クオーバ区域の凹部はほぼリング状のゲート電極の内側
に配置される。かわりに、ゲート区域を光でトリガーす
ることもできる。
サイリスタは別々の領域または区域にパイロット・サイ
リスタと主サイリスタとを含む増幅ゲート形サイリスタ
にすることが好ましい。増幅ゲート形サイリスタは更に
反対導電型、この例ではＮ＋のパイロット・エミッタを
含む。パイロット・エミッタはゲート区域を直接囲み、
第２ベース（Ｐベース）領域の境界の別の部分の所で第
２ベース（Ｐベース）領域層との間に第４のＰＮ接合を
形成する。リング状のＮ＋パイロット・エミッタのすぐ
外側にある第２ベース（Ｐベース）領域層の一部とＮ＋
パイロット・エミッタとはオーム接触される。
本発明の新規な特徴は特許請求の範囲に記載されている
が、本発明の構成と内容は以下の図面を参照した説明に
より一層良く理解されよう。
好ましい実施例の説明 まず第１図に於いてサイリスタ１０は４層のディスク状
シリコン半導体本体１２を有し、半導体本体１２の全般
的に向き合った両面に陽極電極として金属被覆層１４お
よび陰極電極として金属被覆層１６が設けられ、また陰
極電極１６と同じ側にゲート電極として金属被覆層１８
が設けられている。装置の陽極端子２０、陰極端子２２
およびゲート端子がそれぞれの金属被覆層に電気的に接
続されている。
シリコン半導体本体１２には順に（Ｐ導電型に高濃度に
ドーピングされた）Ｐ＋陽極領域２６、Ｐ＋陽極領域の
上にあってＰ＋陽極領域と第１のＰＮ接合を形成する
（Ｎ導電型の不純物で基準濃度にドーピングされた）第
１ベース領域層即ちＮベース領域層２８，ならびにＮベ
ース領域層２８の上にあってＮベース領域層２８とＰＮ
接合３４を形成する（Ｐ導電型不純物で基準濃度にドー
ピングされた）第２ベース（Ｐベース）領域層３２が含
まれている。第２ベース（Ｐベース）領域層３２は第２
のＰＮ接合３４とは反対側に境界３６を有する。第１図
に示されているように、境界３６の一部は半導体本体１
２の表面となっており、境界３６の他の部分は同心のリ
ング状の（Ｎ導電型に高濃度にドーピングされた）Ｎ＋
陰極領域３８および４０でおおわれている。Ｎ＋陰極領
域３８および４０はエミッタ領域とも呼ばれている。特
にＮ＋エミッタ領域３８は装置１０の陰極主端子領域を
構成し、第２ベース（Ｐベース）領域層３２の一部の上
に重なって第２ベース（Ｐベース）領域層３２と第３の
ＰＮ接合４２を形成している。第３のＰＮ接合４２は装
置１０の主導電区域４４の位置を大体限定する。
従来と同様、陽極電極１４はＰ＋陽極領域２６とオーム
接触しており、また陰極電極１６はＮ＋エミッタ領域３
８とオーム接触している。更に装置１０のdV/dt定格を
改良するために多数の通常の陰極短絡部が設けられてい
る。この陰極短絡部は陰極電極１６の延長部４５の形を
とり、これはＮ＋エミッタ領域３８の開口を通ってＰベ
ース層３２に接触している。公知の如く装置の動作中の
過大なdV/dtにより容量性電流が発生し、この容量性電
流により順方向ブレークオーバ電圧ＶＢＦよりかなり低
い電圧でサイリスタ装置が順方向導通状態に切り換えら
れることがある。この現象は、陽極−陰極間電圧が順方
向ブレークオーバ電圧ＶＢＦよりは低い電圧であるが急
速に上昇するような過渡状態で起り得る。
装置１０には一般にゲート電極１８とＮ＋エミッタ領域
４０を含む増幅ゲート構造も含まれている。Ｎ＋エミッ
タ領域４０はパイロット・エミッタと呼ぶこともでき、
第２ベース（Ｐベース）領域層３２との間に第４のＰＮ
接合４６を形成している。パイロット・エミッタ金属被
覆電極４８はパイロット・エミッタ４０のリング状構造
のすぐ外側にある第２ベース（Ｐベース）領域層３２の
一部とＮ＋パイロット・エミッタ４０との間のオーム接
触を行う。ゲート電極１８自体もリング状であり、第２
ベース（Ｐベース）領域層３２と電気的に接触してい
る。パイロット・エミッタ金属被覆電極４８は装置１０
のどの外部端子にも接続されていない。
図示した特定の装置１０は環状形状になっており、リン
グ状のパイロット・エミッタ４０がやはり環状構造の主
エミッタ３８の内側にある。ゲート電極１８はパイロッ
ト・エミッタ４０の内側に配置されているようにしてゲ
ート電極１８とＮ＋パイロット・エミッタ４０は大体装
置１０のゲート区域５０を限定する。
これまで説明してきたサイリスタ装置１０の一般的な動
作に於いて、順方向阻止状態の間は、陽極端子２０と陰
極端子２２に接続された（図示されていない）適当な外
部回路によりＰ＋陽極領域２６がＮ＋主エミッタ領域３
８に対して正にバイアスされている。装置１０が順方向
阻止状態にあるとき、Ｐ＋陽極領域２６と第１ベース
（Ｎベース）領域層２８との間の第１のＰＮ接合３０お
よび第２ベース（Ｐベース）３２とＮ＋主エミッタ３８
との間の第３のＰＮ接合４２はともに順方向バイアスさ
れる。しかし、第１ベース（Ｎベース）領域層２８と第
２ベース（Ｐベース）領域層３２との間の第２即ち中間
のＰＮ接合３４は逆バイアスされる。従って、第２のＰ
Ｎ接合３４は装置の順方向阻止接合として働く。順方向
阻止状態では、第２のＰＮ接合は第１図に空乏領域５２
と示してある比較的広い幅の空乏層を持つことになる。
順方向電圧降下の殆んどすべては空乏領域５２中で生じ
る。従って電界は空乏領域５２の中に形成されるが、一
般に空乏領域５２の外側には形成されない。この電界に
ついては後で第２図と第３図を参照して更に詳しく説明
する。
第１図から明らかなように空乏領域５２は順方向阻止Ｐ
Ｎ接合３４の両側に伸びている。したがって、空乏領域
５２は境界５４まで伸びたＮベース領域２８中の部分と
境界５６まで伸びたＰベース領域３２中の部分とを有す
る。
境界５４と境界５６との間の空乏領域５２の実際の幅は
装置１０に印加される電圧の大きさと装置１０の各層の
不純物濃度に関係する。第１のＰＮ接合３０と第３のＰ
Ｎ接合４２にも空乏領域があるが、これらの接合が順方
向バイアスされているときは空乏領域は比較的狭い。本
発明はこれらの特定の空乏領域と直接関係していないの
で、説明を明確にするためこれらの空乏領域は図では省
略してある。
周知の如く、正常動作時は端子２４を介してゲート電極
１８にゲート電流を印加することによりサイリスタ１０
のようなサイリスタは導通状態にされる。パイロット・
サイリスタとして働く増幅ゲート構造は横方向の寸法が
小さいので急速にターンオンする。このときパイロット
・エミッタ金属被覆電極４８によるオーム接触によりＮ
＋パイロット・エミッタ４０から比較的大きなパイロッ
ト電流が第２ベース（Ｐベース）領域層３２に流れて、
サイリスタ１０の主導電区域４４を導通状態にトリガー
する。
本発明によれば、装置１０の主導電区域４４とは別の部
分に全体を６０で表わした局限されたなだれ電圧ブレー
クオーバ区域が設けられる。順方向電圧ブレークオーバ
状態における装置のターンオンを充分に制御できるよう
に、なだれ電圧ブレークオーバ区域６０はゲート区域５
０の中心に、具体的に云うとゲート電極１８のリング状
構造の内側に配置するのが好ましい。いずれの場合にも
正常のターンオン中のdI/dt容量を増大するために用い
られる増幅ゲート構造の利点は、局限された電圧ブレー
クオーバ区域６０の順方向電圧ブレークオーバによって
導通状態にトリガーされるときにも実現される。
更に詳しく述べると、電圧ブレークオーバ区域６０は凹
部６２即ち食刻領域を有し、この凹部６２は第２ベース
（Ｐベース）領域３２の境界３６から装置１０の中に延
びている。凹部６２の表面隣接領域は、Ｐ導電型である
が第２ベース（Ｐベース）領域層３２より高濃度にドー
ピングされた電界抑制層６４を構成する。この電界抑制
層６４は第２ベース（Ｐベース）領域層３２の電気的延
長部を形成する。
電界抑制層６４は説明の便宜上はっきりとした境界を有
するものとして、たとえば電界抑制層６４と第２ベース
（Ｐベース）層３２との間に境界６６があるように図示
してある。しかし実際には、電界抑制層６４のドーピン
グ濃度の分布は、凹部６２の内側表面で不純物濃度が最
大で、そこから離れるに従って次第に減少して第２ベー
ス（Ｐベース領域層３２のドーピング濃度となめらかに
合うように変化する。
次の表は第１図の装置１０の適当な寸法と不純物濃度の
一例を示したものである。
自己保護型でない代表的なサイリスタ装置の主要部分の
ブレークオーバ電圧ＶＢＦは理想にはたとえば３２００
ボルトである。安全のための適当な余裕を確保するため
このような装置は２６００ボルトにディレーティング(d
erating)される。凹部６２がない場合には装置の順方向
阻止状態では約６００ボルト乃至７００ボルトがＰベー
ス領域３２の中の空乏領域５２部分によって支えられ
る。第１図のようにＰベース領域３２の一部をエッチン
グするとこの６００ボルト乃至７００ボルトは約２５％
低下し、装置のブレークオーバ電圧ＶＢＦ定格は自己保
護型にした代償として約２５０ボルト低下する。
電界抑制層６４を含む凹部６２は、なだれ電圧ブレーク
オーバ区域６０内の第２のＰＮ接合３４の降伏電圧を低
下させるのに充分な深さまで装置１０の中に伸びてい
る。第１図の実施例では凹部は第２ベース（Ｐベース）
領域層３２の途中までしか伸びず、空乏領域５２の中ま
で伸びている。このように凹部６２、更に詳しくは凹部
６２の電界抑制層６４は空乏領域５２の境界５６の形状
を歪ませる。電界抑制層６４は第２ベース（Ｐベース）
区域３２と同じ導電型であって、その電気的延長部を形
成しているので、空乏領域５２の上側境界５６が電界抑
制層の中まで伸びて部分的に電界抑制層６４の中に含ま
れている。したがって、第２のＰＮ接合３４が逆バイア
スされた装置の順方向阻止状態においては、空乏層の幅
の一部は電界抑制層６４の中にある。
電界抑制層６４の厚さは、第２のＰＮ接合３４が逆バイ
アスされた装置１０の順方向阻止状態における電界抑制
層６４中の空乏層の幅より大きいことが重要である。こ
れを達成すには公知の製造技術を使って電界抑制層６４
の厚さとその中の不純物濃度との積が より大きくなるようにすればよい。但し、εはシリコン
の誘電率、ＥＢＦはブレークオーバ時の局部尖頭電界、
ｑは電荷である。
与えられた順方向電圧に対して、電圧ブレークオーバ区
域６０内の尖頭電界は装置１０の他の領域、たとえば主
導電区域４４内の尖頭電界より大きい。このため与えら
れた印加電圧に対して電圧ブレークオーバ区域内のなだ
れ増倍係数Ｍが大きくなり、電圧ブレークオーバ区域６
０の順方向ブレークオーバ電圧ＶＢＦが低くなる。この
結果は第２図と第３図の比較から明らかになろう。第２
図は第１図の電圧ブレークオーバ区域６０の線Ｘ−Ｘに
沿った空乏領域の電界を示したものである。第３図は第
１図の電圧ブレークオーバ区域６０以外の装置の領域の
線Ｙ−Ｙに沿った空乏領域の電界を示したものである。
第２図に示すように電界はほぼ第１図の空乏領域５２中
だけに存在しており、装置の他のすべての部分では実質
的にゼロと見なすことができる。と言うのは、順方向阻
止状態に於いては装置の順方向電圧降下の殆んどすべて
が第２のＰＮ接合３４の空乏領域５２の両端間に加えら
れるからである。第２図に於いて、破線５４′は第１図
のＮベース領域２８内の空乏領域５２の境界５４を表わ
し、実線３４′は第１図のＮベース領域２８とＰベース
領域３２との間のＰＮ接合３４を表わし、実線６６′は
第１図のＰベース領域３２とＰ導電型電界終端層すなわ
ち電界抑制層６４との間の境界６６を表わし、破線５
６′はＰ型の電界抑制層６４の中の空乏領域５２の境界
５６を表わしている。折線６８は第１図の線Ｘ−Ｘに沿
った距離に対して電界Ｅをプロットしたものである。折
線６８が空乏領域５２の境界５４に対応する線５４′と
交わる点７０では、電界は実質的にゼロである。折線６
８がＰＮ接合３４に対応する線３４′と交わる点７２で
は電界はその最大値に達する。折線６８が境界６６に対
応する線６６′と交わる点７４では、電界は中間レベル
になる。最後に、折線６８が空乏領域５２の境界５６に
対応する線５６′と交わる点７６で電界は実質的にゼロ
となる。点７０より下および点７６より上でも電界は実
質的にゼロとなる。
第３図の折線７８は装置１０の電圧ブレークオーバ区域
６０から離れた領域での線Ｙ−Ｙに沿った電界をプロッ
トしたものである。第３図に於いて、点８０は第２図の
点７０に対応しており、第１図のＮベース領域２８内で
の空乏領域５２の境界を表わす線５４′の上にある。点
８２は第２図の点７２に対応しており、第１図のＮベー
ス領域２８とＰベース領域３２との間のＰＮ接合３４を
表わす線３４′の上にある。しかし第３図の点８２に於
ける最大電界は第２図の点７２に於ける最大電界より高
い。その理由は後述する。最後に第３図の点８６は第２
図の点７６に対応しており、第１図のＰベース領域３２
に於ける空乏領域５２の境界５６を表わす線５６′の上
にある。第２図の線６６′は第３図にはない。と云うの
は、第１図の線Ｙ−Ｙが電圧ブレークオーバ区域６０の
電界抑制層６４を通らないからである。
第２図と第３図を比較すると、折線の下の面積が第２図
と第３図で同じことがわかる。これは電圧が空乏領域５
２の両端間の電界の積分値に比例しているからである。
第２図の点７０と７６の間の距離（第１図の電圧ブレー
クオーバ区域６０に於ける空乏領域５２の境界５４と５
６の間の距離に相当）は第３図の点８０と８６の間の距
離（第１図の電圧ブレークオーバ区域６０の外側での空
乏領域５２の境界５４と５６の間の距離に相当）に比べ
て短いので、第２図の最大電界ＥＰＸは第３図の最大電
界ＥＰＹより高くなる。したがって電圧ブレークオーバ
区域６０のなだれ降伏電圧は普通の接合領域のものより
低くなる。
第１図の実施例の１つの欠点は、上記米国特許第４０８
７８３４号に開示された装置にも共通しているが、凹部
６２を製造する際にエッチ深さを注意深くかつ厳密に制
御しなければならないということである。周知の如く、
半導体製造プロセスでは装置の歩留りを向上するため厳
密な加工工程をできる限り少なくすることが望ましい。
第４図は製造上の厳密さを緩和した装置１０′の構造を
示したものである。第４図の装置１０′は多くの点で第
１図の装置１０と類似している。対応する要素を表わす
のに同じ参照番号を用いており、その説明を繰り返すこ
とはしない。
しかし第４図の凹部６２′は第２ベース（Ｐベース）領
域３２の境界３６から第２ベース領域層３２を完全に通
り抜けて、第１ベース（Ｎベース）領域層２８の中まで
少し入っている。凹部６２′はＰ導電型電界抑制層６
４′を含み、この電界抑制層は第２ベース（Ｐベース）
領域層３２よりも高濃度にドーピングされており、第２
のＰＮ接合３４が逆バイアスされた装置の順方向阻止状
態では電界含有層６４′内の空乏層よりも大きい厚さを
有する。Ｐ型電界抑制層６４′とＮベース層２８との間
にＰＮ接合８７があり、このＰＮ接合８７は第２のＰＮ
接合３４と連続している。Ｎベース領域層２８より上方
の凹部６２′の部分に沿って、Ｐベース領域層３２とＰ
型電界抑制層６４′との間に境界６６がある。第４図で
は第１図と同様に凹部６２′の表面に於ける電界はゼロ
である。第４図の装置の電圧ブレークオーバ区域６０内
では、順方向阻止ＰＮ接合３４はＮベース領域層２８と
電界抑制層６４′との間にある。第４図の装置１０の残
りの部分では、順方向阻止ＰＮ接合３４はＮベース領域
層２８とＰベース領域層３２との間にある。
第５図は全体的に第２図に対応するものであり、第４図
の装置１０′の線Ｘ−Ｘに沿った距離に対して電界をプ
ロットしたものである。第５図の点９０は第４図の第１
ベース（Ｎベース）領域層２８の中の空乏領域５２の境
界５４を表わす線５４′の上にある。点９０では電界は
ゼロである。点９２は第４図のＮベース領域層２８とＰ
導電型電界抑制層６４′の間のＰＮ接合８７を表わす線
８７′の上にある。点９２で電界は最大になる。最後に
点９６は第４図のＰ導電型電界抑制層６４′の中の空乏
領域５２の境界５６を表わす線５６′の上にある。
第４図の線Ｙ−Ｙに沿った電界は第１図の線Ｙ−Ｙに沿
った電界と実質的に同じであるので、第３図のグラフは
第１図だけでなく第４図にもあてはまる。
第５図の最大電界強度ＥＰＸは第２図および第３図の最
大電界強度より大きい。したがって、第４図の装置１
０′のなだれ降伏電圧は第１図の装置１０よりも低くな
る。
次の表は第４図の装置１０′の適当な寸法と不純物濃度
の一例を示す。
ブレークオーバ電圧ＶＢＦ定格について考えるため、再
び基本的な装置構造では理想的にはブレークオーバ電圧
ＶＢＦが３２００ボルトであると仮定する。第４図の凹
部６２′を設けるためＰベース領域３２を完全に貫通し
てエッチングすると、Ｐベース領域３２の中の空乏領域
５２の部分によって支えられる電圧がなくなる。このた
め、この例では装置のブレークオーバ電圧ＶＢＦ定格は
約６００ボルト乃至７００ボルトだけ減少する。
第４図の実施例は第１図の実施例に比べて製造は容易で
あるが、特定の装置１０′の用途にもよるが、降伏電圧
が許容できない程低くなることがある。その理由は、比
較的高濃度にＰ型にドーピングされた電界抑制層６４′
がＮベース領域２８の中まで伸びている結果、ＰＮ接合
３４のＰ型側の空乏領域電圧がほぼゼロになるためであ
る。要するに第１図の実施例と第４図の実施例について
は、第１図の実施例の特定のエッチ深さを達成する難し
さと第４図の実施例の装置の順方向降伏電圧の低下とを
比較的考慮しなければならない。
第１図の装置１０あるいは第４図の装置１０′の製造は
通常の処理工程を使って行うことができる。Ｎ導電型シ
リコン・テップまたはウェーハを処理して、その中に上
面と底面を介して不純物を拡散し、Ｎベース領域５２を
はさむＰベース領域３２とＰ＋陽極領域２６を形成す
る。一番上のＮ＋層が拡散、エピタキシセル成長、イオ
ン打込み等の適当な方法によって形成される。代りに、
他の１つ以上の区域をエピタキシセル成長によって形成
してもよい。
４層のＰＮＰＮ半導体本体の製造後、適当なマスキング
工程とエッチング工程によって上部のＮ＋層の一部を取
り除くことによってＮ＋主エシッタ領域３８とＮ＋パイ
ロット・エミッタ領域４０が形成される。
次に凹部６２または６２′が一般にエッチングと考えら
れるような適当な方法によって形成される。例えば化学
エッチング、プラズマ・エッチング、イオン・ビーム・
エッチング等の種々の工程を使うことができるが、これ
らに限定されるものではない。
次に電界抑制層６４または６４′がそれぞれ凹部６２ま
たは６２′の内面に形成される。１つの適当な方法はイ
オン打込みである。周知の如くイオン打込みは基板の特
性を変える目的で半導体基板の中に強く帯電した原子粒
子を導入するものである。次にウエーェ全体を加熱する
ことにより、導入された不純物を拡散させて最終的な不
純物分布になるようにする。イオン打込みは打込み量、
深さのプロフィールおよび面積の一様性について精密な
制御が容易であるという長所がある。イオン打込みにつ
いては文献に詳細に説明されている。たとえばProceedi
ngs of the ＩＥＥＥ，５６巻３号、２９５乃至３１９
頁（１９６８年３月）に所載のジェー・エフ・ギボンズ
の論文「半導体へのイオン打込み…パート１：レンジ分
布の理論と実験」並びにProceedings of the ＩＥＥ
Ｅ，６０巻９号、１０６２乃至１０９６頁（１９７２年
９月）に所載のジェー・エフ・ギボンズの論文「半導体
へのイオン打込み…パート２：損傷生成と焼なまし」を
参照されたい。
電界抑制層６４または６４′は、代りの方法として、装
置の他の部分の上に酸化物層を設けることなどにより適
当なマスクを設けてガス源を用いた拡散により形成して
もよい。
処理の適当な時点で装置の上面と底面に金属被覆層が設
けられる。普通はまず上面と底面の全体に金属被覆を設
けた後、上面を選択的にエッチングして別個の陰極電極
１６、ゲート電極１８、およびパイロット・エミッタ電
極４８を形成する。
第１図と第４図の装置は通常のゲートをそなえた増幅ゲ
ート形サイリスタとして説明してきたが、他の手段たと
えば光によってゲートをトリガーするように出来ること
は明らかであろう。光ファイバー（図示しない）等の手
段によって適当な光ビームを電圧ブレークオーバ区域６
０に向けるようにすれば、第１図と第４図の構造は光
（可視光に限らない）によってトリガーされるように変
更される。この場合、光電流が逆バイアスされた接合３
４の空間電荷領域中に発生される電子−正孔対の形で作
られ、そしてこれらの電子−正孔対は空乏領域５２の中
に存在する電界によってほぼ瞬間的に分離される。充分
な光強度があれば、装置は順方向導電状態に切り換わ
る。
同様に本発明の電圧ブレークオーバ区域６０は増幅ゲー
ト形サイリスタに限らず、他の形式のサイリスタにも適
用できる。
最後に第６図には、電圧ブレークオーバ区域の降伏電圧
を低くするための湾曲接合を含む自己保護型装置に電界
抑制層を適用できる方法が示されている。このような形
式の装置が上記特許第４０７９４０３号に開示されてい
る。そして接合の湾曲による効果の詳細な解析がＩＥＥ
Ｅ Trans.Electron Devices,ＥＤ−２２巻１０号、９
１０乃至９１６頁（１９７５年１０月）所載のヴィ・エ
ー・ケー・テンプルおよびエム・エス・アドラーの論文
「高電圧プレーナＰＮ接合における拡散湾曲に関連した
なだれ降伏の計算」に示されている。
便宜上第６図では、第１図の装置１０および第４図の装
置１０′の要素に相当する要素は同じ参照番号を用いて
表わしており、繰り返して説明することはしない。第６
図の装置１１０が第１図の装置１０および第４図の装置
１０′に比べて全体的に相違している重要な点は、第６
図の装置１１０がフレーナ状であって凹部がないという
ことである。
第６図では、局限された電圧ブレークオーバ区域６０に
は第１ベース（Ｎベース）領域層２８の一部１１２が含
まれている。この部分１１２は第２ベース（Ｐベース）
領域層３２を通って伸び、第２のＰＮ接合３４の部分１
１４は曲率半径ＲＤを有する。添字「Ｄ」は拡散の深さ
を表わしており、第２ベース（Ｐベース）層３２が製造
の際にプレーナ拡散法を使って形成されるからである。
周知の如く、絶縁層の窓を通して半導体本体内へ拡散す
ることによりＰＮ接合を形成するとき、不純物は下方と
横方向に拡散する。したがって、この接合は縁がほぼ円
筒状になった平坦な領域で構成されている。ほぼ円筒状
の縁は半径ＲＤで表わすことができ、この半径ＲＤは幾
何学的にほぼ拡散深さに等しい。上記テンプルとアドラ
ーの論文で詳しく説明されているように、この円筒形の
縁は接合に対し、特になだれ増倍過程に対して大きく影
響する。
更に長さ２Ｒ１の間隙１１６が、第２ベース（Ｐベー
ス）層３２の互いに向い合った部分１１８と１２０との
間の延長部１１２によって限定される。図示した環状の
装置構造では、間隙１１６は延長部１１２の直径に対応
している。装置の製造の際に酸化物マスク等の適当なマ
スクにより部分１１２が延在すべきＮベース領域２８の
中央部分の表面を覆い、残りの領域中に気体拡散を用い
てＰベース領域３２を形成する。
上記米国特許第４０７９４０３号に開示されているよう
に、順方向ブレークオーバ電圧ＶＢＦを制御するために
調節できるパラメータが少なくとも２つある。これらの
うち第１のパラメータは曲率半径ＲＤである。順方向ブ
レークオーバ電圧ＶＢＦは曲率半径ＲＤの直接的関数で
ある。したがってＰベース層３２に対する拡散を浅くす
ることによって曲率半径を小さくする（湾曲を大きく即
ち鋭くする）と、順方向ブレークオーバ電圧ＶＢＦが小
さくなる。上記米国特許第４０７９４０３号およびテン
プルとアドラーの上記論文の両方に示されているように
プレーナ接合降伏電圧は正規化した曲率半径ＲＤの関数
として正規化して表わされる。曲率半径ＲＤの正規化
は、接合湾曲部１１４がその中に突き出しているＮベー
ス層２８中の理想的な場合の空乏領域の幅で曲率半径Ｒ
Ｄを割ることによって行われる。
調節可能な第２のパラメータはＰベース層３２の部分１
１８と１２０を隔てている間隙１１６の距離または直径
２Ｒ１である。ブレークオーバ電圧に於けるＮベース層
２８の空乏領域の幅に比べて距離２Ｒ１が小さくなる
程、接合湾曲部１１４の影響が少なくなり、順方向ブレ
ークオーバ電圧ＶＢＦが高くなる。距離２Ｒ１が大きく
なるによつて、順方向ブレークオーバ電圧ＶＢＦは接合
湾曲部１１４により決定される限界値に向って減少す
る。
重要な目的は順方向ブレークオーバ電圧をできる限り高
くすると同時に、最初の順方向電圧ブレークオーバが局
限された電圧ブレークオーバ区域６０で必らず生じるよ
うにしたサイリスタ装置を提供することである。したが
って、製造の際に順方向ブレークオーバ電圧ＶＢＦを調
節できるということが重要である。パラメータＲＤと２
Ｒ１の制御によってこのような調節を行うことができる
が、この調節では理想的な順方向ブレークオーバ電圧Ｖ
ＢＦの９０％程度の最大順方向ブレークオーバ電圧Ｖ
ＢＦしか得られない。このパーセント値を大きくできれ
ば、装置全体の順方向ブレークオーバ電圧ＶＢＦ定格を
高くすることができる。
以上説明してきたように、装置１１０は上記米国特許第
４０７９４０３号に開示された装置構造に対応してい
る。しかし重要な相違点は、参考例による第６図の装置
１１０では電界抑制層１２２が延長部１１２の表面隣接
領域に含まれているということである。電界抑制層１２
２はＰ導電型であるが、第２ベース（Ｐベース）領域層
３２よりも高濃度にドーピングされている。このように
電界抑制層１２２は第２ベース（Ｐベース）領域層３２
の電気的延長部を形成している。
以上の参考例について説明したように電界抑制層は装置
の半導体表面における電界をゼロに減らすように働く。
これにより、ブレークオーバ時に表面電流による装置の
故障の危険性が少なくなり、表面不動態化の必要がない
という重要な利点が得られる。したがって、電界抑制層
１２２の厚さは、第２のＰＮ接合３４が逆バイアスされ
た順方向阻止状態における電界抑制層１２２の中の空乏
層の幅より大きくする。
第６図の電界抑制層１２２のもう１つの利点は、電圧ブ
レークオーバ区域に於ける順方向ブレークオーバ電圧Ｖ
ＢＦをより良く抑制できることである。特に、順方向ブ
レークオーバ電圧はＶＢＦは理想的な順方向ブレークオ
ーバ電圧の９０％よりも高いレベルまで大きくなる。
第１図および第４図の装置１０および１０′と同様に、
第６図の装置１１０も光でゲートをドリガーすることが
できる。同様に、この装置は増幅ゲート形サイリスタで
ある必要はない。
本発明の特定の実施例を図示し説明してきたが、当業者
が多数の変形や変更を行えることは明らかであろう。た
とえば本発明は相補型の装置、即ちＮ型領域をＰ型領
域、Ｐ型領域をＮ型領域にした装置にも適用できる。し
たがって特許請求の範囲は本発明の趣旨と範囲内に入る
すべての変形と変更を包含するものである。
【図面の簡単な説明】
第１図は本発明の第１の実施例である増幅ゲート形サイ
リスタの部分断面斜視図である。第２図は第１図の装置
のなだれ電圧ブレークオーバ区域内の空乏領域を通る線
Ｘ−Ｘに沿った距離に対して電界強度をプロットしたグ
ラフである。第３図は装置のなだれ電圧ブレークオーバ
区域以外の部分の空乏領域を通って伸びる第１図の線Ｙ
−Ｙに沿った距離に対して電界強度をプロットしたグラ
フである。第４図は本発明による自己保護型サイリスタ
のもう１つの実施例の部分断面斜視図である。第５図は
第４図の装置のなだれ電圧ブレークオーバ区域内の空乏
領域層を通って伸びる第４図の線Ｘ−Ｘに沿った距離に
対して電界強度をプロットしたグラフである。第６図は
参考例によるプレーナ構造の自己保護型サイリスタの部
分断面斜視図である。 （主な符号の説明） １０，１０′，１１０……サイリスタ； １８……ゲート電極；２６……陽極領域； ２８……第１ベース（Ｐベース）領域層； ３０……第１のＰＮ接合； ３２……第２ベース（Ｎベース）領域層； ３４……第２のＰＮ接合； ３６……第２ベース領域層の境界； ３８……陰極領域；４０……パイロット・エミッタ； ４２……第３のＰＮ接合；４６……第４のＰＮ接合； ６２，６２′……凹部； ６４，６４′，１２２……電界抑制層； １１６……間隙。

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】電圧ブレークオーバ故障に対する自己保護
    機能をそなえたサイリスタ半導体スイッチング装置に於
    いて、 一導電型の第１主端子領域、 上記第１主端子領域の上にあって上記第１主端子領域と
    第１のＰＮ接合を形成する反対導電型の第１ベース領域
    層、 上記第１ベース領域層の上にあって上記第１ベース領域
    層と第２のＰＮ接合を形成し、上記第２のＰＮ接合とは
    反対側に境界を有する上記一導電型の第２ベース領域
    層、 上記第２ベース領域層の一部の上にあって上記第２ベー
    ス領域の境界の一部の所で上記第２ベース領域層と第３
    のＰＮ接合を形成し、この第３のＰＮ接合により上記装
    置内の主導電区域の位置を大体限定するような上記反対
    導電型の第２主端子領域、ならびに 上記主導電区域とは別の上記装置の一部にある局限され
    たなだれ電圧ブレークオーバ区域であって、当該なだれ
    電圧ブレークオーバ区域内の上記第２ＰＮ接合の降伏電
    圧を下げるのに充分な深さまで上記第２ベース領域の境
    界から上記装置中に伸びている凹部を含み、上記凹部の
    表面隣接領域には上記第２ベース領域層より高濃度にド
    ーピングされて上記第２ベース領域層の電気的延長部を
    形成する上記一導電型の電界抑制層が含まれ、電界抑制
    層の厚さは上記第２ＰＮ接合が逆バイアスされた装置順
    方向阻止状態における上記電界抑制層の中の空乏層の幅
    より大きくしてある局限されたなだれ電圧ブレークオー
    バ区域を含むことを特徴とするサイリスタ半導体スイッ
    チング装置。
  2. 【請求項２】特許請求の範囲第（１）項記載のサイリス
    タ半導体スイッチング装置に於いて、上記凹部が上記第
    ２ベース領域の境界から上記第２ベース領域層の一部の
    中まで伸びているサイリスタ半導体スイッチング装置。
  3. 【請求項３】特許請求の範囲第（１）項記載のサイリス
    タ半導体スイッチング装置に於いて、上記凹部が上記第
    ２ベース領域の境界から上記第２ベース領域層を完全に
    通り抜けて伸びているサイリスタ半導体スイッチング装
    置。
  4. 【請求項４】特許請求の範囲第（１）項記載のサイリス
    タ半導体スイッチング装置に於いて、上記電界抑制層が
    イオン打込み領域で構成されているサイリスタ半導体ス
    イッチング装置。
  5. 【請求項５】特許請求の範囲第（２）項記載のサイリス
    タ半導体スイッチング装置に於いて、上記電界抑制層が
    イオン打込み領域で構成されているサイリスタ半導体ス
    イッチング装置。
  6. 【請求項６】特許請求の範囲第（３）項記載のサイリス
    タ半導体スイッチング装置に於いて、上記電界抑制層に
    イオン打込み領域で構成されているサイリスタ半導体ス
    イッチング装置。
  7. 【請求項７】特許請求の範囲第（１）項記載のサイリス
    タ半導体スイッチング装置に於いて、上記主導電区域と
    は別の位置に配置されたゲート区域が含まれており、上
    記なだれ電圧ブレークオーバ区域が上記ゲート区域の内
    側配置されているサイリスタ半導体スイッチング装置。
  8. 【請求項８】特許請求の範囲第（７）項記載のサイリス
    タ半導体スイッチング装置に於いて、上記ゲート区域が
    光で作動されて上記装置を導通状態にトリガーできるサ
    イリスタ半導体スイッチング装置。
  9. 【請求項９】特許請求の範囲第（７）項記載のサイリス
    タ半導体スイッチング装置に於いて、上記ゲート区域は
    上記第２ベース領域層と電気的に接触したほぼリング状
    のゲート電極を有し、上記なだれ電圧ブレークオーバ区
    域の上記凹部が上記ゲート電極のほぼリング状の構造の
    内側に位置しているサイリスタ半導体スイッチング装
    置。
  10. 【請求項１０】電圧ブレークオーバ故障に対する自己保
    護機能をそなえた増幅ゲート形サイリスタ半導体スイッ
    チング装置に於いて、 一導電型の第１の主端子領域、 上記第１主端子領域の上にあって上記第１主端子領域と
    第１のＰＮ接合を形成する反対導電型の第１ベース領域
    層、 上記第１ベース領域層の上にあって上記第１ベース領域
    層と第２のＰＮ接合を形成し、そして上記第２のＰＮ接
    合とは反対側に境界を有する上記一導電型の第２ベース
    領域層、 上記第２ベース領域層の一部の上にあり、第２ベース領
    域の境界の一部の所で上記第２ベース領域層と第３のＰ
    Ｎ接合を形成し、この第３のＰＮ接合より上記装置の主
    導電区域の位置を大体限定するような上記反対導電型の
    第２主端子領域、 上記主導電区域とは別の位置にあるゲート区域、 上記ゲート区域を取り囲み、かつ上記第２ベース領域の
    境界で第４のＰＮ接合を形成する上記反対導電型のほぼ
    リング状のパイロット・エミッタであって、当該パイロ
    ット・エミッタのリング状構造のすぐ外側にある第２ベ
    ース領域層の一部と当該パイロット・エミッタとがオー
    ム接触されているパイロット・エミッタ、ならびに 上記ゲート区域の内側にある局限されたなだれ電圧ブレ
    ークオーバ区域であって、当該なだれ電圧ブレークオー
    バ区域内の上記第２ＰＮ接合の降伏電圧を下げるのに充
    分な深さまで上記第２ベース領域の境界から上記装置内
    に伸びている凹部を含み、上記凹部の表面隣接領域には
    上記第２ベース領域層より高濃度にドーピングされて上
    記第２ベース領域層の電気的延長部を形成する上記一導
    電型の電界抑制層が含まれており、上記電界抑制層の厚
    さは上記第２ＰＮ接合が逆バイアスされた装置の順方向
    阻止状態における上記電界抑制層の中の空乏層の幅より
    大きくてある局限されたなだれ電圧ブレークオーバ区
    域、を含むことを特徴とする増幅ゲート形サイリスタ半
    導体スイッチング装置。
  11. 【請求項１１】特許請求の範囲第（１０）項記載のサイ
    リスタ半導体スイッチング装置に於いて、上記凹部が上
    記第２ベース領域境界から上記第２ベース領域層の一部
    の中まで伸びているサイリスタ半導体スイッチング装
    置。
  12. 【請求項１２】特許請求の範囲第（１０）項記載のサイ
    リスタ半導体スイッチング装置に於いて、上記凹部が上
    記第２ベース領域境界から上記第２ベース領域層を完全
    に通り抜けて伸びているサイリスタ半導体スイッチング
    装置。
  13. 【請求項１３】特許請求の範囲第（１０）項記載のサイ
    リスタ半導体スイッチング装置に於いて、上記電界抑制
    層がイオン打込み領域で構成されているサイリスタ半導
    体スイッチング装置。
  14. 【請求項１４】特許請求の範囲第（１１）項記載のサイ
    リスタ半導体スイッチング装置に於いて、上記電界抑制
    層がイオン打込み領域で構成されているサイリスタ半導
    体スイッチング装置。
  15. 【請求項１５】特許請求の範囲第（１２）項記載のサイ
    リスタ半導体スイッチング装置に於いて、上記電界抑制
    層がイオン打込み領域で構成されているサイリスタ半導
    体スイッチング装置。
  16. 【請求項１６】特許請求の範囲第（１０）項記載のサイ
    リスタ半導体スイッチング装置に於いて、上記ゲート区
    域を光で作動して上記装置を導通状態にトリガーできる
    サイリスタ半導体スイッチング装置。
  17. 【請求項１７】特許請求の範囲第（１０）項記載のサイ
    リスタ半導体スイッチング装置に於いて、上記ゲート区
    域が上記第２ベース領域層と電気的に接触したほぼリン
    グ状のゲート電極を有し、上記なだれ電圧ブレークオー
    バ区域の上記凹部が上記ゲート電極のほぼリング状構造
    の内側に位置しているサイリスタ半導体スイッチング装
    置。
JP59104849A 1983-05-26 1984-05-25 なだれ電圧ブレ−クオ−バ区域内に電界抑制層を持つ電圧ブレ−クオ−バ保護型サイリスタ Expired - Lifetime JPH0644624B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49834583A 1983-05-26 1983-05-26
US498345 1983-05-26

Publications (2)

Publication Number Publication Date
JPS6042864A JPS6042864A (ja) 1985-03-07
JPH0644624B2 true JPH0644624B2 (ja) 1994-06-08

Family

ID=23980689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59104849A Expired - Lifetime JPH0644624B2 (ja) 1983-05-26 1984-05-25 なだれ電圧ブレ−クオ−バ区域内に電界抑制層を持つ電圧ブレ−クオ−バ保護型サイリスタ

Country Status (3)

Country Link
EP (1) EP0129702B1 (ja)
JP (1) JPH0644624B2 (ja)
DE (1) DE3465222D1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1272811A (en) * 1985-04-24 1990-08-14 Hitachi, Ltd. Semiconductor device of overvoltage self-protection type
JPS63260078A (ja) * 1987-04-17 1988-10-27 Hitachi Ltd 過電圧自己保護型サイリスタ
EP0310836A3 (de) * 1987-10-08 1989-06-14 Siemens Aktiengesellschaft Halbleiterbauelement mit einem planaren pn-Übergang
US4980742A (en) * 1988-05-31 1990-12-25 Siemens Aktiengesellschaft Turn-off thyristor
DE4215378C1 (de) * 1992-05-11 1993-09-30 Siemens Ag Thyristor mit Durchbruchbereich
DE102004025082B4 (de) * 2004-05-21 2006-12-28 Infineon Technologies Ag Elektrisch und durch Strahlung zündbarer Thyristor und Verfahren zu dessen Kontaktierung
CN111933686B (zh) * 2020-06-29 2022-06-24 株洲中车时代半导体有限公司 一种功率半导体器件及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2238564C3 (de) * 1972-08-04 1981-02-19 Siemens Ag, 1000 Berlin Und 8000 Muenchen Thyristor
CH567803A5 (ja) * 1974-01-18 1975-10-15 Bbc Brown Boveri & Cie
JPS5143685A (ja) * 1974-10-14 1976-04-14 Hitachi Ltd Handotaijukosochi
US4087834A (en) * 1976-03-22 1978-05-02 General Electric Company Self-protecting semiconductor device
US4079403A (en) * 1976-11-01 1978-03-14 Electric Power Research Institute, Inc. Thyristor device with self-protection against breakover turn-on failure
US4165517A (en) * 1977-02-28 1979-08-21 Electric Power Research Institute, Inc. Self-protection against breakover turn-on failure in thyristors through selective base lifetime control
JPS53112682A (en) * 1977-03-14 1978-10-02 Mitsubishi Electric Corp Photo thyristor
US4153904A (en) * 1977-10-03 1979-05-08 Texas Instruments Incorporated Semiconductor device having a high breakdown voltage junction characteristic
US4314266A (en) * 1978-07-20 1982-02-02 Electric Power Research Institute, Inc. Thyristor with voltage breakover current control separated from main emitter by current limit region
JPS5735372A (en) * 1980-08-11 1982-02-25 Mitsubishi Electric Corp Photothyristor
DE3225991A1 (de) * 1982-07-12 1984-01-12 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur reduzierung der spannungsabhaengigkeit des spezifischen flaechenwiderstandes von si-zonen, welche sperrspannung aufnehmende pn-uebergaenge bilden

Also Published As

Publication number Publication date
DE3465222D1 (en) 1987-09-10
JPS6042864A (ja) 1985-03-07
EP0129702B1 (en) 1987-08-05
EP0129702A1 (en) 1985-01-02

Similar Documents

Publication Publication Date Title
US4037245A (en) Electric field controlled diode with a current controlling surface grid
US3249831A (en) Semiconductor controlled rectifiers with a p-n junction having a shallow impurity concentration gradient
EP1394860B1 (en) Power devices with improved breakdown voltages
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
JPH08213590A (ja) 半導体装置及びその製造方法
JPS6325509B2 (ja)
CN111742411B (zh) 双向晶闸管器件
US4314266A (en) Thyristor with voltage breakover current control separated from main emitter by current limit region
EP0423721B1 (en) Semiconductor device with overvoltage protective function and method of fabricating such device
US3513367A (en) High current gate controlled switches
US3622845A (en) Scr with amplified emitter gate
GB1579938A (en) Semiconductor devices
US4060825A (en) High speed high power two terminal solid state switch fired by dV/dt
CN111933686B (zh) 一种功率半导体器件及其制作方法
US4177477A (en) Semiconductor switching device
JPH0644624B2 (ja) なだれ電圧ブレ−クオ−バ区域内に電界抑制層を持つ電圧ブレ−クオ−バ保護型サイリスタ
US6066864A (en) Thyristor with integrated dU/dt protection
US4514898A (en) Method of making a self protected thyristor
JPS5912026B2 (ja) サイリスタ
JP2678550B2 (ja) 基準ダイオード及び保護ダイオードを持つツェナーダイオード
US5284780A (en) Method for increasing the electric strength of a multi-layer semiconductor component
JPS6040192B2 (ja) 電圧降伏電流を制御するサイリスタ及び電圧降伏電流を制限する方法
US4176371A (en) Thyristor fired by overvoltage
JPS6153877B2 (ja)
GB1573234A (en) Thyristors