JPS6041546B2 - ゲ−トタ−ンオフ・サイリスタのゲ−ト制御回路 - Google Patents
ゲ−トタ−ンオフ・サイリスタのゲ−ト制御回路Info
- Publication number
- JPS6041546B2 JPS6041546B2 JP51119618A JP11961876A JPS6041546B2 JP S6041546 B2 JPS6041546 B2 JP S6041546B2 JP 51119618 A JP51119618 A JP 51119618A JP 11961876 A JP11961876 A JP 11961876A JP S6041546 B2 JPS6041546 B2 JP S6041546B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- thyristor
- turn
- current
- pulse transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Thyristor Switches And Gates (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
この発明はゲートターンオフ・サィリスタのゲート制御
回路に関する。
回路に関する。
第１図は従来のゲートターンオフ・サィリスタのゲート
制御回路を示すものであり、ゲートターンオフ・サイリ
スタＳＣＲは、電源Ｅ及び半導体回路などより成るスイ
ッチＳＷ，によってパルストランスＴＲを駆動すること
により制御される。
制御回路を示すものであり、ゲートターンオフ・サイリ
スタＳＣＲは、電源Ｅ及び半導体回路などより成るスイ
ッチＳＷ，によってパルストランスＴＲを駆動すること
により制御される。
すなわち、パルストランスＴＲの１次巻線Ｔ，への通電
を、第２図ａに示すようにスイッチＳＷ，によつて制御
すると、パルストランスＴＲの２次巻線Ｔ２及び抵抗Ｒ
を介して第２図ｂに示すようなパルス信号が発生し、サ
ィリスタＳＣＲのゲートがオン・オフされる。この場合
、ターンオンに必要な順方向のゲート電流に比べてター
ンオフに必要な逆方向のゲート電流は極めて大きく（オ
ン電流ＩＡに対して、オフ電流は例えばｌｏ船）従来、
トランスＴＲの１次側に設けた駆動電流制限用の抵抗は
ターンオフ電流を供給し得る程度の小さい値としておか
なければならなかった。
を、第２図ａに示すようにスイッチＳＷ，によつて制御
すると、パルストランスＴＲの２次巻線Ｔ２及び抵抗Ｒ
を介して第２図ｂに示すようなパルス信号が発生し、サ
ィリスタＳＣＲのゲートがオン・オフされる。この場合
、ターンオンに必要な順方向のゲート電流に比べてター
ンオフに必要な逆方向のゲート電流は極めて大きく（オ
ン電流ＩＡに対して、オフ電流は例えばｌｏ船）従来、
トランスＴＲの１次側に設けた駆動電流制限用の抵抗は
ターンオフ電流を供給し得る程度の小さい値としておか
なければならなかった。
例えば、パルストランスＴＲの１次巻線Ｔ，の巻数ｎ、
２次巻線Ｔ２の巻数をｍとすれば、ゲートオフの際のピ
ーク電流値ｉはｉ≠長Ｘ岸であり、Ｅ＝１ｏｏＶ、忌＝
１ｏとしてゲ−トオフ電流ｉ＝１０船を得るためにはＲ
，＝１００となる。しかし、このような場合、サィリス
タのオフ時の電流に見合うように抵抗Ｒ，を設定してあ
るため、オン時にはトランスＴＲの１次電流として１０
Ａの電流が無駄に流れ続けていることとなり、，トラン
スの１次側での損失が著しい。また、巻線比岸を大きく
すれ‘地抗Ｒ・も大となり損失は減少するが、サィリス
タＳＣＲをオンとする際にゲート印加電圧が下がり、タ
ーンオンが不確実となる。
２次巻線Ｔ２の巻数をｍとすれば、ゲートオフの際のピ
ーク電流値ｉはｉ≠長Ｘ岸であり、Ｅ＝１ｏｏＶ、忌＝
１ｏとしてゲ−トオフ電流ｉ＝１０船を得るためにはＲ
，＝１００となる。しかし、このような場合、サィリス
タのオフ時の電流に見合うように抵抗Ｒ，を設定してあ
るため、オン時にはトランスＴＲの１次電流として１０
Ａの電流が無駄に流れ続けていることとなり、，トラン
スの１次側での損失が著しい。また、巻線比岸を大きく
すれ‘地抗Ｒ・も大となり損失は減少するが、サィリス
タＳＣＲをオンとする際にゲート印加電圧が下がり、タ
ーンオンが不確実となる。
この発明は、上記欠点を除去しようとして成されたもの
であり、大電力用のゲートターンオフ・サィリスタであ
ってもゲート回路の損失が少〈、しかも確実なターンオ
ンが可能であるゲート制御回路を提供することを目的と
する。
であり、大電力用のゲートターンオフ・サィリスタであ
ってもゲート回路の損失が少〈、しかも確実なターンオ
ンが可能であるゲート制御回路を提供することを目的と
する。
この目的を達成するために、この発明によれば、駆動電
流をスイッチと駆動電流制限用の抵抗を介してパルスト
ランスの１次側に供給し、前記スイッチを開，閉して前
記パルストランスの２次側に接続されるゲートターンオ
フ・サィリスタへ日頃方向，逆方向のゲート電流を与え
、該ゲートターンオフ・サイリス夕をオン，オフさせる
ゲートターンオフ・サィリスタのゲート制御回路におい
て、前記パルストランスの２次側は、前記ゲートターン
オフ・サィリスタに順方向のゲート電流を与えるオン時
用巻線回路と、前記ゲートターンオフ・サィリス外こ逆
方向のゲート電流を与えるオフ時用巻線回路とを有し、
前記パルストランスの１次側に設けた抵抗の抵抗値は前
記ゲートターンオフ・サィリスタのゲートターンオンが
可能な限りで大きくするようにする。
流をスイッチと駆動電流制限用の抵抗を介してパルスト
ランスの１次側に供給し、前記スイッチを開，閉して前
記パルストランスの２次側に接続されるゲートターンオ
フ・サィリスタへ日頃方向，逆方向のゲート電流を与え
、該ゲートターンオフ・サイリス夕をオン，オフさせる
ゲートターンオフ・サィリスタのゲート制御回路におい
て、前記パルストランスの２次側は、前記ゲートターン
オフ・サィリスタに順方向のゲート電流を与えるオン時
用巻線回路と、前記ゲートターンオフ・サィリス外こ逆
方向のゲート電流を与えるオフ時用巻線回路とを有し、
前記パルストランスの１次側に設けた抵抗の抵抗値は前
記ゲートターンオフ・サィリスタのゲートターンオンが
可能な限りで大きくするようにする。
以下、添付図面に従ってこの発明の実施例を説明する。
尚、図面において第１図と同一符号は同一の対象を示す
ものとする。第３図はこの発明の実施例を示すものであ
り、パルストランスＴＲの２次側はタップを有しオン時
用の巻線Ｔ２とオフ時用の巻線Ｔ３とに分割されている
。
ものとする。第３図はこの発明の実施例を示すものであ
り、パルストランスＴＲの２次側はタップを有しオン時
用の巻線Ｔ２とオフ時用の巻線Ｔ３とに分割されている
。
オン時用巻線Ｔ２の一端は抵抗Ｒ２、ダイオードＤ，を
介してゲートターンオフ・サィリス夕ＳＣＲのゲートへ
接続されており、オフ時用巻線Ｔ３の一端、すなわちタ
ップ端子は後述する半導体スイッチＳＷ２を介してゲー
トターンオフ・サィリスタＳＣＲのゲートへ接続される
。半導体スイッチＳＷ２は、サィリス夕ＳＣＲのオン時
には開いており、サィリスタＳＣＲは第１図について説
明したと同様、抵抗Ｒ２、ダイオードＤ，を介してター
ンオンされる。
介してゲートターンオフ・サィリス夕ＳＣＲのゲートへ
接続されており、オフ時用巻線Ｔ３の一端、すなわちタ
ップ端子は後述する半導体スイッチＳＷ２を介してゲー
トターンオフ・サィリスタＳＣＲのゲートへ接続される
。半導体スイッチＳＷ２は、サィリス夕ＳＣＲのオン時
には開いており、サィリスタＳＣＲは第１図について説
明したと同様、抵抗Ｒ２、ダイオードＤ，を介してター
ンオンされる。
また、サイリスタＳＣＲのターンオフ時には半導体スイ
ッチＳＷ２が閉じると同時又は直接にスイッチＳＷ．（
同じく半導体スイッチである）を開くようにする。この
ようにすると、トランスＴＲの巻線Ｔ，、Ｔ２、丸の巻
数を夫々ｎ、ｍ−ａ、ａ（ｍ＞ａ）として、ゲート夕−
ンオフ電流ｉＭは、ｉの＝Ｒ葦‐音となる。従つて・従
来の方法此べて抵抗Ｒ・の値を齢にしてもゲートターン
オフ電流ｉ。ｆｆは同一の値とするこ洲でき、抵抗での
損失婦に低減させることができる。すなわち、第１図に
おける抵抗Ｒ，と第３図１こおける抵抗Ｒ・との関係ま
Ｒ・′＝晋Ｒ・である。以上から分かるように、この実
施例においてスイッチＳＷ，とスイッチＳＷ２とは連動
しており、サイリスタＳＣＲをオンとするときスイッチ
ＳＷ，を閉じると共にスイッチＳＷ２は開き、サイリス
タをオフするときスイッチＳＷ，を開くのに先立ってス
イッチＳＷ２が閉じるようにする。
ッチＳＷ２が閉じると同時又は直接にスイッチＳＷ．（
同じく半導体スイッチである）を開くようにする。この
ようにすると、トランスＴＲの巻線Ｔ，、Ｔ２、丸の巻
数を夫々ｎ、ｍ−ａ、ａ（ｍ＞ａ）として、ゲート夕−
ンオフ電流ｉＭは、ｉの＝Ｒ葦‐音となる。従つて・従
来の方法此べて抵抗Ｒ・の値を齢にしてもゲートターン
オフ電流ｉ。ｆｆは同一の値とするこ洲でき、抵抗での
損失婦に低減させることができる。すなわち、第１図に
おける抵抗Ｒ，と第３図１こおける抵抗Ｒ・との関係ま
Ｒ・′＝晋Ｒ・である。以上から分かるように、この実
施例においてスイッチＳＷ，とスイッチＳＷ２とは連動
しており、サイリスタＳＣＲをオンとするときスイッチ
ＳＷ，を閉じると共にスイッチＳＷ２は開き、サイリス
タをオフするときスイッチＳＷ，を開くのに先立ってス
イッチＳＷ２が閉じるようにする。
ダイオード○，は、ターンオフ時に巻線Ｌにターンオフ
電流が流れ込むのを防止するためのものである。第４図
はこの発明の他の実施例を示すものであり、オン時用の
巻線Ｔ２とオフ時用の巻線Ｔ３とを夫々別個に設けたも
のであり、ダイオードＤ，、Ｄ２がそれぞれオフ電流、
オン電流を阻止するため、巻線Ｔ２によってオン信号が
、巻線Ｔ３によってオフ信号がそれぞれサィリスタＳＣ
Ｒに加えられ、第３図の実施例と同じ効果を得ることが
できる。
電流が流れ込むのを防止するためのものである。第４図
はこの発明の他の実施例を示すものであり、オン時用の
巻線Ｔ２とオフ時用の巻線Ｔ３とを夫々別個に設けたも
のであり、ダイオードＤ，、Ｄ２がそれぞれオフ電流、
オン電流を阻止するため、巻線Ｔ２によってオン信号が
、巻線Ｔ３によってオフ信号がそれぞれサィリスタＳＣ
Ｒに加えられ、第３図の実施例と同じ効果を得ることが
できる。
・この発明は、以上のようにパ
ルストランスの巻線をオン用とオフ用とに分割し、パル
ストランスの１次側に設けた抵抗の抵抗値を大さくする
ことにより、ゲートターンオフ・サィリスタのオン時に
おけるパルストランスの１次電流を小さくでき、ゲート
回路、特にパルストランスの１次側での電力損失が少く
、確実なターンオンを大電力用サィリスタに対しても期
待し得る、ゲートターンオフ・サィリスタのゲート制御
回路を提供することができる。
ルストランスの巻線をオン用とオフ用とに分割し、パル
ストランスの１次側に設けた抵抗の抵抗値を大さくする
ことにより、ゲートターンオフ・サィリスタのオン時に
おけるパルストランスの１次電流を小さくでき、ゲート
回路、特にパルストランスの１次側での電力損失が少く
、確実なターンオンを大電力用サィリスタに対しても期
待し得る、ゲートターンオフ・サィリスタのゲート制御
回路を提供することができる。
第１図は従来の制御回路の系統図、第２図はスイッチＳ
Ｗ，に対するパルストランスの出力を示すチャート図、
第３図及び第４図はこの発明の実施例の系統図である。 Ｅ・・・・・・電源、ＳＷ，、ＳＷ２・・・・・・スイ
ッチ、Ｒ，、Ｒ，′、Ｒ２……抵抗、ＴＲ……パルスト
ランス・ＳＣＲ・・・・・・ゲート夕−ンオフ・サイリ
スタ、Ｄ，、Ｄ２・…“ダイオード。凝Ｊ図 稀２図 瀞３図 務４図
Ｗ，に対するパルストランスの出力を示すチャート図、
第３図及び第４図はこの発明の実施例の系統図である。 Ｅ・・・・・・電源、ＳＷ，、ＳＷ２・・・・・・スイ
ッチ、Ｒ，、Ｒ，′、Ｒ２……抵抗、ＴＲ……パルスト
ランス・ＳＣＲ・・・・・・ゲート夕−ンオフ・サイリ
スタ、Ｄ，、Ｄ２・…“ダイオード。凝Ｊ図 稀２図 瀞３図 務４図
Claims (1)
- １ 駆動電流をスイツチと駆動電流制限用の抵抗を介し
てパルストランスの１次側に供給し、前記スイツチを開
，閉して前記パルストランスの２次側に接続されるゲー
トターンオフ・サイリスタへ順方向，逆方向のゲート電
流を与え、該ゲートターンオフ・サイリスタをオン，オ
フさせるゲートターンオフ・サイリスタのゲート制御回
路において、 前記パルストランスの２次側は、前記ゲ
ートターンオフ・サイリスタに順方向のゲート電流を与
えるオン時用巻線回路と、前記ゲートターンオフ・サイ
リスタに逆方向のゲート電流を与えるオフ時用巻線回路
とを有し、前記パルストランスの１次側に設けた抵抗の
抵抗値は前記ゲートターンオフ・サイリスタのゲートタ
ーンオンが可能な限りで大きくして成るゲートターンオ
フ・サイリスタのゲート制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51119618A JPS6041546B2 (ja) | 1976-10-05 | 1976-10-05 | ゲ−トタ−ンオフ・サイリスタのゲ−ト制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51119618A JPS6041546B2 (ja) | 1976-10-05 | 1976-10-05 | ゲ−トタ−ンオフ・サイリスタのゲ−ト制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5344163A JPS5344163A (en) | 1978-04-20 |
| JPS6041546B2 true JPS6041546B2 (ja) | 1985-09-17 |
Family
ID=14765875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51119618A Expired JPS6041546B2 (ja) | 1976-10-05 | 1976-10-05 | ゲ−トタ−ンオフ・サイリスタのゲ−ト制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041546B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63318365A (ja) * | 1987-06-19 | 1988-12-27 | Atsugi Motor Parts Co Ltd | ピストン |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61118200A (ja) * | 1984-11-13 | 1986-06-05 | Satake Giken Kk | 含水素有機物の分解処理方法 |
-
1976
- 1976-10-05 JP JP51119618A patent/JPS6041546B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63318365A (ja) * | 1987-06-19 | 1988-12-27 | Atsugi Motor Parts Co Ltd | ピストン |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5344163A (en) | 1978-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5479089A (en) | Power converter apparatus having instantaneous commutation switching system | |
| CA2059457C (en) | Method for minimizing the switching loss in a power switch | |
| US4740722A (en) | Composite semiconductor device | |
| JPS5895979A (ja) | 誘導性負荷クランプ・ダイオ−ド用リアクテイブ・スナツバ回路 | |
| CA1128996A (en) | Gate circuit for a gate turn-off thyristor | |
| JPS6041546B2 (ja) | ゲ−トタ−ンオフ・サイリスタのゲ−ト制御回路 | |
| US4481431A (en) | Circuit for driving a switching transistor | |
| JPH0311574B2 (ja) | ||
| JPH0562826A (ja) | バルブ駆動用ソレノイドの電流制御回路 | |
| JP2737391B2 (ja) | リンギングチョークコンバータ | |
| JP3448130B2 (ja) | 同期整流回路 | |
| US6380722B2 (en) | Method to increase the efficiency of a power switching device | |
| JPH0226813B2 (ja) | ||
| US4272691A (en) | Generating electrical pulses | |
| JPS5922790Y2 (ja) | 電力回生形スイッチング・レギュレ−タ | |
| JPH0311573B2 (ja) | ||
| SU1676024A1 (ru) | Устройство дл управлени силовым транзисторным ключом | |
| GB2110493A (en) | Transistor switching circuit | |
| JPS6027224A (ja) | Ｆｅｔのドライブ回路 | |
| JPS6349099Y2 (ja) | ||
| JPH0430819Y2 (ja) | ||
| JP2588703B2 (ja) | 半導体スイツチング素子の駆動回路 | |
| SU430507A1 (ru) | Устройство для коммутации тиристора | |
| SU838952A1 (ru) | Стабилизированный преобразовательНАпР жЕНи | |
| SU1742955A1 (ru) | Преобразователь напр жени |