JPS6038830A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6038830A JPS6038830A JP14629983A JP14629983A JPS6038830A JP S6038830 A JPS6038830 A JP S6038830A JP 14629983 A JP14629983 A JP 14629983A JP 14629983 A JP14629983 A JP 14629983A JP S6038830 A JPS6038830 A JP S6038830A
- Authority
- JP
- Japan
- Prior art keywords
- film
- single crystal
- silicon layer
- crystal silicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は、高密度で動作速度の速い半導体装置の製造
方法に関する。
方法に関する。
（従来技術）
絶縁層上に単結晶シリコン層を形成する技術としてこれ
までに数々の方法が考えられているが、その方法の一つ
として、単結晶シリコン基板な種結晶（結晶の核）とし
て単結晶シリコン基板上の絶縁膜上に単結晶シリコン層
を形成する技術がある。
までに数々の方法が考えられているが、その方法の一つ
として、単結晶シリコン基板な種結晶（結晶の核）とし
て単結晶シリコン基板上の絶縁膜上に単結晶シリコン層
を形成する技術がある。
この技術を用いて絶縁膜上の単結晶シリコン層に半導体
装置を作製する場合において、従来の方法としては、な
るべく広い面積の絶縁膜上に単結晶シリコン層を形成し
、その絶縁膜上に半導体装置を形成するのが一般的であ
った。
装置を作製する場合において、従来の方法としては、な
るべく広い面積の絶縁膜上に単結晶シリコン層を形成し
、その絶縁膜上に半導体装置を形成するのが一般的であ
った。
たとえば、結晶方位（ｉｏｏ）のシリコン基板上に０．
２μｍのシリコンば化膜あるいはシリコン蟹化膜を成長
させ、これにシリコン基板の＜１１０＞方向に幅３５μ
ｍの窓をあける。これに厚さ０．８〜１．０μｍの非晶
質シリコンを堆積し、これを加熱し結晶化することによ
フシリコン猷化膜の端から５０μｍ程度まで単結晶化し
たシリコン層が得られる。
２μｍのシリコンば化膜あるいはシリコン蟹化膜を成長
させ、これにシリコン基板の＜１１０＞方向に幅３５μ
ｍの窓をあける。これに厚さ０．８〜１．０μｍの非晶
質シリコンを堆積し、これを加熱し結晶化することによ
フシリコン猷化膜の端から５０μｍ程度まで単結晶化し
たシリコン層が得られる。
しかし、従来の方法を用いて大面積の絶縁膜上の単結晶
シリコン層を形成するためには、面積が大きくなるにつ
れて技術的に解決しなければならない点が多々あり、高
集積大規模の半導体装置を得るのが困難であった。
シリコン層を形成するためには、面積が大きくなるにつ
れて技術的に解決しなければならない点が多々あり、高
集積大規模の半導体装置を得るのが困難であった。
すなわち、高速動作が可能という絶縁膜上の半導体装置
の利点を生かしつつ、高集積大規模の半導体装置を得る
ためには、単結晶シリコン層の大面積化を実現しなけれ
ばならず、また素子分離領域とＪ１″Ｊ結晶化の種領域
とは別々に形成されていた。
の利点を生かしつつ、高集積大規模の半導体装置を得る
ためには、単結晶シリコン層の大面積化を実現しなけれ
ばならず、また素子分離領域とＪ１″Ｊ結晶化の種領域
とは別々に形成されていた。
（発明の目的）
この発明は、上記従来の欠点を除去するためになされた
もので、容易に絶縁膜上の半導体装置を形成できるとと
もに、半導体装置の面積の有効利用が泪らり、、高集積
化が可能であり、かつ容易に単ｎ’７ｉ晶化を可能にで
きる半導体装置の製造方法を′提供することを目的とす
る。
もので、容易に絶縁膜上の半導体装置を形成できるとと
もに、半導体装置の面積の有効利用が泪らり、、高集積
化が可能であり、かつ容易に単ｎ’７ｉ晶化を可能にで
きる半導体装置の製造方法を′提供することを目的とす
る。
（発明の構成）
この発明の半導体装置の製造方法は、単結晶シリコン基
板上に絶縁膜を選択的に形成して露出部分を設け、この
上にシリコン層を形成し、絶縁膜上に生じる多結晶シリ
コン層を露出した単結晶部分を核として単結晶化すると
ともに窒化膜を全面に形成し、フォトレジスト膜を露出
部分の上に生じるくぼみ部分に形成し、このフ第１・レ
ソスト膜をマスクとして窒化膜を選択除去し、このフォ
トレジスト膜除去後窒化膜をマスクとして選択醒化し、
この酸化膜をマスクとして窒化膜およびその下の単結晶
シリコンをエツチングして除去し、この除去した部分に
絶縁物を埋め込むようにしたものである。
板上に絶縁膜を選択的に形成して露出部分を設け、この
上にシリコン層を形成し、絶縁膜上に生じる多結晶シリ
コン層を露出した単結晶部分を核として単結晶化すると
ともに窒化膜を全面に形成し、フォトレジスト膜を露出
部分の上に生じるくぼみ部分に形成し、このフ第１・レ
ソスト膜をマスクとして窒化膜を選択除去し、このフォ
トレジスト膜除去後窒化膜をマスクとして選択醒化し、
この酸化膜をマスクとして窒化膜およびその下の単結晶
シリコンをエツチングして除去し、この除去した部分に
絶縁物を埋め込むようにしたものである。
（実施例）
以下、この発明の半導体装置の製造方法の実施例につい
て図面に基づき説明する。第１図（ａ）ないし第１図（
ｊ）はその一実施例の工程説明図である。
て図面に基づき説明する。第１図（ａ）ないし第１図（
ｊ）はその一実施例の工程説明図である。
まず、第１図（ａ）に示すように、単結晶シリコン基板
１（以下、シリコン基板と云う）上に熱酸化によシ厚さ
０．１〜１μｍのシリコン酸化膜２を形成する。
１（以下、シリコン基板と云う）上に熱酸化によシ厚さ
０．１〜１μｍのシリコン酸化膜２を形成する。
次に、第１図（ｂ）に示すように、公知のホトリソエツ
チング技術を用いて半導体装置の素子領域となる部分１
０１のシリコン酸化膜２を残し、素子分離領域と力る部
分１０２．１０３のシリコン酸化膜を除去し、シリコン
基板１を露出させる。
チング技術を用いて半導体装置の素子領域となる部分１
０１のシリコン酸化膜２を残し、素子分離領域と力る部
分１０２．１０３のシリコン酸化膜を除去し、シリコン
基板１を露出させる。
次に、第１図（ｃ）に示すように厚さ０．１〜１μｍの
多結晶シリコン層３を化学的相成長（ＣＶＤ）法により
形成し、公知の技術、たとえばレーザー光を照射させ、
シリコン基板を結晶の種としてシリコン基板と同一結晶
軸となる単結晶シリコン層を形成する。
多結晶シリコン層３を化学的相成長（ＣＶＤ）法により
形成し、公知の技術、たとえばレーザー光を照射させ、
シリコン基板を結晶の種としてシリコン基板と同一結晶
軸となる単結晶シリコン層を形成する。
次に、第１図（ｄ） Ｋ示すように単結晶シリコン層３
上にシリコン窒化膜４をＣＶＤ法により形成する。
上にシリコン窒化膜４をＣＶＤ法により形成する。
次に、ホトレジスト５のような有機物を回転塗布し酸素
プラズマ雰囲気中で全面エツチングを行い、第１図（、
）のようにシリコン酸化膜で形成された溝部分１０２．
１０３にホトレジスト５が残るようにする。
プラズマ雰囲気中で全面エツチングを行い、第１図（、
）のようにシリコン酸化膜で形成された溝部分１０２．
１０３にホトレジスト５が残るようにする。
次に、ホトレジスト５を耐エツチングマスクにしてシリ
コン窒化膜４をエツチング除去し、後にレヅストを除去
し第１１ンＪ （ｆ）のようにする。
コン窒化膜４をエツチング除去し、後にレヅストを除去
し第１１ンＪ （ｆ）のようにする。
次に、第１図（ｇ）に示すように、シリコン窒化膜４を
耐酸化マスクとして単結晶シリコン層表面な０’、０１
−０．５μｍ酸化しシリコンｈ、ｌ化１ｉＡ ６を形成
する。
耐酸化マスクとして単結晶シリコン層表面な０’、０１
−０．５μｍ酸化しシリコンｈ、ｌ化１ｉＡ ６を形成
する。
次に、シリコン＝ｉ＞化膜６を嗣エツチングマスクとし
てシリコン窒化膜４および単結晶シリコン層３をエツチ
ング除去する。このとき、第１１個（ｈ）に示すように
シリコン基板１と単４．−１晶シリコン層３とが完全に
分離さ九るまでエツチングするものとする。
てシリコン窒化膜４および単結晶シリコン層３をエツチ
ング除去する。このとき、第１１個（ｈ）に示すように
シリコン基板１と単４．−１晶シリコン層３とが完全に
分離さ九るまでエツチングするものとする。
次に、公知の技術を用いて、シリコンｉ、！、２化膜７
を溝部分に埋め込み素子分離領域１０２．１０３を形成
し、単結晶シリコン層３上のシリコン酸化膜を除去し、
第１図（１）のようにする。
を溝部分に埋め込み素子分離領域１０２．１０３を形成
し、単結晶シリコン層３上のシリコン酸化膜を除去し、
第１図（１）のようにする。
しかる後に、単結晶シリコン層上にＩＶ［ＯＳ型半導体
素子を公知の技術を用いて形成する。たとえば、第１図
（ｊ）において、ＭＯ８型半導体素子のソースあるいは
ドレイン８、ダート酸化膜９、ケ°−）１０を形成する
。
素子を公知の技術を用いて形成する。たとえば、第１図
（ｊ）において、ＭＯ８型半導体素子のソースあるいは
ドレイン８、ダート酸化膜９、ケ°−）１０を形成する
。
以上説明したように第１の実施例では半導体素子を絶縁
分離する素子分離領域と、単結晶シリコン層を成長させ
る種となる部分とを共有することｅこよシ、半導体装置
の面積の有効利用が計られ高集積が可能であり、また半
導体装置内に少なからず存在する素子分離領域を単結晶
シリコン層を成長させる種部分に使用し、なおかつ素子
分離領域で門徒れた半導体素子数個分の小面積の絶縁膜
上のシリコン層を単結晶化すればよいので容易に単結晶
化が可能となる。
分離する素子分離領域と、単結晶シリコン層を成長させ
る種となる部分とを共有することｅこよシ、半導体装置
の面積の有効利用が計られ高集積が可能であり、また半
導体装置内に少なからず存在する素子分離領域を単結晶
シリコン層を成長させる種部分に使用し、なおかつ素子
分離領域で門徒れた半導体素子数個分の小面積の絶縁膜
上のシリコン層を単結晶化すればよいので容易に単結晶
化が可能となる。
たとえば、ＭＯ８素子を形成する場合、ケ゛−ト長２μ
ｍ、ケ゛−ト幅１０μｍ程度の素子を絶縁膜上の単結晶
シリコン層に２個形成するのには、高々１０ＸＩＯμＩ
ｎ２程度の面積のシリコン層を単結晶化すればよい。
ｍ、ケ゛−ト幅１０μｍ程度の素子を絶縁膜上の単結晶
シリコン層に２個形成するのには、高々１０ＸＩＯμＩ
ｎ２程度の面積のシリコン層を単結晶化すればよい。
また、？ｇｊ集積大規模の半導体装置を得ようとするに
は、１０×１０μｍ２程夏の素子領域の繰９返しで容易
に達成可能である。
は、１０×１０μｍ２程夏の素子領域の繰９返しで容易
に達成可能である。
さらに、諮子分離領域を形成する際に、シリコン層を単
結晶化するための結晶の種領域から自己整合で形成でき
るので、フォトマスクを用いたときのような合わせずれ
がないため余力な面積が必要とならない。
結晶化するための結晶の種領域から自己整合で形成でき
るので、フォトマスクを用いたときのような合わせずれ
がないため余力な面積が必要とならない。
なお、上記第１の実施例では、ＭＯ８型素子の例を示し
たが、バイポーラ素子ＣＣｌ）素子でもよい。
たが、バイポーラ素子ＣＣｌ）素子でもよい。
（発明の効果）
以上のように、この発ゆ」の半導体装置の製造方法によ
れば、素子分離領域と単結晶シリコン層を形成するため
の結晶の種領域とを〕（有するようにしたので、単結晶
シリコン層を大面Ａ丁（化することなく形成でき、容易
に絶縁股上の半導体装置を形成することができる。
れば、素子分離領域と単結晶シリコン層を形成するため
の結晶の種領域とを〕（有するようにしたので、単結晶
シリコン層を大面Ａ丁（化することなく形成でき、容易
に絶縁股上の半導体装置を形成することができる。
第１図（ａ）ないし第１図（ｊ）はそれぞれこの発明の
半導体装置の製造方法の一実施例の工程説明図である。 １・・・ｊ）ｉ結晶シリコン基板、２，６，７．９・・
・シリコン酸化膜、３・・・多結晶あるいは単結晶シリ
コン層、４・・・シリコン窒化膜、５・・・；ｌ二ｌ−
レソスト、８・・ソース寸たはドレイン、１０・・・り
°−）、１０１・・・半導体素子領域、１０２，１０３
・・・訛子分＾１ｆ領域。 特許出願人 沖電気工業株式会社
半導体装置の製造方法の一実施例の工程説明図である。 １・・・ｊ）ｉ結晶シリコン基板、２，６，７．９・・
・シリコン酸化膜、３・・・多結晶あるいは単結晶シリ
コン層、４・・・シリコン窒化膜、５・・・；ｌ二ｌ−
レソスト、８・・ソース寸たはドレイン、１０・・・り
°−）、１０１・・・半導体素子領域、１０２，１０３
・・・訛子分＾１ｆ領域。 特許出願人 沖電気工業株式会社
Claims (1)
- 【特許請求の範囲】 単結晶シリコン基板上に絶縁膜を選択的に形成し露出部
分を設ける工程と、上記単結晶シリコン基板および絶縁
膜上にシリコン層を形成し絶縁膜上に生じる多結晶シリ
コン層を露出した単結晶部分を核として単結晶化する工
程と、窒化膜を全面に形成する工程と、フォトレジスト
膜を前記露出部分の上に生じるくぼみ部分に形成する工
程と。 前記フォトレジスト膜をマスクとして窒化膜を選択除去
する工程と、前記フォトレジスト膜除去後輩化膜をマス
クとして選択酸化する工程と、この酸化膜をマスクとし
て窒化膜およびその下の単結晶シリコンをエツチング除
去する工程と、エツチング除去した部分に絶縁物を埋め
込む工程とよシなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14629983A JPS6038830A (ja) | 1983-08-12 | 1983-08-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14629983A JPS6038830A (ja) | 1983-08-12 | 1983-08-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6038830A true JPS6038830A (ja) | 1985-02-28 |
| JPH0451977B2 JPH0451977B2 (ja) | 1992-08-20 |
Family
ID=15404534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14629983A Granted JPS6038830A (ja) | 1983-08-12 | 1983-08-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6038830A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02288248A (ja) * | 1989-04-06 | 1990-11-28 | Internatl Business Mach Corp <Ibm> | Ｓｏｉ構造体及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5831552A (ja) * | 1981-08-18 | 1983-02-24 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS5861641A (ja) * | 1981-10-09 | 1983-04-12 | Hitachi Ltd | 半導体装置の製造方法 |
-
1983
- 1983-08-12 JP JP14629983A patent/JPS6038830A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5831552A (ja) * | 1981-08-18 | 1983-02-24 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS5861641A (ja) * | 1981-10-09 | 1983-04-12 | Hitachi Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02288248A (ja) * | 1989-04-06 | 1990-11-28 | Internatl Business Mach Corp <Ibm> | Ｓｏｉ構造体及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0451977B2 (ja) | 1992-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6250987B2 (ja) | ||
| WO2015003609A1 (zh) | 一种具有隔离层的复合衬底及其制造方法 | |
| JP2785918B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPS6015155B2 (ja) | 半導体装置の製造方法 | |
| JPS6038830A (ja) | 半導体装置の製造方法 | |
| JPH0666257B2 (ja) | 半導体膜の製造方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPH06342911A (ja) | 半導体装置の製造方法 | |
| JPH0546706B2 (ja) | ||
| JPH0258248A (ja) | 半導体装置の製造方法 | |
| JPH0257701B2 (ja) | ||
| JP2558289B2 (ja) | 変質層の形成方法 | |
| JPS5994843A (ja) | 半導体装置の製造方法 | |
| JPS5893224A (ja) | 半導体単結晶膜の製造方法 | |
| JPS58170012A (ja) | 半導体装置の製造方法 | |
| JPH01259526A (ja) | 絶縁膜上単結晶シリコン膜形成方法 | |
| JPH01196811A (ja) | 絶縁膜上への単結晶シリコン膜の形成方法 | |
| JPS6248015A (ja) | 半導体層の固相成長方法 | |
| JPH06208949A (ja) | Ｓｏｉ構造の製造方法 | |
| JPH01259527A (ja) | 絶縁膜上単結晶シリコン膜形成方法 | |
| JPS58100442A (ja) | 半導体装置の製造方法 | |
| JPS5893218A (ja) | 半導体薄膜構造の製造方法 | |
| JPH05114561A (ja) | 半導体装置の製造方法 | |
| JPH03129815A (ja) | 半導体装置の製造方法 |