JPS6037773A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6037773A JPS6037773A JP14690983A JP14690983A JPS6037773A JP S6037773 A JPS6037773 A JP S6037773A JP 14690983 A JP14690983 A JP 14690983A JP 14690983 A JP14690983 A JP 14690983A JP S6037773 A JPS6037773 A JP S6037773A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- forming
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 29
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000001947 vapour-phase growth Methods 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000003825 pressing Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 238000003672 processing method Methods 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明型バイポーラ型半導体装置の製造方法に係り、特
にトランジスター電極部に多結晶シリコン膜を用いる半
導体装置の製造方法に関ｆる〜バイポーラ型半導体装嵌
の製造方法において、集積度の向上及びトランジスター
素子の性能向上を目的と１７で、トランジスター素子の
エミッタ及びベース領域を自己整合技術により形成する
方法がさかんに検討てれている。
にトランジスター電極部に多結晶シリコン膜を用いる半
導体装置の製造方法に関ｆる〜バイポーラ型半導体装嵌
の製造方法において、集積度の向上及びトランジスター
素子の性能向上を目的と１７で、トランジスター素子の
エミッタ及びベース領域を自己整合技術により形成する
方法がさかんに検討てれている。
このエミッタ及びベース領域全自己整合技術により形成
する方法を用いると、トランジスターの素子領域を小き
くすることができ、寄生容量の減少が可能となり、又、
エミッターとベース間距離を極めて小δくできることか
ら、寄生ベース抵抗の大幅な減少が可能となる等、トラ
ンジスターの特性向上が大きく期待できる製造方法でる
・る。
する方法を用いると、トランジスターの素子領域を小き
くすることができ、寄生容量の減少が可能となり、又、
エミッターとベース間距離を極めて小δくできることか
ら、寄生ベース抵抗の大幅な減少が可能となる等、トラ
ンジスターの特性向上が大きく期待できる製造方法でる
・る。
一般的に、上記自己整合技術に用いられている製造方法
は、ベース引き出し電極とし、てＰ＋型多結晶シリコン
膜ヲハターン形成する。その後に、該、多結晶クリコン
膜パターン表面を、熱酸化法により、酸化し、酸化シリ
コン膜を形成し７、該酸化シリコン膜を用いて、ベース
・コンタクト領域及びエミッタ領域を形成する方法であ
る。従って、前記、Ｐ 多結晶シリコン膜上のｉ酸化シ
リコン膜ば、エミッタとベース間の絶縁分離膜として使
用されており、その膜厚が、トランジスター素子の歩留
と大きく相関を持ち、ｊＣの膜厚が厚い方が良い特性を
示すこととなる。しかし、酸化膜厚を厚くすると、それ
だけ、酸化に必要な多結晶シリコン膜が多くなり、その
結果、酸化後に残存する多結晶シリコン膜厚が薄くなる
。すると、多結晶シリコン膜の層抵抗値は、その膜厚に
逆比例１′る為に、犬きくなり、ベース引き出し電極部
の寄生抵抗が大きくなることとなる。これは、エミン・
夕及びベースを自己整合技術により形成して、内部ベー
ス抵抗を極めて小さくしても、ベース電櫂部宵生抵抗に
より、その効果を無くする事全意味しており、大きな欠
点となっている１、 この対果としては、多結晶シリコン膜の初期膜厚全厚く
する事や、多結晶シリコン膜の膜厚ケ薄くイる方法が考
えら第１るが、前者では大きな段差が生じること、後者
では、トランジスター歩留が悪くなるなどの欠点を泪し
たものである。
は、ベース引き出し電極とし、てＰ＋型多結晶シリコン
膜ヲハターン形成する。その後に、該、多結晶クリコン
膜パターン表面を、熱酸化法により、酸化し、酸化シリ
コン膜を形成し７、該酸化シリコン膜を用いて、ベース
・コンタクト領域及びエミッタ領域を形成する方法であ
る。従って、前記、Ｐ 多結晶シリコン膜上のｉ酸化シ
リコン膜ば、エミッタとベース間の絶縁分離膜として使
用されており、その膜厚が、トランジスター素子の歩留
と大きく相関を持ち、ｊＣの膜厚が厚い方が良い特性を
示すこととなる。しかし、酸化膜厚を厚くすると、それ
だけ、酸化に必要な多結晶シリコン膜が多くなり、その
結果、酸化後に残存する多結晶シリコン膜厚が薄くなる
。すると、多結晶シリコン膜の層抵抗値は、その膜厚に
逆比例１′る為に、犬きくなり、ベース引き出し電極部
の寄生抵抗が大きくなることとなる。これは、エミン・
夕及びベースを自己整合技術により形成して、内部ベー
ス抵抗を極めて小さくしても、ベース電櫂部宵生抵抗に
より、その効果を無くする事全意味しており、大きな欠
点となっている１、 この対果としては、多結晶シリコン膜の初期膜厚全厚く
する事や、多結晶シリコン膜の膜厚ケ薄くイる方法が考
えら第１るが、前者では大きな段差が生じること、後者
では、トランジスター歩留が悪くなるなどの欠点を泪し
たものである。
本発明をま上記の点に鑑み、ベース電極部の寄生抵抗を
大きくすることなく、多結晶シリコン膜表面に十分に厚
い酸化シリコン膜を形成する、新規な、半導体装置の製
造方法全提供するものである。
大きくすることなく、多結晶シリコン膜表面に十分に厚
い酸化シリコン膜を形成する、新規な、半導体装置の製
造方法全提供するものである。
本発明の特徴は、多結晶シリコン膜−ヒに、気相成長法
又はプラズマ気相成長法により酸化シリコン膜全堆遺−
することにより、多結晶シリコン膜表面の酸化を行なう
ときの、多結晶シリコン膜の膜厚の減少全少なくし、そ
の結果として、多結晶シリコン膜の層抵抗値の上昇を押
さえることにある。
又はプラズマ気相成長法により酸化シリコン膜全堆遺−
することにより、多結晶シリコン膜表面の酸化を行なう
ときの、多結晶シリコン膜の膜厚の減少全少なくし、そ
の結果として、多結晶シリコン膜の層抵抗値の上昇を押
さえることにある。
次に実施例に従かい本発明の詳細な説明する。
第１図〜第３図は従来の製造方法の、又、第４゜５図は
本発明による製造方法の主たる所の断面図である。
本発明による製造方法の主たる所の断面図である。
従来法の場合、■−型半導体基板１１表面に酸化シリコ
ン膜１２を約５ｏｏＡ形成し、その上に窒化シリコン膜
１２を約１１０ＯＡ形成した後に多結晶シリコン膜１４
′ｆｆ：膜厚約５００ＯＡで形成し、イオン注入法又は
拡散法を用いて、層抵抗値約４０里程度のＰ＋導屯型と
する（第１図）。次にフォトプロセス法を用いて基鈑表
面に達する１相口１６を設けた後に（第２図）、多結晶
シリコン膜表面を熱酸化し、酸化シリコン膜１８を形成
する（第３図）。このとき、多結晶シリコン膜の１ｌｌ
１面１７及び表面で形成される、酸化膜１８の酸化膜厚
はほぼ同一であり、その膜厚全豹５ｏｏｏ′Ａ−と゛す
ると、多結晶シリコン膜の消耗は約２５００Ａとなる。
ン膜１２を約５ｏｏＡ形成し、その上に窒化シリコン膜
１２を約１１０ＯＡ形成した後に多結晶シリコン膜１４
′ｆｆ：膜厚約５００ＯＡで形成し、イオン注入法又は
拡散法を用いて、層抵抗値約４０里程度のＰ＋導屯型と
する（第１図）。次にフォトプロセス法を用いて基鈑表
面に達する１相口１６を設けた後に（第２図）、多結晶
シリコン膜表面を熱酸化し、酸化シリコン膜１８を形成
する（第３図）。このとき、多結晶シリコン膜の１ｌｌ
１面１７及び表面で形成される、酸化膜１８の酸化膜厚
はほぼ同一であり、その膜厚全豹５ｏｏｏ′Ａ−と゛す
ると、多結晶シリコン膜の消耗は約２５００Ａとなる。
その結果その残存膜厚は約２５ｏｏＡとなり、その１ｍ
抵抗値は約３５０ ％と大きくなる。
抵抗値は約３５０ ％と大きくなる。
これに対し、本発明の製造方法によると、第１図でＰ＋
型多結晶シリコン膜を形成した後に、気相成長法により
酸化シリコン膜１５を約２００ＯＡ堆積する。次にフ第
１・プロセス法により、酸化シリコン膜１５及び多結晶
シリコン膜１４全同時にエツチングし、開孔１６を設け
る（第４図）。しかる後に熱酸化法により、多結晶シリ
コン膜側面１７に酸化シリコン膜２０を約５０００八形
成する（第５図）。すると、多結晶シリコン膜表向では
、酸化シリコン膜厚２０は、約６０００穴となる。多結
晶シリコン膜の膜厚の消耗は約２００ｒ）Ａとなり、そ
の層抵抗値は約２４０／、となる。このように、本発明
の製造方法を用いる事により多結晶シリコン膜の膜厚、
及び側面に形成する酸化シリコン膜膜厚全変化させない
で多結晶シリコン膜の層抵抗値全約３５％小さくするこ
とが可能となる。
型多結晶シリコン膜を形成した後に、気相成長法により
酸化シリコン膜１５を約２００ＯＡ堆積する。次にフ第
１・プロセス法により、酸化シリコン膜１５及び多結晶
シリコン膜１４全同時にエツチングし、開孔１６を設け
る（第４図）。しかる後に熱酸化法により、多結晶シリ
コン膜側面１７に酸化シリコン膜２０を約５０００八形
成する（第５図）。すると、多結晶シリコン膜表向では
、酸化シリコン膜厚２０は、約６０００穴となる。多結
晶シリコン膜の膜厚の消耗は約２００ｒ）Ａとなり、そ
の層抵抗値は約２４０／、となる。このように、本発明
の製造方法を用いる事により多結晶シリコン膜の膜厚、
及び側面に形成する酸化シリコン膜膜厚全変化させない
で多結晶シリコン膜の層抵抗値全約３５％小さくするこ
とが可能となる。
又、第６図は、熱酸化（９５０℃６ａｔｍ、２５分）後
の、ボロン拡散時間と多結晶シリコン膜（膜厚５ｏｏｏ
ｉ）の層抵抗値との相関を示す特性図でおる。パラメー
ターとして前記、気相成長法による酸化シリコン膜の膜
厚による層抵抗値の変化を示しであるが、この酸化シリ
コン膜の形成による層抵抗値低下の効果が著しく認めら
れる。
の、ボロン拡散時間と多結晶シリコン膜（膜厚５ｏｏｏ
ｉ）の層抵抗値との相関を示す特性図でおる。パラメー
ターとして前記、気相成長法による酸化シリコン膜の膜
厚による層抵抗値の変化を示しであるが、この酸化シリ
コン膜の形成による層抵抗値低下の効果が著しく認めら
れる。
以上、詳細に説明した様に、本発明によると、多結晶シ
リコン膜表面全酸化する前に、一部又は全体の多結晶シ
リコン膜表面に気相成長法による酸化シリコン膜全堆撰
しておくことにより、該多結晶シリコン膜の層抵抗値の
酸化による高抵抗値化を防止することにある。これによ
り、ベース電極多結晶シリコン膜等の寄生抵抗を小さく
することが可能となり、しいては半導体装置の特性向上
が期待できる。
リコン膜表面全酸化する前に、一部又は全体の多結晶シ
リコン膜表面に気相成長法による酸化シリコン膜全堆撰
しておくことにより、該多結晶シリコン膜の層抵抗値の
酸化による高抵抗値化を防止することにある。これによ
り、ベース電極多結晶シリコン膜等の寄生抵抗を小さく
することが可能となり、しいては半導体装置の特性向上
が期待できる。
第１図〜第３図は各々従来プロセスによる製造方法全示
す工程順断面図、第４図、第５図は各々本発明の笑施例
の製造方法を示す工程順断面図、第６図は本発明を用い
た場合の多結晶シリコン膜の層抵抗特性會示す特性図で
ある。 なお図において、１１・・・・・ｒｌ型半導体基板、１
２．１５，１８，１９，２０・・・・・・酸化シリコン
膜、１３・・・・・・窒化シリコン膜、１４・・・・・
Ｐ 型多結晶シリコン膜である。 皿 １ ＼ 代理人 弁理± １ツタ 原 ３．．１ｔｏ ２０３０
４０ Ａ如ン枳敢時間〔躬 躬６圀
す工程順断面図、第４図、第５図は各々本発明の笑施例
の製造方法を示す工程順断面図、第６図は本発明を用い
た場合の多結晶シリコン膜の層抵抗特性會示す特性図で
ある。 なお図において、１１・・・・・ｒｌ型半導体基板、１
２．１５，１８，１９，２０・・・・・・酸化シリコン
膜、１３・・・・・・窒化シリコン膜、１４・・・・・
Ｐ 型多結晶シリコン膜である。 皿 １ ＼ 代理人 弁理± １ツタ 原 ３．．１ｔｏ ２０３０
４０ Ａ如ン枳敢時間〔躬 躬６圀
Claims (1)
- 【特許請求の範囲】 （１）半導体基板表面に第１導電型不純物の添加された
多結晶シリコン膜を形成する工程と、該多結晶シリコン
膜上に、気相成長法又はプラズマ気相成長法による酸化
シリコン膜を形成する工程と、該、積層膜に半導体基板
表面に達する開孔を設ける工程と、その後に加圧又は常
圧の熱酸化法を用いて前記多結晶シリコン膜表面及びそ
の側面と、露出した前記半導体基体表面に酸化シリコン
膜全形成する工程とを含むことを特徴とする半導体装置
の製造方法。 伐Ｊ 第１導電紬半導体基板表面に酸化シリコン膜、窒
化シリコン膜、及び第２導電型不純物の添加ケれた多結
晶シリコン膜層全形成する工程と、該多結晶シリコン膜
上に気相成長法又はプラズマ気相成長法による酸化シリ
コンＪｕｌ形成する工程と、該気相成長法による酸化シ
リコン膜及び多結晶シーリコン膜を部分的に除去して窒
化シリコン膜に達する開孔全役ける工程と、加圧又は常
圧の熱酸化法を用いて前記多結晶シリコン膜表面及びそ
の側面に酸化シリコン膜を形成する工程を含むこと全特
徴とする半導体装置の製造方法。 （３）半導体基板表面に不純物の添加された多結晶シリ
コン）摸全部分的に形成する工程と、該多結シリコン膜
表面に部分的に気相成長法による酸化シリコン膜全形成
する工程と、その後に熱酸化法により該多結晶シリコン
膜表面を酸化する工程と金含むこと全特徴と１−る半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14690983A JPS6037773A (ja) | 1983-08-11 | 1983-08-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14690983A JPS6037773A (ja) | 1983-08-11 | 1983-08-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6037773A true JPS6037773A (ja) | 1985-02-27 |
Family
ID=15418307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14690983A Pending JPS6037773A (ja) | 1983-08-11 | 1983-08-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037773A (ja) |
-
1983
- 1983-08-11 JP JP14690983A patent/JPS6037773A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63193562A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS60201666A (ja) | 半導体装置 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPH0451068B2 (ja) | ||
| JPH09181311A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS6037773A (ja) | 半導体装置の製造方法 | |
| JPH02130852A (ja) | 半導体装置 | |
| JPH01259546A (ja) | 半導体装置の製造方法 | |
| JPS5923476B2 (ja) | 半導体装置の製造方法 | |
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JPH0523497B2 (ja) | ||
| JPH03163832A (ja) | 半導体装置 | |
| KR19980058438A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JPH02218164A (ja) | Ｍｉｓ型電界効果トランジスタ | |
| JPH0335528A (ja) | 半導体装置の製造方法 | |
| JPS60140757A (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH05183156A (ja) | 半導体装置及びその製造方法 | |
| JPH0294633A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6163057A (ja) | Ｍｉｓｆｅｔとその製造方法 | |
| JPH01107577A (ja) | 電界効果トランジスタの製造方法 | |
| JPH08288308A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61147575A (ja) | 半導体装置の製造方法 | |
| JPS63224363A (ja) | 半導体集積回路の製造方法 | |
| JPH0239439A (ja) | 半導体装置の製造方法 |