JPS603716B2 - 電荷結合素子に対する直線性出力増幅器 - Google Patents
電荷結合素子に対する直線性出力増幅器Info
- Publication number
- JPS603716B2 JPS603716B2 JP52006686A JP668677A JPS603716B2 JP S603716 B2 JPS603716 B2 JP S603716B2 JP 52006686 A JP52006686 A JP 52006686A JP 668677 A JP668677 A JP 668677A JP S603716 B2 JPS603716 B2 JP S603716B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- transistor
- input
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/30—Time-delay networks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Amplifiers (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
この発明は電荷結合素子に対する直線性出力増幅器に係
る。
る。
電荷結合素子はアナログレフトレジスタとして使用可能
なので、アナログ信号の処理に対し重要である。
なので、アナログ信号の処理に対し重要である。
電荷結合素子の普通の出力回路は、ソースフオロワとし
て構成される。その際著しい負荷抵抗を持つＭＯＳソー
スフオロワの非道線特性は、高抵抗のソース抵抗により
充分に直線性にされる。ＰｒＭｅｄｉｎ鱗ｏｆｔｈｅｌ
ＥＥＥ、６３巻、１号、１９７８王１月、斑乃至６７頁
掲載のＤ．Ｆ．Ｂａｒｂｅ氏の論文“ｌｍａｇｎｇｄｅ
ｖｉｃｅｓ 雌ｌｎｇ ｔｈｅ ｃｈａｒ群ｃｏｕｐｌ
ｅｄｃｏｍｅｐｒにかかる出力回路が記載されている。
しかしこの回路の高抵抗のソース抵抗は、出力回路の上
部限界周波数を著しく低下させる欠点をもたらす。他の
欠点はかかるソースフオロワの増幅度が常に１より小さ
い点にある。この発明の目的は上記の欠点を除去した、
電荷結合素子に対する直線性出力増幅器を得ることにあ
る。この目的を達成するためこの発明により、増幅器が
スイッチングトランジスタおよび負荷素子を備え、スイ
ッチングトランジスタおよび負荷素子は増幅器の出力点
において直列に接続され、スイッチングトランジスタの
ゲート端子が増幅器の入力を表わし、増幅器の入力がＣ
ＣＤ回路と接続され、増幅器の出力および入力の間にト
ランジスタが備えられ、これにより入力が出力と電気的
に接続可能であるようにされるのである。
て構成される。その際著しい負荷抵抗を持つＭＯＳソー
スフオロワの非道線特性は、高抵抗のソース抵抗により
充分に直線性にされる。ＰｒＭｅｄｉｎ鱗ｏｆｔｈｅｌ
ＥＥＥ、６３巻、１号、１９７８王１月、斑乃至６７頁
掲載のＤ．Ｆ．Ｂａｒｂｅ氏の論文“ｌｍａｇｎｇｄｅ
ｖｉｃｅｓ 雌ｌｎｇ ｔｈｅ ｃｈａｒ群ｃｏｕｐｌ
ｅｄｃｏｍｅｐｒにかかる出力回路が記載されている。
しかしこの回路の高抵抗のソース抵抗は、出力回路の上
部限界周波数を著しく低下させる欠点をもたらす。他の
欠点はかかるソースフオロワの増幅度が常に１より小さ
い点にある。この発明の目的は上記の欠点を除去した、
電荷結合素子に対する直線性出力増幅器を得ることにあ
る。この目的を達成するためこの発明により、増幅器が
スイッチングトランジスタおよび負荷素子を備え、スイ
ッチングトランジスタおよび負荷素子は増幅器の出力点
において直列に接続され、スイッチングトランジスタの
ゲート端子が増幅器の入力を表わし、増幅器の入力がＣ
ＣＤ回路と接続され、増幅器の出力および入力の間にト
ランジスタが備えられ、これにより入力が出力と電気的
に接続可能であるようにされるのである。
この発明の重要な利点は、半導体チップにおいて増幅器
ｖ２１が達成可能であり、この発明によるＭＯＳ増幅器
が常に直線領域で動作する点にある。
ｖ２１が達成可能であり、この発明によるＭＯＳ増幅器
が常に直線領域で動作する点にある。
この発明の他の利点は、この発明のＭＯＳ増幅器の雑音
が、増幅器の飽和動作で動作することにより極めて小さ
い点にある。
が、増幅器の飽和動作で動作することにより極めて小さ
い点にある。
従って増幅器の雑音は全回路の全雑音に対し小さい。次
に図面についてこの発明を説明する。
に図面についてこの発明を説明する。
第１図および第３図はこの発明による直線性出力増幅器
の回路およびＣＣＤ回路への接続を線図的表現で示す。
の回路およびＣＣＤ回路への接続を線図的表現で示す。
第２図は第１図によるこの発明の増幅器の動作特性を示
す。第１図はＣＣＤ回路の出力段を示す。
す。第１図はＣＣＤ回路の出力段を示す。
之は半導体材料例えばシリコンから成る基板１から成る
。シリコン基板１と反対にドーブされた出力拡散領域を
２で示す。この出力拡散領域はスイッチングトランジス
タ６のゲート電極６２と接続される。このスイッチング
トランジスタ６は点６１において直列に接続されたトラ
ンジスタ７と一緒に出力増幅器８を形成する。その際ゲ
ート端子６２は出力増幅器の入力を、しかして点６１を
表わす。スイッチングトランジスタ６は一方において点
６１と、他方において第１の給電電圧端子６３と接続さ
れる。トランジスタ７は一方において点６１と、他方に
おいて第２の給電電圧端子７２と接続される。給電電圧
Ｕ。ｏは第１の給電電圧端子６３および第２の給電電圧
端子７２の間に存在する。端子６３は接地すると有利で
ある。トランジスタ７は負荷トランジスタとして役立つ
。
。シリコン基板１と反対にドーブされた出力拡散領域を
２で示す。この出力拡散領域はスイッチングトランジス
タ６のゲート電極６２と接続される。このスイッチング
トランジスタ６は点６１において直列に接続されたトラ
ンジスタ７と一緒に出力増幅器８を形成する。その際ゲ
ート端子６２は出力増幅器の入力を、しかして点６１を
表わす。スイッチングトランジスタ６は一方において点
６１と、他方において第１の給電電圧端子６３と接続さ
れる。トランジスタ７は一方において点６１と、他方に
おいて第２の給電電圧端子７２と接続される。給電電圧
Ｕ。ｏは第１の給電電圧端子６３および第２の給電電圧
端子７２の間に存在する。端子６３は接地すると有利で
ある。トランジスタ７は負荷トランジスタとして役立つ
。
そのゲートは給電電圧端子７２と接続されるか、或は点
７１１こおいて別個の給電電圧と接続される。各議出し
過程の前に増幅器はその動作点にリセットする必要があ
る。この動作点は常に増幅器の伝送特性の直線範囲に存
在すべきである。この目的でトランジスタ４を備え、之
はそのゲート端子４１を経て制御可能であり、かつその
導適状態において出力増幅器の出力６１を入力６２と援
続する。トランジスタ４が電圧パルス◇４，の補助によ
り導適状態にセットされた場合、出力増幅器の出力６１
が入力６２と接続される。その際第２図に示す動作点Ｐ
或はＰ′に調整される。第２図は出力増幅器の出力６１
に存在する電圧Ｕ＾と、入力６２に印加される電圧ＵＦ
との関係を示す。動作点Ｐ或はＰ′は、出力電圧Ｕ＾が
入力電圧ＯＥと等しいことによって特徴ずけられる。第
２図において動作点Ｐ或はＰ′を通って画かれた直線Ｇ
は、伝送特性を直線範囲ＫＬ或はＫ′Ｌおよび非直線範
囲ＫＮ或はＫ′Ｎに分離する。伝送特性およびその性質
はＭｃ ＧｒａｗＨｉｌｌ社、米国、１９７６年版Ｒ．
日．Ｃｒａｗｆｏｒｄ氏著の書籍“ＭＯＳＦＥＴ ｉｎ
ｃｉ−ｒｃｕｉｔｄｅｓｉｇｎ’’に記載されている。
導通したトランジスタ或はそのゲート端子４１に印加さ
れた電圧パルスで４，により出力増幅器は動作点Ｐ或は
Ｐ′にセットされ、同時に出力拡散領域２がトランジス
タ７を経てバイアスされる。
７１１こおいて別個の給電電圧と接続される。各議出し
過程の前に増幅器はその動作点にリセットする必要があ
る。この動作点は常に増幅器の伝送特性の直線範囲に存
在すべきである。この目的でトランジスタ４を備え、之
はそのゲート端子４１を経て制御可能であり、かつその
導適状態において出力増幅器の出力６１を入力６２と援
続する。トランジスタ４が電圧パルス◇４，の補助によ
り導適状態にセットされた場合、出力増幅器の出力６１
が入力６２と接続される。その際第２図に示す動作点Ｐ
或はＰ′に調整される。第２図は出力増幅器の出力６１
に存在する電圧Ｕ＾と、入力６２に印加される電圧ＵＦ
との関係を示す。動作点Ｐ或はＰ′は、出力電圧Ｕ＾が
入力電圧ＯＥと等しいことによって特徴ずけられる。第
２図において動作点Ｐ或はＰ′を通って画かれた直線Ｇ
は、伝送特性を直線範囲ＫＬ或はＫ′Ｌおよび非直線範
囲ＫＮ或はＫ′Ｎに分離する。伝送特性およびその性質
はＭｃ ＧｒａｗＨｉｌｌ社、米国、１９７６年版Ｒ．
日．Ｃｒａｗｆｏｒｄ氏著の書籍“ＭＯＳＦＥＴ ｉｎ
ｃｉ−ｒｃｕｉｔｄｅｓｉｇｎ’’に記載されている。
導通したトランジスタ或はそのゲート端子４１に印加さ
れた電圧パルスで４，により出力増幅器は動作点Ｐ或は
Ｐ′にセットされ、同時に出力拡散領域２がトランジス
タ７を経てバイアスされる。
続いて電荷パケットがバイアスされたｐｎ遷移部の空間
電荷領域２１中に達すると、トランジスタ６のゲートに
おける電圧は低下し、このことは入力６２における入力
電圧Ｕ耳が４・さくなることを意味する。議出し過程の
際トランジスタ４は閉塞される。この理由から特性曲線
ＫＬ或はＫ′Ｌが、殊に動作点Ｐ或はＰ′から小さいＵ
Ｅ値の方向に、従って出力電圧Ｕ＾の大きい値の方向に
移行される。このことは動作特性の直線部分ＫＬ或はＫ
′Ｌが使用され、そのために信号の直線増幅が得られる
ことを意味する。第２図に種々の抵抗比に対する２個の
特性曲線を示す。
電荷領域２１中に達すると、トランジスタ６のゲートに
おける電圧は低下し、このことは入力６２における入力
電圧Ｕ耳が４・さくなることを意味する。議出し過程の
際トランジスタ４は閉塞される。この理由から特性曲線
ＫＬ或はＫ′Ｌが、殊に動作点Ｐ或はＰ′から小さいＵ
Ｅ値の方向に、従って出力電圧Ｕ＾の大きい値の方向に
移行される。このことは動作特性の直線部分ＫＬ或はＫ
′Ｌが使用され、そのために信号の直線増幅が得られる
ことを意味する。第２図に種々の抵抗比に対する２個の
特性曲線を示す。
特性曲線Ｋ′ＬがＫＬの方向に、従って大きい増幅の方
向にシフトすればする程、ｐｎ遷移部をバイアスする電
圧ＵＲ或はＵ′Ｒは小さい。従って所与のＣＣＤによっ
て最大の増幅が達成され、これは普通のＣＣＤ回路にお
いて２乃至８のオーダである。第１図に示すトランジス
タ３および５は、トランジスタ４に対称に直列に接続さ
れ、かつそのゲート端子が端子３１を経て共通に制御可
能であるが、之は増幅器の出力６１に、或はＣＣＤの出
力拡散領域２に電圧パルス？４，のクロツク結合が達し
ないために役立つ。
向にシフトすればする程、ｐｎ遷移部をバイアスする電
圧ＵＲ或はＵ′Ｒは小さい。従って所与のＣＣＤによっ
て最大の増幅が達成され、これは普通のＣＣＤ回路にお
いて２乃至８のオーダである。第１図に示すトランジス
タ３および５は、トランジスタ４に対称に直列に接続さ
れ、かつそのゲート端子が端子３１を経て共通に制御可
能であるが、之は増幅器の出力６１に、或はＣＣＤの出
力拡散領域２に電圧パルス？４，のクロツク結合が達し
ないために役立つ。
これらトランジスタのゲート端子は一定の直流電圧Ｕｏ
にある。この発明の出力増幅器は制御電極（ＣＣＤ電極
）に接続することもできる。
にある。この発明の出力増幅器は制御電極（ＣＣＤ電極
）に接続することもできる。
その際出力増幅器が拡散領域と接続される前述の装置と
は反対に、電荷を破壊ないこ論出すことができる。第３
図は出力増幅器のＣＣＤ制御電極への穣綾を示す。制御
電極は９で示してある。既に第１図について述べた第３
図の各部には対応する参照記号をつけてある。
は反対に、電荷を破壊ないこ論出すことができる。第３
図は出力増幅器のＣＣＤ制御電極への穣綾を示す。制御
電極は９で示してある。既に第１図について述べた第３
図の各部には対応する参照記号をつけてある。
【図面の簡単な説明】
第１図および第３図はこの発明による直線性出力増幅器
の回路およびＣＣＤ回路への接続を線図的表現で示し、
第２図は第１図によるこの発明の増幅器の動作特性を示
す。 Ｆｉ９．１ Ｆｉ９．２ Ｆｉｇ．３
の回路およびＣＣＤ回路への接続を線図的表現で示し、
第２図は第１図によるこの発明の増幅器の動作特性を示
す。 Ｆｉ９．１ Ｆｉ９．２ Ｆｉｇ．３
Claims (1)
- 【特許請求の範囲】 １ 増幅器８はスイツチングトランジスタ６および負荷
素子７を備え、スイツチングトランジスタ６および負荷
素子７は、増幅器８の出力を表わす点６１において直列
に接続され、スイツチングトランジスタ６のゲート端子
６２が増幅器８の入力を表わし、増幅器８の入力６２が
ＣＣＤ回路と接続され、増幅器８の出力６１および入力
６２の間のトランジスタ４が備えられ、これにより入力
６２が出力６１と電気的に接続可能であることを特徴と
する電荷結合素子に対する直線性出力増幅器。 ２ 負荷素子７は電界効果トランジスタであり、その負
荷抵抗はゲート端子７１の電圧の印加により変化可能で
あることを特徴とする特許請求の範囲第１項記載の出力
増幅器。 ３ トランジスタ４の制御パルスφ＿４＿１によるクロ
ツク結合を阻止するため、トランジスタ４および増幅器
８の入力６２の間にトランジスタ３が挿入され、かつト
ランジスタ４および増幅器８の出力６１の間にトランジ
スタ５が挿入され、両トランジスタ３，５のゲート端子
が端子３１と接続されることを特徴とする特許請求の範
囲第１項或は第２項記載の出力増幅器。 ４ スイツチングトランジスタ６、負荷素子７、トラン
ジスタ４および両トランジスタ３，５はＭＯＳ電界効果
形トランジスタであることを特徴とする特許請求の範囲
第１項ないし第３項のいずれかに記載の出力増幅器。 ５ 増幅器の入力６２はＣＣＤ回路の出力拡散領域２と
接続されることを特徴とする特許請求の範囲第１項ない
し第４項のいずれかに記載の出力増幅器。 ６ 増幅器の入力６２はＣＣＤ回路の制御電極９と接続
されることを特徴とする特許請求の範囲第１項ないし第
４項のいずれかに記載の出力増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE26025207 | 1976-01-23 | ||
| DE19762602520 DE2602520B2 (de) | 1976-01-23 | 1976-01-23 | Linearer ausgangsverstaerker fuer ladungsgekoppelte elemente |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5291623A JPS5291623A (en) | 1977-08-02 |
| JPS603716B2 true JPS603716B2 (ja) | 1985-01-30 |
Family
ID=5968126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52006686A Expired JPS603716B2 (ja) | 1976-01-23 | 1977-01-24 | 電荷結合素子に対する直線性出力増幅器 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4074206A (ja) |
| JP (1) | JPS603716B2 (ja) |
| BE (1) | BE850641A (ja) |
| DE (1) | DE2602520B2 (ja) |
| FR (1) | FR2339284A1 (ja) |
| GB (1) | GB1511984A (ja) |
| IT (1) | IT1076529B (ja) |
| NL (1) | NL7700391A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2258783B1 (ja) * | 1974-01-25 | 1977-09-16 | Valentin Camille | |
| DE2839834A1 (de) * | 1978-09-13 | 1980-03-27 | Siemens Ag | Lineare ausgangsstufe fuer ladungsgekoppelte schaltungen |
| US4388532A (en) * | 1981-04-27 | 1983-06-14 | Eastman Kodak Company | Solid state image sensor with image sensing elements having charge coupled photocapacitors and a floating gate amplifier |
| JP2672507B2 (ja) * | 1987-05-21 | 1997-11-05 | 株式会社東芝 | 電荷転送素子 |
| NL8701528A (nl) * | 1987-06-30 | 1989-01-16 | Philips Nv | Halfgeleiderinrichting voozien van een ladingsoverdrachtinrichting. |
| DE3886040D1 (de) * | 1988-08-08 | 1994-01-13 | Siemens Ag | Breitbandsignal-Koppeleinrichtung. |
| JP2666522B2 (ja) * | 1990-05-14 | 1997-10-22 | 日本電気株式会社 | 電荷転送装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3392341A (en) * | 1965-09-10 | 1968-07-09 | Rca Corp | Self-biased field effect transistor amplifier |
| US3656011A (en) * | 1971-02-02 | 1972-04-11 | Rca Corp | Charge coupled device |
| US3836862A (en) * | 1972-08-14 | 1974-09-17 | Gen Instrument Corp | Field effect transistor linear amplifier with clocked biasing means |
| JPS5339211B2 (ja) * | 1973-10-26 | 1978-10-20 |
-
1976
- 1976-01-23 DE DE19762602520 patent/DE2602520B2/de active Granted
-
1977
- 1977-01-04 FR FR7700046A patent/FR2339284A1/fr active Granted
- 1977-01-14 IT IT19296/77A patent/IT1076529B/it active
- 1977-01-14 US US05/759,352 patent/US4074206A/en not_active Expired - Lifetime
- 1977-01-14 NL NL7700391A patent/NL7700391A/xx not_active Application Discontinuation
- 1977-01-21 BE BE174290A patent/BE850641A/xx not_active IP Right Cessation
- 1977-01-24 GB GB2731/77A patent/GB1511984A/en not_active Expired
- 1977-01-24 JP JP52006686A patent/JPS603716B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US4074206A (en) | 1978-02-14 |
| DE2602520B2 (de) | 1978-02-02 |
| GB1511984A (en) | 1978-05-24 |
| BE850641A (fr) | 1977-05-16 |
| JPS5291623A (en) | 1977-08-02 |
| DE2602520C3 (ja) | 1978-10-05 |
| FR2339284B1 (ja) | 1980-10-17 |
| IT1076529B (it) | 1985-04-27 |
| DE2602520A1 (de) | 1977-07-28 |
| FR2339284A1 (fr) | 1977-08-19 |
| NL7700391A (nl) | 1977-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3914702A (en) | Complementary field-effect transistor amplifier | |
| US3031588A (en) | Low drift transistorized gating circuit | |
| KR920019087A (ko) | 승산기 및 이 승산기에 사용되는 제곱 회로 | |
| KR920001828A (ko) | 적분 회로 | |
| EP0448951B1 (en) | Low-noise amplifier with high input impedance, particularly for microphones | |
| Berglund | Analog performance limitations of charge-transfer dynamic shift registers | |
| KR970031232A (ko) | 차동증폭기를 갖는 이득 제어 증폭회로(gain controlled amplification circuit having differential amplifier) | |
| JPS603716B2 (ja) | 電荷結合素子に対する直線性出力増幅器 | |
| JPS614310A (ja) | レベルシフト回路 | |
| KR900000992B1 (ko) | Mos 트랜지스터 증폭기 | |
| US2773250A (en) | Device for storing information | |
| US3281718A (en) | Field effect transistor amplitude modulator | |
| US3986060A (en) | Compound transistor circuitry | |
| US3449683A (en) | Operational thin film amplifier | |
| US4059811A (en) | Integrated circuit amplifier | |
| US3443240A (en) | Gain control biasing circuits for field-effect transistors | |
| US2936424A (en) | Transistor amplifier | |
| JP2005507202A5 (ja) | ||
| US3460050A (en) | Integrated circuit amplifier | |
| TW589781B (en) | Gain stage that minimizes the miller effect | |
| US5430413A (en) | High gain, low distortion, faster switching transistor | |
| JPH0461524B2 (ja) | ||
| US3582801A (en) | Voltage amplifying circuit | |
| JP3147597B2 (ja) | モノリシック集積回路 | |
| JPH1065464A (ja) | マイクロ波回路 |