JPS6037147A - 電極配線 - Google Patents
電極配線Info
- Publication number
- JPS6037147A JPS6037147A JP14497083A JP14497083A JPS6037147A JP S6037147 A JPS6037147 A JP S6037147A JP 14497083 A JP14497083 A JP 14497083A JP 14497083 A JP14497083 A JP 14497083A JP S6037147 A JPS6037147 A JP S6037147A
- Authority
- JP
- Japan
- Prior art keywords
- psg
- film
- electrode wiring
- electrode
- mol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、電極配線に関し、詳しくはMo、Wを用いた
電極配線に関する。
電極配線に関する。
周知のように、従来M O/ S i02 + W/
S ’ 02という電極配線構造が一般に用いられてい
るが、この構造では、■素子作成工程中でMO,Wが酸
化しやすい、■イオン打込みの際のマスクにならない(
チャネリング現象)、■界面電気特性が悪い、などの欠
点があった。また層間絶縁膜としてPSGを用いて、界
面電気特性を改良する方法や、酸化防止、チャネリング
防止のためにMo、W上にPSGを被着する方法も提案
されているが、前者だけではイオン打込みとアニール工
程が必要な場合(セルファライン方式)では、MO,W
/5lOz構造と同様に制酸化、耐チャネリングに問題
があり、後者だけではN a+等による界面特性の不良
防止に問題があった。
S ’ 02という電極配線構造が一般に用いられてい
るが、この構造では、■素子作成工程中でMO,Wが酸
化しやすい、■イオン打込みの際のマスクにならない(
チャネリング現象)、■界面電気特性が悪い、などの欠
点があった。また層間絶縁膜としてPSGを用いて、界
面電気特性を改良する方法や、酸化防止、チャネリング
防止のためにMo、W上にPSGを被着する方法も提案
されているが、前者だけではイオン打込みとアニール工
程が必要な場合(セルファライン方式)では、MO,W
/5lOz構造と同様に制酸化、耐チャネリングに問題
があり、後者だけではN a+等による界面特性の不良
防止に問題があった。
本発明の目的は、上記の2つの方法を順次結び合わせた
工程を用いることで、上記従来の問題を解決し、Mo、
Wを用いた安定な電極配線を提供することにある。
工程を用いることで、上記従来の問題を解決し、Mo、
Wを用いた安定な電極配線を提供することにある。
上記目的を達成するため、本発明ではMO,W膜の上に
二層のPSG膜を被着した電極配線構造を用いた。W表
面上の一層目のPSGは、アニー少工程での表面からの
酸素を防ぐだけでなく、イオン打込みの際のマスクにな
る。また、二層目のPSG膜中のリン(P)には、Wの
汚染によるW/ S=i 02界面特性の劣化を防止す
る働きがある。
二層のPSG膜を被着した電極配線構造を用いた。W表
面上の一層目のPSGは、アニー少工程での表面からの
酸素を防ぐだけでなく、イオン打込みの際のマスクにな
る。また、二層目のPSG膜中のリン(P)には、Wの
汚染によるW/ S=i 02界面特性の劣化を防止す
る働きがある。
本発明は、PSG/PSG/Mo (W)という構造に
よって耐酸化性、耐チャネリング性や、不安定な界面特
性の問題を解決するものであって、たとえばPEGをC
VD (Chemical ■apor 1)epo
−5ition )で被着することでこの構造は容易に
実現することができる。
よって耐酸化性、耐チャネリング性や、不安定な界面特
性の問題を解決するものであって、たとえばPEGをC
VD (Chemical ■apor 1)epo
−5ition )で被着することでこの構造は容易に
実現することができる。
以下、本発明の詳細な説明する。
実施例1
第1図にPSG/P8G/W構造を用いたトランジスタ
の作製工程を示す。第1図(1)に示すように、P形j
3i(100)基板1上にLOCO8構造をつくりゲー
ト酸化膜2を20nm形成した後、厚さ350nmのW
膜3をスパッタ蒸着し、さらにPSG膜4を常圧CVD
によって被着した。
の作製工程を示す。第1図(1)に示すように、P形j
3i(100)基板1上にLOCO8構造をつくりゲー
ト酸化膜2を20nm形成した後、厚さ350nmのW
膜3をスパッタ蒸着し、さらにPSG膜4を常圧CVD
によって被着した。
P8G膜4の膜厚は(ionm、p濃度は6mot%と
した。その後、フォトレジストをマスクにしてエツチン
グを行ない、P S G / W/ S i 02の電
極配線を形成した。つぎに第1図(2)に示すように、
拡散層を形成するためにAsを80keV、ドーズ量5
X 1016/ cm2打込んだのち、90011:
’。
した。その後、フォトレジストをマスクにしてエツチン
グを行ない、P S G / W/ S i 02の電
極配線を形成した。つぎに第1図(2)に示すように、
拡散層を形成するためにAsを80keV、ドーズ量5
X 1016/ cm2打込んだのち、90011:
’。
15分間N2中でアニールした。加熱雰囲気としてN2
0を添・加したH?を用いれば、Wを酸化させないので
、N2に比べてWの酸化の問題がない。
0を添・加したH?を用いれば、Wを酸化させないので
、N2に比べてWの酸化の問題がない。
その後に、層間絶縁膜としてPSGSbO200nm程
積層しPSG/PSG/W購造の電極を形成した。次に
周知のホトエツチングによって導通穴をあけ、アルミニ
ウム電極を形成して素子を作製した。
積層しPSG/PSG/W購造の電極を形成した。次に
周知のホトエツチングによって導通穴をあけ、アルミニ
ウム電極を形成して素子を作製した。
この工程において、PSGB!A4の膜厚が20nm以
上であればチャネリングによる特性変化はみられなかっ
た。また、膜厚が100 n m以上になると熱処理時
にWの界面から剥離した。また、リン濃度が13mot
%以上になると、アニールによってPがWを通り抜けて
W下のゲート酸化膜中に多くとりこまれ、しきい値電圧
Vthが変動するといつた問題が生じた。また、層間の
PSGSbO2ン濃度については、4mot%以下にな
ると界面特性の劣化が見られた。したがって、PEG膜
4の膜厚が2Qnm以上1100n以下、りん濃度θ〜
3mot%、PSGSbO2厚500nm、 りん濃度
4〜12m01%の場合には、障害が生ぜず、好ましい
特性が得られた。
上であればチャネリングによる特性変化はみられなかっ
た。また、膜厚が100 n m以上になると熱処理時
にWの界面から剥離した。また、リン濃度が13mot
%以上になると、アニールによってPがWを通り抜けて
W下のゲート酸化膜中に多くとりこまれ、しきい値電圧
Vthが変動するといつた問題が生じた。また、層間の
PSGSbO2ン濃度については、4mot%以下にな
ると界面特性の劣化が見られた。したがって、PEG膜
4の膜厚が2Qnm以上1100n以下、りん濃度θ〜
3mot%、PSGSbO2厚500nm、 りん濃度
4〜12m01%の場合には、障害が生ぜず、好ましい
特性が得られた。
実施例2
熱酸化膜を形成したSiウェハ上にWを350nm蒸着
した基板を、0!1中で800’C,30分間加熱する
と、Wはすべて酸化してしまい基板より剥離した。そこ
でW上にPSG膜′f:350 nm程、CVD法で被
着した後に、02中で800C130分間加熱しても、
Wは酸化しなかった。Wの酸化については、加熱後W上
のPEGを除去してW表面を光電子分光法によって調べ
た。本実施例によって、PEGで覆うことでWの耐酸化
性は著しく向上したことがわかる。
した基板を、0!1中で800’C,30分間加熱する
と、Wはすべて酸化してしまい基板より剥離した。そこ
でW上にPSG膜′f:350 nm程、CVD法で被
着した後に、02中で800C130分間加熱しても、
Wは酸化しなかった。Wの酸化については、加熱後W上
のPEGを除去してW表面を光電子分光法によって調べ
た。本実施例によって、PEGで覆うことでWの耐酸化
性は著しく向上したことがわかる。
本発明によれば、Wの酸化、チャネリングを防止でき、
しかも■thの変動を防止できるために実用上極めて有
用である。
しかも■thの変動を防止できるために実用上極めて有
用である。
第1図は、本発明の一実施例を示す工程図である。
1・・・P型5i(100)基板、2・・・酸化シリコ
ン膜、3・・・タングステン膜、4・・・PEG膜、訃
・・PEG膜、6・・・アルミニウム電極。
ン膜、3・・・タングステン膜、4・・・PEG膜、訃
・・PEG膜、6・・・アルミニウム電極。
Claims (1)
- 【特許請求の範囲】 1、 モリブデン(MO)、タングステン(W)を材料
とする電極配線において、電極配線表面(側面にはない
)を第10PSGで覆い、さらに電極配線全体を第2の
PSGで覆うことを特徴とする電極配線。 2、第1のPSG膜の組成を、0≦Pa Os (モル
%)≦8、第2のPSG膜の組成を、4≦hos (モ
ル%)≦12としたことを特徴とする特許請求の範囲第
1項記載の電極配線。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14497083A JPS6037147A (ja) | 1983-08-10 | 1983-08-10 | 電極配線 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14497083A JPS6037147A (ja) | 1983-08-10 | 1983-08-10 | 電極配線 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6037147A true JPS6037147A (ja) | 1985-02-26 |
Family
ID=15374428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14497083A Pending JPS6037147A (ja) | 1983-08-10 | 1983-08-10 | 電極配線 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6037147A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01181442A (ja) * | 1988-01-08 | 1989-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1983
- 1983-08-10 JP JP14497083A patent/JPS6037147A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01181442A (ja) * | 1988-01-08 | 1989-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4505028A (en) | Method of producing semiconductor device | |
JPS5946107B2 (ja) | Mis型半導体装置の製造法 | |
JPS61134055A (ja) | 半導体装置の製造方法 | |
JPH01129460A (ja) | 薄膜トランジスタの製造方法 | |
US5705845A (en) | Semiconductor device with particular metal silicide film | |
EP0032042B1 (en) | An insulated gate field effect transistor | |
JPS6037147A (ja) | 電極配線 | |
JPH0628315B2 (ja) | 半導体装置 | |
JPH02298074A (ja) | Mos型トランジスタの製造方法 | |
JPS60193333A (ja) | 半導体装置の製造方法 | |
JPS5966165A (ja) | 電極配線およびその製造方法 | |
JPH0196960A (ja) | 半導体装置 | |
JPS5892268A (ja) | 半導体装置の製造方法 | |
JPH05183117A (ja) | 半導体装置およびその製造方法 | |
JPS61228661A (ja) | 半導体装置及びその製造方法 | |
JPH04155967A (ja) | 半導体装置の製造方法 | |
JPS61263243A (ja) | 高融点金属シリサイド配線の製造方法 | |
JPS59138363A (ja) | 半導体装置及びその製造方法 | |
JPS6163027A (ja) | 半導体装置の製造方法 | |
JPH01147869A (ja) | 半導体装置の製造方法 | |
JPS58164241A (ja) | 半導体装置の製造方法 | |
JPS62263658A (ja) | 半導体装置およびその製造方法 | |
JPH0231467A (ja) | 不揮発性半導体記億装置の製造方法 | |
JPS60134469A (ja) | 半導体装置の製造方法 | |
JPH02103930A (ja) | 半導体装置の製造方法 |