JPS6037147A - 電極配線 - Google Patents
電極配線Info
- Publication number
- JPS6037147A JPS6037147A JP14497083A JP14497083A JPS6037147A JP S6037147 A JPS6037147 A JP S6037147A JP 14497083 A JP14497083 A JP 14497083A JP 14497083 A JP14497083 A JP 14497083A JP S6037147 A JPS6037147 A JP S6037147A
- Authority
- JP
- Japan
- Prior art keywords
- psg
- film
- electrode wiring
- electrode
- mol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、電極配線に関し、詳しくはＭｏ、Ｗを用いた
電極配線に関する。
電極配線に関する。
周知のように、従来Ｍ Ｏ／ Ｓ ｉ０２ ＋ Ｗ／
Ｓ ’ ０２という電極配線構造が一般に用いられてい
るが、この構造では、■素子作成工程中でＭＯ，Ｗが酸
化しやすい、■イオン打込みの際のマスクにならない（
チャネリング現象）、■界面電気特性が悪い、などの欠
点があった。また層間絶縁膜としてＰＳＧを用いて、界
面電気特性を改良する方法や、酸化防止、チャネリング
防止のためにＭｏ、Ｗ上にＰＳＧを被着する方法も提案
されているが、前者だけではイオン打込みとアニール工
程が必要な場合（セルファライン方式）では、ＭＯ，Ｗ
／５ｌＯｚ構造と同様に制酸化、耐チャネリングに問題
があり、後者だけではＮ ａ＋等による界面特性の不良
防止に問題があった。
Ｓ ’ ０２という電極配線構造が一般に用いられてい
るが、この構造では、■素子作成工程中でＭＯ，Ｗが酸
化しやすい、■イオン打込みの際のマスクにならない（
チャネリング現象）、■界面電気特性が悪い、などの欠
点があった。また層間絶縁膜としてＰＳＧを用いて、界
面電気特性を改良する方法や、酸化防止、チャネリング
防止のためにＭｏ、Ｗ上にＰＳＧを被着する方法も提案
されているが、前者だけではイオン打込みとアニール工
程が必要な場合（セルファライン方式）では、ＭＯ，Ｗ
／５ｌＯｚ構造と同様に制酸化、耐チャネリングに問題
があり、後者だけではＮ ａ＋等による界面特性の不良
防止に問題があった。
本発明の目的は、上記の２つの方法を順次結び合わせた
工程を用いることで、上記従来の問題を解決し、Ｍｏ、
Ｗを用いた安定な電極配線を提供することにある。
工程を用いることで、上記従来の問題を解決し、Ｍｏ、
Ｗを用いた安定な電極配線を提供することにある。
上記目的を達成するため、本発明ではＭＯ，Ｗ膜の上に
二層のＰＳＧ膜を被着した電極配線構造を用いた。Ｗ表
面上の一層目のＰＳＧは、アニー少工程での表面からの
酸素を防ぐだけでなく、イオン打込みの際のマスクにな
る。また、二層目のＰＳＧ膜中のリン（Ｐ）には、Ｗの
汚染によるＷ／ Ｓ＝ｉ ０２界面特性の劣化を防止す
る働きがある。
二層のＰＳＧ膜を被着した電極配線構造を用いた。Ｗ表
面上の一層目のＰＳＧは、アニー少工程での表面からの
酸素を防ぐだけでなく、イオン打込みの際のマスクにな
る。また、二層目のＰＳＧ膜中のリン（Ｐ）には、Ｗの
汚染によるＷ／ Ｓ＝ｉ ０２界面特性の劣化を防止す
る働きがある。
本発明は、ＰＳＧ／ＰＳＧ／Ｍｏ （Ｗ）という構造に
よって耐酸化性、耐チャネリング性や、不安定な界面特
性の問題を解決するものであって、たとえばＰＥＧをＣ
ＶＤ （Ｃｈｅｍｉｃａｌ ■ａｐｏｒ １）ｅｐｏ
−５ｉｔｉｏｎ ）で被着することでこの構造は容易に
実現することができる。
よって耐酸化性、耐チャネリング性や、不安定な界面特
性の問題を解決するものであって、たとえばＰＥＧをＣ
ＶＤ （Ｃｈｅｍｉｃａｌ ■ａｐｏｒ １）ｅｐｏ
−５ｉｔｉｏｎ ）で被着することでこの構造は容易に
実現することができる。
以下、本発明の詳細な説明する。
実施例１
第１図にＰＳＧ／Ｐ８Ｇ／Ｗ構造を用いたトランジスタ
の作製工程を示す。第１図（１）に示すように、Ｐ形ｊ
３ｉ（１００）基板１上にＬＯＣＯ８構造をつくりゲー
ト酸化膜２を２０ｎｍ形成した後、厚さ３５０ｎｍのＷ
膜３をスパッタ蒸着し、さらにＰＳＧ膜４を常圧ＣＶＤ
によって被着した。
の作製工程を示す。第１図（１）に示すように、Ｐ形ｊ
３ｉ（１００）基板１上にＬＯＣＯ８構造をつくりゲー
ト酸化膜２を２０ｎｍ形成した後、厚さ３５０ｎｍのＷ
膜３をスパッタ蒸着し、さらにＰＳＧ膜４を常圧ＣＶＤ
によって被着した。
Ｐ８Ｇ膜４の膜厚は（ｉｏｎｍ、ｐ濃度は６ｍｏｔ％と
した。その後、フォトレジストをマスクにしてエツチン
グを行ない、Ｐ Ｓ Ｇ ／ Ｗ／ Ｓ ｉ ０２の電
極配線を形成した。つぎに第１図（２）に示すように、
拡散層を形成するためにＡｓを８０ｋｅＶ、ドーズ量５
Ｘ １０１６／ ｃｍ２打込んだのち、９００１１：
’。
した。その後、フォトレジストをマスクにしてエツチン
グを行ない、Ｐ Ｓ Ｇ ／ Ｗ／ Ｓ ｉ ０２の電
極配線を形成した。つぎに第１図（２）に示すように、
拡散層を形成するためにＡｓを８０ｋｅＶ、ドーズ量５
Ｘ １０１６／ ｃｍ２打込んだのち、９００１１：
’。
１５分間Ｎ２中でアニールした。加熱雰囲気としてＮ２
０を添・加したＨ？を用いれば、Ｗを酸化させないので
、Ｎ２に比べてＷの酸化の問題がない。
０を添・加したＨ？を用いれば、Ｗを酸化させないので
、Ｎ２に比べてＷの酸化の問題がない。
その後に、層間絶縁膜としてＰＳＧＳｂＯ２００ｎｍ程
積層しＰＳＧ／ＰＳＧ／Ｗ購造の電極を形成した。次に
周知のホトエツチングによって導通穴をあけ、アルミニ
ウム電極を形成して素子を作製した。
積層しＰＳＧ／ＰＳＧ／Ｗ購造の電極を形成した。次に
周知のホトエツチングによって導通穴をあけ、アルミニ
ウム電極を形成して素子を作製した。
この工程において、ＰＳＧＢ！Ａ４の膜厚が２０ｎｍ以
上であればチャネリングによる特性変化はみられなかっ
た。また、膜厚が１００ ｎ ｍ以上になると熱処理時
にＷの界面から剥離した。また、リン濃度が１３ｍｏｔ
％以上になると、アニールによってＰがＷを通り抜けて
Ｗ下のゲート酸化膜中に多くとりこまれ、しきい値電圧
Ｖｔｈが変動するといつた問題が生じた。また、層間の
ＰＳＧＳｂＯ２ン濃度については、４ｍｏｔ％以下にな
ると界面特性の劣化が見られた。したがって、ＰＥＧ膜
４の膜厚が２Ｑｎｍ以上１１００ｎ以下、りん濃度θ〜
３ｍｏｔ％、ＰＳＧＳｂＯ２厚５００ｎｍ、 りん濃度
４〜１２ｍ０１％の場合には、障害が生ぜず、好ましい
特性が得られた。
上であればチャネリングによる特性変化はみられなかっ
た。また、膜厚が１００ ｎ ｍ以上になると熱処理時
にＷの界面から剥離した。また、リン濃度が１３ｍｏｔ
％以上になると、アニールによってＰがＷを通り抜けて
Ｗ下のゲート酸化膜中に多くとりこまれ、しきい値電圧
Ｖｔｈが変動するといつた問題が生じた。また、層間の
ＰＳＧＳｂＯ２ン濃度については、４ｍｏｔ％以下にな
ると界面特性の劣化が見られた。したがって、ＰＥＧ膜
４の膜厚が２Ｑｎｍ以上１１００ｎ以下、りん濃度θ〜
３ｍｏｔ％、ＰＳＧＳｂＯ２厚５００ｎｍ、 りん濃度
４〜１２ｍ０１％の場合には、障害が生ぜず、好ましい
特性が得られた。
実施例２
熱酸化膜を形成したＳｉウェハ上にＷを３５０ｎｍ蒸着
した基板を、０！１中で８００’Ｃ，３０分間加熱する
と、Ｗはすべて酸化してしまい基板より剥離した。そこ
でＷ上にＰＳＧ膜′ｆ：３５０ ｎｍ程、ＣＶＤ法で被
着した後に、０２中で８００Ｃ１３０分間加熱しても、
Ｗは酸化しなかった。Ｗの酸化については、加熱後Ｗ上
のＰＥＧを除去してＷ表面を光電子分光法によって調べ
た。本実施例によって、ＰＥＧで覆うことでＷの耐酸化
性は著しく向上したことがわかる。
した基板を、０！１中で８００’Ｃ，３０分間加熱する
と、Ｗはすべて酸化してしまい基板より剥離した。そこ
でＷ上にＰＳＧ膜′ｆ：３５０ ｎｍ程、ＣＶＤ法で被
着した後に、０２中で８００Ｃ１３０分間加熱しても、
Ｗは酸化しなかった。Ｗの酸化については、加熱後Ｗ上
のＰＥＧを除去してＷ表面を光電子分光法によって調べ
た。本実施例によって、ＰＥＧで覆うことでＷの耐酸化
性は著しく向上したことがわかる。
本発明によれば、Ｗの酸化、チャネリングを防止でき、
しかも■ｔｈの変動を防止できるために実用上極めて有
用である。
しかも■ｔｈの変動を防止できるために実用上極めて有
用である。
第１図は、本発明の一実施例を示す工程図である。
１・・・Ｐ型５ｉ（１００）基板、２・・・酸化シリコ
ン膜、３・・・タングステン膜、４・・・ＰＥＧ膜、訃
・・ＰＥＧ膜、６・・・アルミニウム電極。
ン膜、３・・・タングステン膜、４・・・ＰＥＧ膜、訃
・・ＰＥＧ膜、６・・・アルミニウム電極。
Claims (1)
- 【特許請求の範囲】 １、 モリブデン（ＭＯ）、タングステン（Ｗ）を材料
とする電極配線において、電極配線表面（側面にはない
）を第１０ＰＳＧで覆い、さらに電極配線全体を第２の
ＰＳＧで覆うことを特徴とする電極配線。 ２、第１のＰＳＧ膜の組成を、０≦Ｐａ Ｏｓ （モル
％）≦８、第２のＰＳＧ膜の組成を、４≦ｈｏｓ （モ
ル％）≦１２としたことを特徴とする特許請求の範囲第
１項記載の電極配線。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14497083A JPS6037147A (ja) | 1983-08-10 | 1983-08-10 | 電極配線 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14497083A JPS6037147A (ja) | 1983-08-10 | 1983-08-10 | 電極配線 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6037147A true JPS6037147A (ja) | 1985-02-26 |
Family
ID=15374428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14497083A Pending JPS6037147A (ja) | 1983-08-10 | 1983-08-10 | 電極配線 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037147A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01181442A (ja) * | 1988-01-08 | 1989-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1983
- 1983-08-10 JP JP14497083A patent/JPS6037147A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01181442A (ja) * | 1988-01-08 | 1989-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4505028A (en) | Method of producing semiconductor device | |
| JPS5946107B2 (ja) | Ｍｉｓ型半導体装置の製造法 | |
| JPS61134055A (ja) | 半導体装置の製造方法 | |
| JPH01129460A (ja) | 薄膜トランジスタの製造方法 | |
| US5705845A (en) | Semiconductor device with particular metal silicide film | |
| EP0032042B1 (en) | An insulated gate field effect transistor | |
| JPS6037147A (ja) | 電極配線 | |
| JPH0628315B2 (ja) | 半導体装置 | |
| JPH02298074A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS60193333A (ja) | 半導体装置の製造方法 | |
| JPS5966165A (ja) | 電極配線およびその製造方法 | |
| JPH0196960A (ja) | 半導体装置 | |
| JPS5892268A (ja) | 半導体装置の製造方法 | |
| JPH05183117A (ja) | 半導体装置およびその製造方法 | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JPH04155967A (ja) | 半導体装置の製造方法 | |
| JPS61263243A (ja) | 高融点金属シリサイド配線の製造方法 | |
| JPS59138363A (ja) | 半導体装置及びその製造方法 | |
| JPS6163027A (ja) | 半導体装置の製造方法 | |
| JPH01147869A (ja) | 半導体装置の製造方法 | |
| JPS58164241A (ja) | 半導体装置の製造方法 | |
| JPS62263658A (ja) | 半導体装置およびその製造方法 | |
| JPH0231467A (ja) | 不揮発性半導体記億装置の製造方法 | |
| JPS60134469A (ja) | 半導体装置の製造方法 | |
| JPH02103930A (ja) | 半導体装置の製造方法 |