JPS603276A - 符号化回路 - Google Patents
符号化回路Info
- Publication number
- JPS603276A JPS603276A JP11038783A JP11038783A JPS603276A JP S603276 A JPS603276 A JP S603276A JP 11038783 A JP11038783 A JP 11038783A JP 11038783 A JP11038783 A JP 11038783A JP S603276 A JPS603276 A JP S603276A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- output
- circuit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
- H04N1/411—Bandwidth or redundancy reduction for the transmission or storage or reproduction of two-tone pictures, e.g. black and white pictures
- H04N1/413—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information
- H04N1/417—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information using predictive or differential encoding
- H04N1/4175—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information using predictive or differential encoding involving the encoding of tone transitions with respect to tone transitions in a reference line
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明1dまたとえば文字情報信号などの情報信号の
符号化回路に関し、高速の符号化処理が行なえるように
することを目的とする。
符号化回路に関し、高速の符号化処理が行なえるように
することを目的とする。
従来、たとえばファクシミリ装置は文字情報信号である
2値画信号を符号化、たとえばモテイフアイド・リード
杓−号化(モチ′イファイド・リード符号を以下A′L
R?rj号と称する)してファクシミリ伝送をイ1な
う。
2値画信号を符号化、たとえばモテイフアイド・リード
杓−号化(モチ′イファイド・リード符号を以下A′L
R?rj号と称する)してファクシミリ伝送をイ1な
う。
そして従来のファクシミリ装置では、最・も高速で符号
化を行なう場合でも符号の伝送1車度がたかだか960
0ピッl−7秒であるため、マイクロコンピュータを用
いてM R符号化を行なう。
化を行なう場合でも符号の伝送1車度がたかだか960
0ピッl−7秒であるため、マイクロコンピュータを用
いてM R符号化を行なう。
ところで1\41L jr)・号化は2次元逐次符号化
とも呼ばれ、符号化するlラインの2喧画信号の1ライ
ン前の21m1信号、すなわち符号化の終了した参照ラ
イン画信号の白から黒、黒から白への信号変化点を検出
すると同時に、前記符号化する1ラインの21直両信号
、すなわち符号化ライン画信号の信号変化点を検出し、
両画信号の信号変化点情報にもとづき、侑号化ライン画
信号を符号化するものであり、つぎに、へIR符号化の
原理を第1図ないし第4図とともに説明する。
とも呼ばれ、符号化するlラインの2喧画信号の1ライ
ン前の21m1信号、すなわち符号化の終了した参照ラ
イン画信号の白から黒、黒から白への信号変化点を検出
すると同時に、前記符号化する1ラインの21直両信号
、すなわち符号化ライン画信号の信号変化点を検出し、
両画信号の信号変化点情報にもとづき、侑号化ライン画
信号を符号化するものであり、つぎに、へIR符号化の
原理を第1図ないし第4図とともに説明する。
第1図ないし第3図において、(aO)は符号化ライン
画1シ号の起点画素、に−1)は符号化ライン画信号の
起点画素(ILG)より右にある最初の変化画素。
画1シ号の起点画素、に−1)は符号化ライン画信号の
起点画素(ILG)より右にある最初の変化画素。
すなわち最初の符号化ライン変化画素であり1.印点画
素(aO)と反対の色である。(a2)は最初の符号化
ライン変化画素(al)の右にあるつぎの符号化ライン
変化画素である。
素(aO)と反対の色である。(a2)は最初の符号化
ライン変化画素(al)の右にあるつぎの符号化ライン
変化画素である。
(b))は参照ライン画信号の最初の変化画素、すなわ
ち最初の参照ライン変化画赤羊であシ、起点画素(aO
)より右に位置し、最初の符号化ライン変化画素(al
)と同一色の画素である。(b2)は最初の参照ライン
変化画素(1月)の右にあるつぎの参照ライン変化画素
である。
ち最初の参照ライン変化画赤羊であシ、起点画素(aO
)より右に位置し、最初の符号化ライン変化画素(al
)と同一色の画素である。(b2)は最初の参照ライン
変化画素(1月)の右にあるつぎの参照ライン変化画素
である。
なお、第1図ないし第3図では画素色の区別を、斜線、
非斜、腺で示している。
非斜、腺で示している。
そして第1図は起点画素(aO)に対する各変化画素(
aQ、(1月)、(1)2)の画素色を示し、同図の参
照ライン画信号の○印の画素は変化画素(a+ )と異
なる画素色であるため変化画素ではない。
aQ、(1月)、(1)2)の画素色を示し、同図の参
照ライン画信号の○印の画素は変化画素(a+ )と異
なる画素色であるため変化画素ではない。
また、第2図は変化画素(b2)が変化画素(a2)の
左に位置する場合、すなわちパヌモード(以下Pと称す
る)の場合を示す。
左に位置する場合、すなわちパヌモード(以下Pと称す
る)の場合を示す。
さらに、第3図は垂直モード(以下■と弥する)および
水)1′−モード(以下i−1と称する)の場合を示し
、変化画素(1)tだば(1月)から変化画素(l])
ま/ζは(al)までの;t[I2J距+JILa+b
+が3以下ノトキidVであり、11」苅距訓旧1.+
+が4以上のときは■]である。
水)1′−モード(以下i−1と称する)の場合を示し
、変化画素(1)tだば(1月)から変化画素(l])
ま/ζは(al)までの;t[I2J距+JILa+b
+が3以下ノトキidVであり、11」苅距訓旧1.+
+が4以上のときは■]である。
そしてVの場合は、変化画素(al)が変化画素(bl
)の右にあノzばVlt(旧IJ1)と定義し、逆に変
化画素(旧)が変化1llII素(1月)の左にあhば
VL(旧bl)と定義している。
)の右にあノzばVlt(旧IJ1)と定義し、逆に変
化画素(旧)が変化1llII素(1月)の左にあhば
VL(旧bl)と定義している。
また、11の場合は、Hの固有符号(001)と、起点
画素(HIO)から変化画素(al)までのランレング
ヌao+l+および、変化画素(aI)から変化画素(
a2)までのランレングヌ旧+12のモテイファイド・
ハフマン符号(以下」\4. J−1符号と称する)と
により符号語を形成する。
画素(HIO)から変化画素(al)までのランレング
ヌao+l+および、変化画素(aI)から変化画素(
a2)までのランレングヌ旧+12のモテイファイド・
ハフマン符号(以下」\4. J−1符号と称する)と
により符号語を形成する。
さらに、各モードにおける符号化対称画素およびRat
号語はそれぞれ第4図に示すようになる。なお、同図の
V (0)Fi 変化画素(aI)と変化画素(I])
とが同時に現われる場合を示し、寸た、M(aO旧)7
M(aIa2)はそれぞれAlI3符号を示す。
号語はそれぞれ第4図に示すようになる。なお、同図の
V (0)Fi 変化画素(aI)と変化画素(I])
とが同時に現われる場合を示し、寸た、M(aO旧)7
M(aIa2)はそれぞれAlI3符号を示す。
ところで符号化ライン画信号のl&i R符号化を行な
う場合、たとえば現在性なっている符号化の1つ前の符
号化のときのモードがPであれば、このときの変化画素
(b2)に対応する符号化ライン画信号の画素を起点画
素(aO)とし、また、前記1つ前の符号化のときのモ
ードがVであれば、このときの変化画素(al)を起点
画素(aO)とし、さらに、1)IJ記1つ曲の符号化
のときのモードが■であれば、このときの変化画素(a
2)を起点画素(aO)とする。
う場合、たとえば現在性なっている符号化の1つ前の符
号化のときのモードがPであれば、このときの変化画素
(b2)に対応する符号化ライン画信号の画素を起点画
素(aO)とし、また、前記1つ前の符号化のときのモ
ードがVであれば、このときの変化画素(al)を起点
画素(aO)とし、さらに、1)IJ記1つ曲の符号化
のときのモードが■であれば、このときの変化画素(a
2)を起点画素(aO)とする。
そして従来のファクシミリ装置の符号化回路は第5図に
示すように構成され、同図において、(1)は第1情報
信号メモリを形成する符号化ラインメモリであり、MR
符号化する未処理情報信号すなわち1ライン分の符号化
ライン画信号を符号化順に柑き換え保持する。
示すように構成され、同図において、(1)は第1情報
信号メモリを形成する符号化ラインメモリであり、MR
符号化する未処理情報信号すなわち1ライン分の符号化
ライン画信号を符号化順に柑き換え保持する。
(2)は第2情報信号メモリを形成する参照ラインメモ
リであり、符号化ライン画信号の1ライン前のM、 R
符号化された処理済情報信号、すなわち1ライン分の参
照ライン画信号を書き・換え保持する。
リであり、符号化ライン画信号の1ライン前のM、 R
符号化された処理済情報信号、すなわち1ライン分の参
照ライン画信号を書き・換え保持する。
(3)は符号化ラインメモリ(1)から読み出された符
号化ライン画信号の信号変化点を検出する第1変化点検
出回路、(4)は参照ラインメモリ(2)から読み出さ
れた参照ライン画信号の信号変化点を検出する第2変化
点検出回路である。
号化ライン画信号の信号変化点を検出する第1変化点検
出回路、(4)は参照ラインメモリ(2)から読み出さ
れた参照ライン画信号の信号変化点を検出する第2変化
点検出回路である。
(5)は両メモI) (1) 、 (2)に読み出しア
ドレノを出力する画信号読み出し用8gIカウンタであ
り、符号化ライン画信号の符号化が終了したときに1″
の修了I言号を出力する。(6)は史イ11J画素(a
l)の読み出しアドレノを旧敵保持する画信号読み出し
用第2カウンタであり、作持しだ変°イ6i!@ネ:S
’(al)を所定のタイミンクで第1カウンタ(Vに転
送する。
ドレノを出力する画信号読み出し用8gIカウンタであ
り、符号化ライン画信号の符号化が終了したときに1″
の修了I言号を出力する。(6)は史イ11J画素(a
l)の読み出しアドレノを旧敵保持する画信号読み出し
用第2カウンタであり、作持しだ変°イ6i!@ネ:S
’(al)を所定のタイミンクで第1カウンタ(Vに転
送する。
(7) (d両)化点検出回路(3) 、 (4)の変
化点検出信号および第1カウンタ(5)の終了信号が入
力される制御回路であり、イ]・号化処理を行なうだめ
の各種のプログラムを記憶したマイクロコンピュータか
らなり、クロック端子(8)の基準クロックパルスにも
とづいて動作する。
化点検出信号および第1カウンタ(5)の終了信号が入
力される制御回路であり、イ]・号化処理を行なうだめ
の各種のプログラムを記憶したマイクロコンピュータか
らなり、クロック端子(8)の基準クロックパルスにも
とづいて動作する。
(9)は制御1回1烙(7)に接1読された符号変換メ
モリであり、第4図の符号語などを記・臆している。a
O)は制御回路(8)により形成されだM−R符号の出
力端子である。
モリであり、第4図の符号語などを記・臆している。a
O)は制御回路(8)により形成されだM−R符号の出
力端子である。
なお、(1っけ破線の構成からなる読み出し制灯f用カ
ウンタ回路であシ、u功は1点、I#線の)°14成よ
シなる変化点検出部である。
ウンタ回路であシ、u功は1点、I#線の)°14成よ
シなる変化点検出部である。
そして符号化を行なう場合は、寸ず制御回路(7)から
第1.第2カウンタ(5) 、 +6)にカウンタ用り
ロツクパ7レヌが出力され、両カウンタ(5)の読み出
しアドレノが順次に変化する。
第1.第2カウンタ(5) 、 +6)にカウンタ用り
ロツクパ7レヌが出力され、両カウンタ(5)の読み出
しアドレノが順次に変化する。
さらに、第1カウンタ(5)の読み出しアドレノにもと
づき、符号化ラインメモリ(])に保持された符号化ラ
イン画信号の各画素が順次に@l変化点検出回路(3)
に出力されると同時に、参照ラインメモリ(2)に保持
された参照ライン画信号の各画素が順次に第2変化点検
出回路(4)に出力される。
づき、符号化ラインメモリ(])に保持された符号化ラ
イン画信号の各画素が順次に@l変化点検出回路(3)
に出力されると同時に、参照ラインメモリ(2)に保持
された参照ライン画信号の各画素が順次に第2変化点検
出回路(4)に出力される。
ところで両ラインメモリ(1) 、 (2)の読み出し
開始時には、符号化ライン画信号の左端画素のさらに左
に仮想した画素を起点画素(aO)として処理を行なう
。
開始時には、符号化ライン画信号の左端画素のさらに左
に仮想した画素を起点画素(aO)として処理を行なう
。
そして第1変化点検出回路(3)は符号化ライン画信号
の変化画素(al)を検出して第1変化点検出信号を制
御回路(7)に出力し、また、第2変化点検出回路(4
)は参照ライン画信号の変化画素(bl)を検出して一
方の第2変化点検出信号を制御回路(7)に出力すると
ともに、変化画素(+)2)を検出して他方の第2変化
点検出信号を制御回路(7)に出力する。
の変化画素(al)を検出して第1変化点検出信号を制
御回路(7)に出力し、また、第2変化点検出回路(4
)は参照ライン画信号の変化画素(bl)を検出して一
方の第2変化点検出信号を制御回路(7)に出力すると
ともに、変化画素(+)2)を検出して他方の第2変化
点検出信号を制御回路(7)に出力する。
なお、第1表化点検出回路(3)は変化画素(a2)も
検出するが、11号化を行なう場合、11のときにはラ
ンレンクヌaQ旧、 a112それぞれの1〜4J1符
号化を独立した符号化処理とみなし、ランレンゲ7 a
oalの符号化のときに得た変化画素(−1)を、ラン
レンA・・・のイ9・号のときの起点画素(・・)とし
、このとき変化画素(a2)を変化画素(aQとして処
理するため、第1笈化点検出回路(3)は変化画素(a
l)のみを検出することになる。
検出するが、11号化を行なう場合、11のときにはラ
ンレンクヌaQ旧、 a112それぞれの1〜4J1符
号化を独立した符号化処理とみなし、ランレンゲ7 a
oalの符号化のときに得た変化画素(−1)を、ラン
レンA・・・のイ9・号のときの起点画素(・・)とし
、このとき変化画素(a2)を変化画素(aQとして処
理するため、第1笈化点検出回路(3)は変化画素(a
l)のみを検出することになる。
−また、第2カウンタ(6)は変化画素(al)が検出
されたときに制御1川路(7)からのカウンタ用りロッ
クパ7レヌカ停止し、第2カウンタ(6)は変化点画素
(al)の読み出しアドレスを保持する。
されたときに制御1川路(7)からのカウンタ用りロッ
クパ7レヌカ停止し、第2カウンタ(6)は変化点画素
(al)の読み出しアドレスを保持する。
さらに、1lrl l1f41回路(7)は各変化点演
出信号にもとづき符号化するモート゛を判別し、このと
き第1カウンク(5)へのカウンタ用クロックパルスを
一旦停止する。
出信号にもとづき符号化するモート゛を判別し、このと
き第1カウンク(5)へのカウンタ用クロックパルスを
一旦停止する。
そして判別したモードに対応する符号語を符号父換メー
モリ(9)から取シ込み、M R符号を出力端子00に
出力する。
モリ(9)から取シ込み、M R符号を出力端子00に
出力する。
ところで符号化ライン画信号の〕し初の符号化のときの
モードがたとえばVL(alb1)であれば、M−R符
号を出力したときの第1カウンタ(5)の読み出しアド
レスは変化画素(1月)の読み出しアドレスに進んでい
るが、つぎの符号化のときの起点画素(ao)は変化画
素(al)である。
モードがたとえばVL(alb1)であれば、M−R符
号を出力したときの第1カウンタ(5)の読み出しアド
レスは変化画素(1月)の読み出しアドレスに進んでい
るが、つぎの符号化のときの起点画素(ao)は変化画
素(al)である。
そこで符号化ライン画信号のつぎの符号化のときには、
まず第2カウンタ(6)に保持された変化画素(al)
の読み出しアドレスを第1カウンタ(5)に転送し、つ
ぎに、制御回路(7)から両カウンタ(5) 、 +6
1に画びカウンタ用クロックパルスを出力し、fiiJ
述と同様の動作により制御回路(7)からつぎのA4几
符号を出力する。
まず第2カウンタ(6)に保持された変化画素(al)
の読み出しアドレスを第1カウンタ(5)に転送し、つ
ぎに、制御回路(7)から両カウンタ(5) 、 +6
1に画びカウンタ用クロックパルスを出力し、fiiJ
述と同様の動作により制御回路(7)からつぎのA4几
符号を出力する。
以降同様の動作により符号化ライン画信号のM It杓
゛号化が終了すると、このとき第1カウンタ(5)から
制御回路(7)にI″の終了信号が出力され、制御回路
(7)はn号変換メモリ(9)から水平同期信号EOL
(End of’ Line)の符号語を取シ込んで出
力端子tIOに出力する。
゛号化が終了すると、このとき第1カウンタ(5)から
制御回路(7)にI″の終了信号が出力され、制御回路
(7)はn号変換メモリ(9)から水平同期信号EOL
(End of’ Line)の符号語を取シ込んで出
力端子tIOに出力する。
また、制御回路(7)の制御により、符号化ラインメモ
リ(1)の符号化ライン画信号が参照ラインメモリ(2
)に転送されるとともに、符号化ラインメモリ(1)に
あらたな符号化ライン画信号が書き込まれ、さらに両カ
ウンタ(5) 、j6)かりセラ1−される。
リ(1)の符号化ライン画信号が参照ラインメモリ(2
)に転送されるとともに、符号化ラインメモリ(1)に
あらたな符号化ライン画信号が書き込まれ、さらに両カ
ウンタ(5) 、j6)かりセラ1−される。
そして器側1回路(7)から両カウンタ(5) 、 T
6)にカウンク用りロツクバルヌが出力されて、前記あ
らたな初号化ライン画信号が+Si R符号化される。
6)にカウンク用りロツクバルヌが出力されて、前記あ
らたな初号化ライン画信号が+Si R符号化される。
しかし、第5図の場合は制御回路(7)のマイクロコン
ピュータによるソフト処理により」〜4几符号化を行な
うため、イQ号化のモードを判別するjびに、ε151
カウンク(5)へのカウンタ用りロツクパルヌの出力を
一旦停止]−シ、判別したモードにもとづく符号化処理
を行なって」■R符号を出力した後に、再びカウンタ用
クロックパルスを出力してつぎの符号化のモードを判別
する必要がある。
ピュータによるソフト処理により」〜4几符号化を行な
うため、イQ号化のモードを判別するjびに、ε151
カウンク(5)へのカウンタ用りロツクパルヌの出力を
一旦停止]−シ、判別したモードにもとづく符号化処理
を行なって」■R符号を出力した後に、再びカウンタ用
クロックパルスを出力してつぎの符号化のモードを判別
する必要がある。
すなわち、変化点検出部qつを間欠的に動作して符号化
のモードの判別と、符号化処理による1〜J R符号の
出ツノとを交互に行なう必要があり、たとえばファクシ
ミリ装置により、さらに高速の6号化を行なう場合には
適用できない欠点がある。
のモードの判別と、符号化処理による1〜J R符号の
出ツノとを交互に行なう必要があり、たとえばファクシ
ミリ装置により、さらに高速の6号化を行なう場合には
適用できない欠点がある。
この発明は前記の点に留意してなされたものであり、符
号化する未処理情報信号の信号変化点および、前記未処
理情報信号より1つ前の符号化の終了した処理済情報信
号の信号変化点をそれぞれ検出する変化点検出部と、前
記画情報信号それぞれの変化点検出信号などからなる外
部アドレスと内部回路の動作にもとづく内部アドレスと
によシ入力アドレヌが形成され、該入力アドレスにより
前記変化点検出部および前記内部回路の動作を連続的に
制御して前記外部アドレスの非変化時にも自iJ記内部
アドレヌを変化して前記入力アドレスを変化し、前記変
化点検出部に前記画情報信号の信号変化点検出を連続的
に行なわせるとともに+ +)iJ記未処理情報信号の
符号化情報信号を出力する第1制御回路部と、前記符号
化情報1言号が入力され前記未処理情報信号を符号変換
して出力する第2rlIIJ #回路部とをfliii
えたことを特徴とする符号化回路を1是1共するもので
ある。
号化する未処理情報信号の信号変化点および、前記未処
理情報信号より1つ前の符号化の終了した処理済情報信
号の信号変化点をそれぞれ検出する変化点検出部と、前
記画情報信号それぞれの変化点検出信号などからなる外
部アドレスと内部回路の動作にもとづく内部アドレスと
によシ入力アドレヌが形成され、該入力アドレスにより
前記変化点検出部および前記内部回路の動作を連続的に
制御して前記外部アドレスの非変化時にも自iJ記内部
アドレヌを変化して前記入力アドレスを変化し、前記変
化点検出部に前記画情報信号の信号変化点検出を連続的
に行なわせるとともに+ +)iJ記未処理情報信号の
符号化情報信号を出力する第1制御回路部と、前記符号
化情報1言号が入力され前記未処理情報信号を符号変換
して出力する第2rlIIJ #回路部とをfliii
えたことを特徴とする符号化回路を1是1共するもので
ある。
したがって、この発明の符号化回路によると、外部アド
レスの非変化時にも内部アドレスが変化して第1制御回
路部が萩化点検出部および、内部回路の動作を連1読的
に制御し、変化点検出部が未処理情報18号および処理
済情報は号の信号変化点検出を速読的に行なうとともに
、第1制御回路部が連続的に動作するため、第1制御回
路部が第2制011回路部の動作時にも【動作し、たと
えば第1制仰回路部による符号化のモード判定と、第2
制御回路部による符号化処理とを同時に行なうことがで
き、非常に1−6凄のr〕″号化熱化処理なうことがで
きるものである。
レスの非変化時にも内部アドレスが変化して第1制御回
路部が萩化点検出部および、内部回路の動作を連1読的
に制御し、変化点検出部が未処理情報18号および処理
済情報は号の信号変化点検出を速読的に行なうとともに
、第1制御回路部が連続的に動作するため、第1制御回
路部が第2制011回路部の動作時にも【動作し、たと
えば第1制仰回路部による符号化のモード判定と、第2
制御回路部による符号化処理とを同時に行なうことがで
き、非常に1−6凄のr〕″号化熱化処理なうことがで
きるものである。
つぎに、この発明を、その1実施例を示した第6図以下
の図面とともに詳細に説明する。
の図面とともに詳細に説明する。
それらの1メI而において、第5図と同一記号は同一も
しくは相当するものを示し、(13は変化点検出部Uり
に接続された第1制御回路部、(I→は第1制御回路部
(13に接、読さ九た第2制御回路部であシ、符号変換
出力手段を形成する符号変換メモリ(9)および符号変
換部0υ、符号出力部αOからなる。
しくは相当するものを示し、(13は変化点検出部Uり
に接続された第1制御回路部、(I→は第1制御回路部
(13に接、読さ九た第2制御回路部であシ、符号変換
出力手段を形成する符号変換メモリ(9)および符号変
換部0υ、符号出力部αOからなる。
07)は第1制御回路部(131に設けられた制御用メ
モリであす、たとえばバイポーラメモIJ 、 l!;
CLメモリなどの高妬アクセヌ可能なリードオンリーメ
モリq8)からなる。C8)は制御用メモリリカに接続
されたラッチレジヌタであり、クロック端子(19)の
基準クロツクパ7レヌによシ動作する。
モリであす、たとえばバイポーラメモIJ 、 l!;
CLメモリなどの高妬アクセヌ可能なリードオンリーメ
モリq8)からなる。C8)は制御用メモリリカに接続
されたラッチレジヌタであり、クロック端子(19)の
基準クロツクパ7レヌによシ動作する。
)(1)はラッチレジヌタ08)に接続されたずれカウ
ンタであり、イ;目対距離a、+ b +を旧敵する3
ビツトのカウンタからなる。121)はラッチレジヌタ
08)に接、読されたランレングスカウンタであり、ラ
ンレングスanal 、 al82それぞれを計数する
。
ンタであり、イ;目対距離a、+ b +を旧敵する3
ビツトのカウンタからなる。121)はラッチレジヌタ
08)に接、読されたランレングスカウンタであり、ラ
ンレングスanal 、 al82それぞれを計数する
。
t22] ハ内部カウンタ回路であり、ラッチレシヌタ
(18)に接続されたクロック発生部(23)および、
クロック発生部(23)のクロツクパルスがクロック端
子(C1Oに入力される内部カウンタ(24)からなる
。
(18)に接続されたクロック発生部(23)および、
クロック発生部(23)のクロツクパルスがクロック端
子(C1Oに入力される内部カウンタ(24)からなる
。
なお、内部カウンタ(24)のクリア端子(Off)が
ラッチレジヌタ(18)に接続されている。
ラッチレジヌタ(18)に接続されている。
ところで制御用メモリ0のには両受化点検出回路(3)
、 (4)の変化点検出信号および第1カウンタ(5
)のIt I 11の終了信号(シと、ずれカウンタα
)の相対圧1411月1が4のときの出力信号、すなわ
ちカウンタ(イ)の出力端子([10)の゛1パの出力
信号dと、内部カウンタ(24)の出力信号とが入力さ
れる。
、 (4)の変化点検出信号および第1カウンタ(5
)のIt I 11の終了信号(シと、ずれカウンタα
)の相対圧1411月1が4のときの出力信号、すなわ
ちカウンタ(イ)の出力端子([10)の゛1パの出力
信号dと、内部カウンタ(24)の出力信号とが入力さ
れる。
そして::ill g111川メモ!+ (17)は、
各変化点検出信号および終了(H”J“Cからなる外部
アドレスと、ずれカウンタ+2.)の出力端子((1(
つの出力信号および、内部カウンタ(24jの出力信号
などからなる内部アドレスとにより人力アドレスが形成
されるとともに、予め入力アドレスに71する複数の出
力端子(X+)、(X2)、(X3)、(X4)。
各変化点検出信号および終了(H”J“Cからなる外部
アドレスと、ずれカウンタ+2.)の出力端子((1(
つの出力信号および、内部カウンタ(24jの出力信号
などからなる内部アドレスとにより人力アドレスが形成
されるとともに、予め入力アドレスに71する複数の出
力端子(X+)、(X2)、(X3)、(X4)。
(X5)、(X6)、(X7)、(入8)、(入9)か
らの信号出力が設定され、人力アドレスにもとづいて連
続的に出力制御される。
らの信号出力が設定され、人力アドレスにもとづいて連
続的に出力制御される。
さらに、ラッチレジヌタ(18)はクロック端子09)
の基/Ius りI−J ツクパIレヌのタイミングで
1lill Thl 用メモIJ(17)の各出力端子
(入1)〜(λ9)の出力信号を取り込んで作持し、出
力端子(、y+)、(y2)、(ya)、(y4)、(
ys)、(y6)、(、y7)。
の基/Ius りI−J ツクパIレヌのタイミングで
1lill Thl 用メモIJ(17)の各出力端子
(入1)〜(λ9)の出力信号を取り込んで作持し、出
力端子(、y+)、(y2)、(ya)、(y4)、(
ys)、(y6)、(、y7)。
(ys)、(、y9)から各出力端子(x+) 〜(X
9)それぞれの出力1とテづを出力する。
9)それぞれの出力1とテづを出力する。
ところで出力端子(y6)、(y7)を介して出力され
る出力端子(xs)、(X7)の出力信号、すなわち変
化点検出部用出力信号は、第1.第2カウンタ(5)
、 (6)それぞれのカウンタ用りロツクパルヌである
。
る出力端子(xs)、(X7)の出力信号、すなわち変
化点検出部用出力信号は、第1.第2カウンタ(5)
、 (6)それぞれのカウンタ用りロツクパルヌである
。
そして第1カウンタ(5)の読み出しアドレスにもとづ
き、符号化ラインメモリ(1)の符号化ライン1ψI信
号が第1変化点検出回路(3)に出力され、種変化点検
出回路(3)から制御用メモリα力に第1変化点検出信
号が出力され、同1時に、参照ラインメモリ(2)の参
照ライン画信号が第2変化点検出回路(4)に出力され
、該変化点検出回路(4)から制御用メモリθ′のに両
温2変化点検出信号が出力される。
き、符号化ラインメモリ(1)の符号化ライン1ψI信
号が第1変化点検出回路(3)に出力され、種変化点検
出回路(3)から制御用メモリα力に第1変化点検出信
号が出力され、同1時に、参照ラインメモリ(2)の参
照ライン画信号が第2変化点検出回路(4)に出力され
、該変化点検出回路(4)から制御用メモリθ′のに両
温2変化点検出信号が出力される。
また、出力端子(y+)からずれカラングーに出力され
る出力端子(xl)のずれカウンタ用出力信号は、変化
画素(al)または(bl)の検出から変化画素(廟)
まだは(al)の検出までの間のカウンタ用りロツクパ
ルヌと同一のクロックパlレヌ、すなわちずれ計数用ク
ロツクパルスである。
る出力端子(xl)のずれカウンタ用出力信号は、変化
画素(al)または(bl)の検出から変化画素(廟)
まだは(al)の検出までの間のカウンタ用りロツクパ
ルヌと同一のクロックパlレヌ、すなわちずれ計数用ク
ロツクパルスである。
そしてずれカウンタ(社)はずれ計数用クロツクパルス
の計数により相対距離al1月を計数し、相対圧$ a
+b+が0,1,2,3.4のときそれぞれに、出力端
−f (qa)、(qlす+ (qC)の出力信号が、
+1 Q 11 、It Q”++ Q ++、1”、
0”、“′0′5、 ″Q +1. It l II、
IIQ”、″l 11 、 +1111 、 lt
Q 11、′0°Zl+QIZl“1゛′それぞれに変
化し、出力端子(qa)。
の計数により相対距離al1月を計数し、相対圧$ a
+b+が0,1,2,3.4のときそれぞれに、出力端
−f (qa)、(qlす+ (qC)の出力信号が、
+1 Q 11 、It Q”++ Q ++、1”、
0”、“′0′5、 ″Q +1. It l II、
IIQ”、″l 11 、 +1111 、 lt
Q 11、′0°Zl+QIZl“1゛′それぞれに変
化し、出力端子(qa)。
(qb)の出力信号、すなわち真数値3までの出力信号
0,1を?IG 2制御卸回路部(14)に出力すると
ともに、出力端子(甲t)の出力信号、すなわち計数値
4の出力信号d、すなわちずれカウンタ帰還信号を制御
用メモリ(1カに1li) iq高出力る。
0,1を?IG 2制御卸回路部(14)に出力すると
ともに、出力端子(甲t)の出力信号、すなわち計数値
4の出力信号d、すなわちずれカウンタ帰還信号を制御
用メモリ(1カに1li) iq高出力る。
丑だ、出力端子(ys)からランレンダヌカウンタ(2
1)に出力される出力端子(X5)のランレンクヌカウ
ンタ用出力侶号は、起点画素(aO)から変化画素(a
l)の検出丑での間および、変化画素(aO)の検出か
ら変化画素(a2)の検出までの間それぞれのカウンタ
用りロツクパlレヌと同一のクロツクハtvヌ信号+す
なわち第2カウンタ(6)に与えられるカウンタ用りロ
ツクパルヌと同一のランレングヌ計数用りロツクパlレ
ヌである。
1)に出力される出力端子(X5)のランレンクヌカウ
ンタ用出力侶号は、起点画素(aO)から変化画素(a
l)の検出丑での間および、変化画素(aO)の検出か
ら変化画素(a2)の検出までの間それぞれのカウンタ
用りロツクパlレヌと同一のクロツクハtvヌ信号+す
なわち第2カウンタ(6)に与えられるカウンタ用りロ
ツクパルヌと同一のランレングヌ計数用りロツクパlレ
ヌである。
(−1,てランレングヌカウンタ(2])は、起点画素
(ao)から変化画素(旧)までのランレングヌaO旧
および、変化画素(旧)から変化画素(a2)までのラ
ンレングヌa182それぞれを計数して請2制御回路部
(14)に出力する。
(ao)から変化画素(旧)までのランレングヌaO旧
および、変化画素(旧)から変化画素(a2)までのラ
ンレングヌa182それぞれを計数して請2制御回路部
(14)に出力する。
また、出力端子(ys)を介して内部カウンタ(24)
のクリア端子(C4)に出力される出力端子(X8)の
第1内部カウンタ用出力信号は、内部カウンタ(24)
のクリア信号であり、1つの符号化が終了する毎に出力
される。
のクリア端子(C4)に出力される出力端子(X8)の
第1内部カウンタ用出力信号は、内部カウンタ(24)
のクリア信号であり、1つの符号化が終了する毎に出力
される。
さらに、出力端子(ys)を介してクロック発生部(2
3jに出力される出力端子(X9)の第2内部カウンタ
川出力信号は、クロック発生部(23jの発振側m用の
動作制御信号であり、たとえば変化画素()ll)、(
廟)。
3jに出力される出力端子(X9)の第2内部カウンタ
川出力信号は、クロック発生部(23jの発振側m用の
動作制御信号であり、たとえば変化画素()ll)、(
廟)。
(+)2)それぞれが検出されたときに出力される。
−そして内部カウンタ(24)は、クロック発生部(2
3)から出力された内部クロツクパlレヌがクロック端
子(ck)に入力されて動作し、制御用メモリ(11)
に複数ビットの内部カウンタ帰還信号を帰還出力する。
3)から出力された内部クロツクパlレヌがクロック端
子(ck)に入力されて動作し、制御用メモリ(11)
に複数ビットの内部カウンタ帰還信号を帰還出力する。
また、出力端子(y2)、(、ys)、(、y+)を介
した出力端r゛(x2)、(xa)、(y4)の出力信
号、すなわち符号化情報用出力信号g、h、iid第2
制御回路部(1荀に出力され、出力端子(qb)、(q
a)の出力信号e、fおよび。
した出力端r゛(x2)、(xa)、(y4)の出力信
号、すなわち符号化情報用出力信号g、h、iid第2
制御回路部(1荀に出力され、出力端子(qb)、(q
a)の出力信号e、fおよび。
ランレンクヌカウンタ121jの複数ビットの出力信号
とともにイ/j:号化情浸信ぢ°を形成する。
とともにイ/j:号化情浸信ぢ°を形成する。
そしてイζf号化を行なう場合、始めは各変化点検出信
号およO・終了化υ″Cは一出力されていないが、この
ときの入力アドレスにもとづき制御用メモリリカは、出
力端子(Xl)、(X8)それぞれからラッチレジヌタ
([8)の出力端子(、y7)、(yg)を介して第1
.第2カウンタ(5) 、 (6)にカウンタ用りロツ
クパルヌをそれぞれ出ノJし、従来と同様に第1カウン
タ(5)の読み出しアドレスにもとづき、符号化ライン
メモリ(1)から第12化点検出回路(3)に符号化ラ
イン画信号の各画素が1幀次に読み出され、参11αラ
インメモリ(2)からf;2父化点検出回路(4)に参
照ライン画信号の各画素が順次に読み出される。
号およO・終了化υ″Cは一出力されていないが、この
ときの入力アドレスにもとづき制御用メモリリカは、出
力端子(Xl)、(X8)それぞれからラッチレジヌタ
([8)の出力端子(、y7)、(yg)を介して第1
.第2カウンタ(5) 、 (6)にカウンタ用りロツ
クパルヌをそれぞれ出ノJし、従来と同様に第1カウン
タ(5)の読み出しアドレスにもとづき、符号化ライン
メモリ(1)から第12化点検出回路(3)に符号化ラ
イン画信号の各画素が1幀次に読み出され、参11αラ
インメモリ(2)からf;2父化点検出回路(4)に参
照ライン画信号の各画素が順次に読み出される。
まだ、制両用メ七す(1′7)の、甲1力端r(\5)
からソッチvシヌタ(181の出力端子θ・5)を介し
てランレングヌカウンタ121)にランレングヌ、計数
用りロックバ/レヌが出力され、カウンタ121)がラ
ンレングヌaoalの計数を行なう。
からソッチvシヌタ(181の出力端子θ・5)を介し
てランレングヌカウンタ121)にランレングヌ、計数
用りロックバ/レヌが出力され、カウンタ121)がラ
ンレングヌaoalの計数を行なう。
そしてたとえば変化点画素(a+ )が最初に検出され
、第1父化点検出回路(3)から制御用メモリaカに第
1変化点検出信号が出力されると、制御用メモリuηの
入力アドレスが変化し、出力端子(X5)からのランレ
ングヌ計数用りロツクパlレヌおよび、出力端子(Xl
)からのカウンタ用りロツクパルヌの出力を停止する。
、第1父化点検出回路(3)から制御用メモリaカに第
1変化点検出信号が出力されると、制御用メモリuηの
入力アドレスが変化し、出力端子(X5)からのランレ
ングヌ計数用りロツクパlレヌおよび、出力端子(Xl
)からのカウンタ用りロツクパルヌの出力を停止する。
まだ、出力端子(X9)から発振側、併用の動作制御信
号が113力され、クロック発生部(23)が動作して
内部カウンタ(汀が動作し、内部カウンタ(24)から
器側1用メモl乃(C内部カウンタ帰還信号が出力され
、制御用メモリ01)の入カアト゛レヌがさらに変化し
、制御用メモ!J a”i’rの出力端子(Xl)から
ずれ計数用クロツクパIレヌが出力されるとともに、出
力端子(X6)からカウンタ用りロツクパルヌが出力さ
れる。
号が113力され、クロック発生部(23)が動作して
内部カウンタ(汀が動作し、内部カウンタ(24)から
器側1用メモl乃(C内部カウンタ帰還信号が出力され
、制御用メモリ01)の入カアト゛レヌがさらに変化し
、制御用メモ!J a”i’rの出力端子(Xl)から
ずれ計数用クロツクパIレヌが出力されるとともに、出
力端子(X6)からカウンタ用りロツクパルヌが出力さ
れる。
そしてずれ計数用クロックパルスおよびカウンタ用りロ
ツクパルヌが3個出力されたときに変化画素(bl)が
検出されると、第2変化点、演出回路(4)から制御用
メモv 07+に一方の第2変化点検出信号が出力され
、制御用メモリQ7)の入力アドレスが変化し、出力端
子(Xl)からのずれ計数用クロック/ぐルヌおよび出
力端子(XG)のカウンタ用クロックパルスが停止」−
する。
ツクパルヌが3個出力されたときに変化画素(bl)が
検出されると、第2変化点、演出回路(4)から制御用
メモv 07+に一方の第2変化点検出信号が出力され
、制御用メモリQ7)の入力アドレスが変化し、出力端
子(Xl)からのずれ計数用クロック/ぐルヌおよび出
力端子(XG)のカウンタ用クロックパルスが停止」−
する。
丑だ、出力端子(X9)から発振制御用の動作制御15
7号が出力され、内j(1(カウンタ(24)から制御
用メモリ0のに内部カウンタ)重速信号が出力され、制
御用メモリ(I71の人力アドレスがザ化し、出力端子
(X2)の出力部′Ijgが0“2になるとともに、出
力端子(X3)の出力信号11が′1″になり、また、
符号化すべきタイミンクであることを第2制御回路部(
14)に伝送するため、出力端子(X4)の出力信号1
がl電lI21でなる。
7号が出力され、内j(1(カウンタ(24)から制御
用メモリ0のに内部カウンタ)重速信号が出力され、制
御用メモリ(I71の人力アドレスがザ化し、出力端子
(X2)の出力部′Ijgが0“2になるとともに、出
力端子(X3)の出力信号11が′1″になり、また、
符号化すべきタイミンクであることを第2制御回路部(
14)に伝送するため、出力端子(X4)の出力信号1
がl電lI21でなる。
一方、3昭のずれ、?1数用クロツクパルヌにより、出
力端イ((11つ、(甲υの出力信−写(!、■はとも
にI″になっている。
力端イ((11つ、(甲υの出力信−写(!、■はとも
にI″になっている。
そこで第2制狽1回路部(14)の符号変換部(1つに
、出力信号R、II 、e+ 1’からなるtOjj
、 IJ”l 、 11111゜It I 11 のモ
ード・1「A報償−号と、出力信号lのタイミンク情報
信号が入力され、第8図に示すように符号変→力部O句
にVL(3)が伝送される。
、出力信号R、II 、e+ 1’からなるtOjj
、 IJ”l 、 11111゜It I 11 のモ
ード・1「A報償−号と、出力信号lのタイミンク情報
信号が入力され、第8図に示すように符号変→力部O句
にVL(3)が伝送される。
そし2て符号変換部00・はモード情報信号により、ラ
ンレングヌカウンタ121)の出力信号を取り込ifに
、符号変換メモリ(9)からV’ L (3)の符号語
を収り込み、符号語にもとづ<VL(3)のMl符号を
、符号送出部u0を介して出力端子(11に出力する。
ンレングヌカウンタ121)の出力信号を取り込ifに
、符号変換メモリ(9)からV’ L (3)の符号語
を収り込み、符号語にもとづ<VL(3)のMl符号を
、符号送出部u0を介して出力端子(11に出力する。
一方、出力信号iのタイミング情報が符号変換部α均に
収り込まれると、r?iJ記内部カウンタ帰還信号によ
る入力アドレスの変(eにより、制御用メモリα加1カ
ウンタ翰、 +211 、 (241をリセットすると
ともに、カウンタ(6)の読み出しアドレスをカウンタ
(5)に転送してつぎの符号化に備える。
収り込まれると、r?iJ記内部カウンタ帰還信号によ
る入力アドレスの変(eにより、制御用メモリα加1カ
ウンタ翰、 +211 、 (241をリセットすると
ともに、カウンタ(6)の読み出しアドレスをカウンタ
(5)に転送してつぎの符号化に備える。
つぎに、符号化するモードが■(0)の場合は、変化画
素(aI)、(b+)が同時に検出され、この場合には
制御用メモリα力からの両カウンタ用りロツクパlレヌ
は停止されるが、変化画素(al)、(1月)の検出に
より内部カウンタ圀)が動作して制御用メモリα力の入
力アドレスが変化される。
素(aI)、(b+)が同時に検出され、この場合には
制御用メモリα力からの両カウンタ用りロツクパlレヌ
は停止されるが、変化画素(al)、(1月)の検出に
より内部カウンタ圀)が動作して制御用メモリα力の入
力アドレスが変化される。
そして入力アドレスにもとづき、制御用メモリ(171
の出力端子(X2)、(X3)の出力信号g、11がt
O+l。
の出力端子(X2)、(X3)の出力信号g、11がt
O+l。
lt I 11それぞれになるとともに、出力端子(X
4)の出力信号Iがパ1”になる。
4)の出力信号Iがパ1”になる。
一方、v(0)のときはずれカウンタ(20の出力信号
C2rはともに0゛′である。
C2rはともに0゛′である。
そこで第2制御1I11回路部(14)のイ1−リ″変
換部(IυIで、出力信号g 、 h 、 c 、 I
’からなる+101t 、 II ] II 、 II
Qll。
換部(IυIで、出力信号g 、 h 、 c 、 I
’からなる+101t 、 II ] II 、 II
Qll。
°゛0″′ のモード’:Si報+ilj号が出力され
、符号変換部0υは前記モード情・)1φ信号にもとづ
きV(O)の符号語すなわちVL(0)の符号語を符号
変換メモリ(9)から取り込み、1改行号語にもとづく
v(O)のMl符号を、符号出力部(I〔9を介して出
力端子flc9に出力する。
、符号変換部0υは前記モード情・)1φ信号にもとづ
きV(O)の符号語すなわちVL(0)の符号語を符号
変換メモリ(9)から取り込み、1改行号語にもとづく
v(O)のMl符号を、符号出力部(I〔9を介して出
力端子flc9に出力する。
なお、出力信写1のタイミング情報が符号変換部(1句
(・て取り込寸れると、1)II述のように内部カウン
タ(24)のl動作により制御用メモリ(1カの入力ア
ドレスが変化してつぎのtr+−熱化に++tnえる。
(・て取り込寸れると、1)II述のように内部カウン
タ(24)のl動作により制御用メモリ(1カの入力ア
ドレスが変化してつぎのtr+−熱化に++tnえる。
さら((、初号化するモードが11の場合は、たとえば
最初に変化画素(1月)が検出されると、器側1用メモ
リ(17)の人カアトルヌが変化し、制御用メモリ07
)からの両カウンタ用りロックパルヌおよび、フンレン
クヌ計数用りロツクバルヌの出力が停止さiz、このと
き内部カウンタ(24jが動作して制御用メモリ モリθηの出力端子(x+)からずれ計数用クロック1
<ルヌが出力されるとともに、出力端子(XG)からカ
ウンタ用クロックパルスが出力され、さらに、出力端子
(X5)からランレングス計数用クロック/< Iレヌ
が出力される。
最初に変化画素(1月)が検出されると、器側1用メモ
リ(17)の人カアトルヌが変化し、制御用メモリ07
)からの両カウンタ用りロックパルヌおよび、フンレン
クヌ計数用りロツクバルヌの出力が停止さiz、このと
き内部カウンタ(24jが動作して制御用メモリ モリθηの出力端子(x+)からずれ計数用クロック1
<ルヌが出力されるとともに、出力端子(XG)からカ
ウンタ用クロックパルスが出力され、さらに、出力端子
(X5)からランレングス計数用クロック/< Iレヌ
が出力される。
そして変化画素(a+)が検出されると、制御用メモリ
α力の入力アドレスが変化して出力端子(Xl)かから
のランレングヌ計数用りロツクパルメの出力が停止する
。
α力の入力アドレスが変化して出力端子(Xl)かから
のランレングヌ計数用りロツクパルメの出力が停止する
。
なお、■の場合は前述の変化画素(al)の検出のとき
に、ずれカウンタ(イ)の出力端子(qc)からのtt
+ ++のずれカウンタ帰還信号dも制御用メモリリ
カに出ノJされる。
に、ずれカウンタ(イ)の出力端子(qc)からのtt
+ ++のずれカウンタ帰還信号dも制御用メモリリ
カに出ノJされる。
一方、変化画素(al)の検出により、内部カウンタ(
24jが動作して制御用メモリ(1カの入力アドレスが
さらに変化し、出力信号g 、 lt 、 iがそれぞ
れ゛1パにな9、このとき出力信号c、fがともに0“
′であるだめ、第2制御回路部f14)の符号変づ装部
(1嬶【、出力1S”’;j’ !: + ” + c
+ +7./、らなるIt l 11 、 II l
11゜IT Q 11 、 It Q l″ のモード
情報償”号が出力される。
24jが動作して制御用メモリ(1カの入力アドレスが
さらに変化し、出力信号g 、 lt 、 iがそれぞ
れ゛1パにな9、このとき出力信号c、fがともに0“
′であるだめ、第2制御回路部f14)の符号変づ装部
(1嬶【、出力1S”’;j’ !: + ” + c
+ +7./、らなるIt l 11 、 II l
11゜IT Q 11 、 It Q l″ のモード
情報償”号が出力される。
そこで7q号変換部(J■はフンレングヌカウンタ(2
]+の出力部“号、すなわちランレングスaO;l I
を取り込み、該ランレンクヌ+10旧のA11]符号に
ン・]応する符υ語を符号変換メモリ(9)から取り込
む。
]+の出力部“号、すなわちランレングスaO;l I
を取り込み、該ランレンクヌ+10旧のA11]符号に
ン・]応する符υ語を符号変換メモリ(9)から取り込
む。
ところで狩り変換部(鋤の出力信号がα号変換部(1均
に取り込寸れると、内部カウンタ(24)の動作にもと
づく制iii!月」メモ!l (17)の入力アドレス
の変化によす、ランレングヌカウンタ(21jおよび内
部カウンタ(24)かりセットされるとともに、第2カ
ウンタ(6)の、涜み出しアドレスが第1カウンタ(5
)に転送さ力、る。
に取り込寸れると、内部カウンタ(24)の動作にもと
づく制iii!月」メモ!l (17)の入力アドレス
の変化によす、ランレングヌカウンタ(21jおよび内
部カウンタ(24)かりセットされるとともに、第2カ
ウンタ(6)の、涜み出しアドレスが第1カウンタ(5
)に転送さ力、る。
そこで制御用メモリ07)の入力アドレスが再び変化し
、カウンタ(5)、(6)に再びカウンタ用りロツクバ
lレメが出力されるとともに、カウンタ(21)にラン
レングヌ計数用りロツクパ/レヌが出力される。
、カウンタ(5)、(6)に再びカウンタ用りロツクバ
lレメが出力されるとともに、カウンタ(21)にラン
レングヌ計数用りロツクパ/レヌが出力される。
そして貧化画素(+L2)が検出されるとともに、ラン
レングスaH12が計数されると、制御用メモリqカか
らの1)1工記カウンタ用クロツクパ7レヌおよびラン
レンクヌ7−1数11」クロツクパIレヌの出力が停止
され、このとき内部カウンタ(24)の動作により制御
用メモIJ O”ilの入力アドレスが変化し、制御用
メモ!J (1’5から符号変換部Qのに出力信号g
、 ++ 、 e 、 Iからなル”I’”、・l l
11.・・0・”、・・0・” のモード情報信号が
出力されるとともに1′”の出)J信S iが出力され
る。
レングスaH12が計数されると、制御用メモリqカか
らの1)1工記カウンタ用クロツクパ7レヌおよびラン
レンクヌ7−1数11」クロツクパIレヌの出力が停止
され、このとき内部カウンタ(24)の動作により制御
用メモIJ O”ilの入力アドレスが変化し、制御用
メモ!J (1’5から符号変換部Qのに出力信号g
、 ++ 、 e 、 Iからなル”I’”、・l l
11.・・0・”、・・0・” のモード情報信号が
出力されるとともに1′”の出)J信S iが出力され
る。
そこで符号変換部00はフンレングヌカウンタ(211
のランレングスala2を取り込み、該ランレングスa
la2のM f−I符号に対応する符号語をiJ号変換
メモリ(9)から取シ込み、前述のランレングス+LO
al のM H符号および、ランレングスaH12のM
、 l−1イq:号および11の固有符号からなるM符
号号を、符号出力部θ6)を介して出力端子00に出力
する。
のランレングスala2を取り込み、該ランレングスa
la2のM f−I符号に対応する符号語をiJ号変換
メモリ(9)から取シ込み、前述のランレングス+LO
al のM H符号および、ランレングスaH12のM
、 l−1イq:号および11の固有符号からなるM符
号号を、符号出力部θ6)を介して出力端子00に出力
する。
ところで符号変換部0均の出力信号が取り込まれると、
内部カウンタ(2句の動作にもとづく制御用メモリリカ
の入力アドレスの変化によシ、カウンタ(イ)。
内部カウンタ(2句の動作にもとづく制御用メモリリカ
の入力アドレスの変化によシ、カウンタ(イ)。
+211 、 +241かりセットされるとともに、第
2カウンタ(6)の読み出しアドレスがカウンタ(5)
に転送され、つぎの符号化に備える。
2カウンタ(6)の読み出しアドレスがカウンタ(5)
に転送され、つぎの符号化に備える。
つぎに、符号化するモードがPの場合、たとえはト11
J述の11の場合と同様に恢化画素(+)りが最初に検
出されると、「)II述と同様に動作し、変化画素(a
+)の+)iJ K f化画素(lJ2)が検出され、
このとき出力信号g 、 ++ 、 (!+ ’がすべ
て0″にな9、符号変i勢部(10は杓υ斐換メモリ(
9)からPの符号語を取シ込むとともに、1.亥イ′J
・号、flhiにもとづくPのM R符号を、初号送出
部Q(’i)を介して出力端子(10に出力する。
J述の11の場合と同様に恢化画素(+)りが最初に検
出されると、「)II述と同様に動作し、変化画素(a
+)の+)iJ K f化画素(lJ2)が検出され、
このとき出力信号g 、 ++ 、 (!+ ’がすべ
て0″にな9、符号変i勢部(10は杓υ斐換メモリ(
9)からPの符号語を取シ込むとともに、1.亥イ′J
・号、flhiにもとづくPのM R符号を、初号送出
部Q(’i)を介して出力端子(10に出力する。
さらに、符号化ライン画信号のすべての符号化が終了す
ると、第1カウンク(5)から制御用メモリ07)にt
it′の終了信号Cが出力され、このとき出力(tN’
z’g + ” + C+ 17518図)EOLすな
わち。
ると、第1カウンク(5)から制御用メモリ07)にt
it′の終了信号Cが出力され、このとき出力(tN’
z’g + ” + C+ 17518図)EOLすな
わち。
++I 、 lIQ++ 、 +tO++ 、 IIQ
I+ になり、符号変換部(1句はf′j−号変換メモ
リ(9)からEOLのイー1号、fμ、すなわち++
Q 11 、1101+、・・・ +1 Q ++ 、
++ l 11の12ビツトの符号語を取り込んで出
力端(−10に出力する。
I+ になり、符号変換部(1句はf′j−号変換メモ
リ(9)からEOLのイー1号、fμ、すなわち++
Q 11 、1101+、・・・ +1 Q ++ 、
++ l 11の12ビツトの符号語を取り込んで出
力端(−10に出力する。
したがって、「)IJ記実施例によると、第1制御回路
部(]ニヤにより符号化のモードを判別して第2制御回
路部(14)に符号rヒ情報信号を出力するとともに、
第2制御回路部(14)によりM、 l(、符号に変換
して出力端子tl[)に出力し、このとき、各変化点検
出信号および終了信号からなる外部アドレスの非変1ヒ
時にも、内部カウンタ回路(22の動作により内部アド
レスが変化して制御用メモ’) Qiの入力アドレスが
変化し、第2制御回路部04)に符号化情報信号が取り
込まれると、直ちに、変化点検出部aりが動作して、第
1制御回路部(13によりつぎの符号化のモードを判別
するため、変化点検出部(功は第2制御回路部(14)
により符号化処理が行なわれている間にも動作し、変化
点検出部Q功による信号変化点検出が連続的に行なわれ
るとともに、第1制御回路部(1■による符号化のモー
ド判定と、第2制御回路部04)による符号化処理とが
同時に行なわれ、非常に高速の符号化処理を行なうこと
ができる。
部(]ニヤにより符号化のモードを判別して第2制御回
路部(14)に符号rヒ情報信号を出力するとともに、
第2制御回路部(14)によりM、 l(、符号に変換
して出力端子tl[)に出力し、このとき、各変化点検
出信号および終了信号からなる外部アドレスの非変1ヒ
時にも、内部カウンタ回路(22の動作により内部アド
レスが変化して制御用メモ’) Qiの入力アドレスが
変化し、第2制御回路部04)に符号化情報信号が取り
込まれると、直ちに、変化点検出部aりが動作して、第
1制御回路部(13によりつぎの符号化のモードを判別
するため、変化点検出部(功は第2制御回路部(14)
により符号化処理が行なわれている間にも動作し、変化
点検出部Q功による信号変化点検出が連続的に行なわれ
るとともに、第1制御回路部(1■による符号化のモー
ド判定と、第2制御回路部04)による符号化処理とが
同時に行なわれ、非常に高速の符号化処理を行なうこと
ができる。
なお、前記実施例ではM B、符号化の場合を示しだが
、他の符号化の場合に画用することができるのは勿論で
ある。
、他の符号化の場合に画用することができるのは勿論で
ある。
また、外部アドレスの非変化時にも内部アドレスにより
第1制御回路部(13の入力アドレスを変化して連続的
な制御処理を行なうため、文字清報などの符号化だけで
なくたとえばセンサからの検出情報信号を制用1用の符
号に符号化するときなどにも適用することができる。
第1制御回路部(13の入力アドレスを変化して連続的
な制御処理を行なうため、文字清報などの符号化だけで
なくたとえばセンサからの検出情報信号を制用1用の符
号に符号化するときなどにも適用することができる。
第1図ないし第4図はそれぞil−1W、 R符号化の
原理説明図、第5図は従来の符号化回路のブロック図、
第6図ないし第8Iン1はこの発明の符8rに回路の1
実力亀例を示し、第6図は基本ブロック図、第7図は第
6図の変化点検出部および第1制御回路部の詳細なブロ
ック図、第8図は第7図の出力信号g 、 l+ 、
C,I’によるモード情報信号の説明図である。 (1)・・・Fr: 符化ラインメモリ、(2)・・・
参照ラインメモリ、(3) 、 (4)・・・第1.第
2変化点検出回路、(!]) 、 (6)・・・自信り
一読み出し用第1.第2カウンタ、(9)・・・符号変
換メモ!J 、fIO)・・・出力端子、(jl)・・
・読み出し制御用カウンタ回路、(嗜・・・変化点検出
部、(1:3 、 (14)・・・第1、第2制御回路
部、(埒・・・符号変換部、qQ・・・符号出力部、(
17)・・・制σ印用メモリ、(18)・・・ラッチレ
ジヌタ、シ(ト・・ずれカウンタ、121)・・・ラン
レングヌカウンタ、(22)・・・内部カウンタ回路。 第 1 図 第2図 第31z 第 4 図 +z 、15 ′ j■ i=−”二 第 6 図 手続補正書(自発) 昭和58年 9月261、 発明の名称 符号化回路 3補正をする者 Jl’l’lトノ111f#、 1.1 許 出 願
人任 所 大阪府守口市京阪本通2丁目18番[11J
名 称 T188)三年電機株式会社 代表者 井 植 薫 4代理人 T530 5補正の対象 明細書の「発明の詳細な説明」の欄およ
び図面の第1図、第2図 6補正の内容 第1図 第2図
原理説明図、第5図は従来の符号化回路のブロック図、
第6図ないし第8Iン1はこの発明の符8rに回路の1
実力亀例を示し、第6図は基本ブロック図、第7図は第
6図の変化点検出部および第1制御回路部の詳細なブロ
ック図、第8図は第7図の出力信号g 、 l+ 、
C,I’によるモード情報信号の説明図である。 (1)・・・Fr: 符化ラインメモリ、(2)・・・
参照ラインメモリ、(3) 、 (4)・・・第1.第
2変化点検出回路、(!]) 、 (6)・・・自信り
一読み出し用第1.第2カウンタ、(9)・・・符号変
換メモ!J 、fIO)・・・出力端子、(jl)・・
・読み出し制御用カウンタ回路、(嗜・・・変化点検出
部、(1:3 、 (14)・・・第1、第2制御回路
部、(埒・・・符号変換部、qQ・・・符号出力部、(
17)・・・制σ印用メモリ、(18)・・・ラッチレ
ジヌタ、シ(ト・・ずれカウンタ、121)・・・ラン
レングヌカウンタ、(22)・・・内部カウンタ回路。 第 1 図 第2図 第31z 第 4 図 +z 、15 ′ j■ i=−”二 第 6 図 手続補正書(自発) 昭和58年 9月261、 発明の名称 符号化回路 3補正をする者 Jl’l’lトノ111f#、 1.1 許 出 願
人任 所 大阪府守口市京阪本通2丁目18番[11J
名 称 T188)三年電機株式会社 代表者 井 植 薫 4代理人 T530 5補正の対象 明細書の「発明の詳細な説明」の欄およ
び図面の第1図、第2図 6補正の内容 第1図 第2図
Claims (1)
- 【特許請求の範囲】 ■ 符号化する未処理情報信号の信号変化点および+
ff!J記末処44[!情報信−号より1つ前の符号化
の終了した処1!1!済情報信号の信号変化点をそれぞ
れ検出する変化点検出部と、前記両情報信号それぞれの
貧化点検出信号などからなる外部アドレスと内部回路の
動作にもとづく内部アドレスとによシ入カアドレヌが形
成され、該入力アドレスにより前記変化点検出部および
前記内部回路の動作を連続的に制御してr)iJ記外部
アドレヌの非変化時にもf5iJ記内部7ドレヌを変化
して2iJ記入力アFレノを父化し、前記変化点検出部
に前記両情報信号の信号変化点・検出を連続的に行なわ
せるとともに+ MiJ記米処j」情報信号の符号化情
報信号を出力する第1制jai1回路部と、mI記符号
化情報信号が入力されfGiJ記米処理情報信号を符号
変換して出力する第2制jai1回路部とを1iiff
えたことを特徴とする符号化回路。 ■ 第1制御回路部に、外部アドレスおよび内部アドレ
スにより入力アドレスが形成され、核入ノフアドレヌに
もとづいて連続的に出力制御される制御用メモリと、該
制御用メモリの複数の出力信号を取シ込んで保持するラ
ッチレシヌタと、該レシヌタを介した前記制御用メモリ
の内部カウンタ川出力信号が入力され、前記内部アドレ
ス形成用の帰還信号を出力する内部カウンタ回路とを設
け、前記レジヌタを介した前記制御用メモリの変化点検
出部用出力信号によシ前記変化点検出部の動作を制御す
るようにしたことを特徴とする特許請求の範囲第1項に
記載の符号化回路。 ■ 変化点検出部に、モチ゛イファイド・リードイ1−
号化(モディファイド・リード符号をM R符号と称す
る)する1ライン分の未処理情報信号を保持する第1情
報信号用メモリと、前記未処理情報信号の1ライン前の
M几符号化の終了した処理済情報信号を保持する第2情
報信号メモリと、前記未処理情報信号の信号変化点を検
出する第1変化点検出回路と、mJ記処理済情報信号の
信号変化点を検出する第2変化点検出回路と、前記画情
報信号用メモリの読み出しを制御するとともに、前記両
″It’d報信号用メモリの読み出し終了時に終了信号
を出力する読み出し制御用カウンタ回路とを設け、第1
制御回路部に、前記副使化点検出回路の変化点検出信号
と1)IJ記終了簡号とからなる外部アドレスおよび内
部アドレスによシ入カアドレ7が形成さし、該人力アド
レスにもとついて連続的に出ノJ制0目Iされる制御M
11用メモリと、該制御用メモリの複数の出力信号を取
り込んで保持するラッチレジヌタと、該レシヌタを介し
たOIJ記制御用メモリのずれカウンタ用出力信号が入
力され1.前記未処理情報信号の最初の信号変化点と前
記処理済情報信号の最初の信号変化点とのイ目対的距1
雛を計数するずれカウンタと、1)IJ記レしメタを介
した11J記制御用メモリのランレンクヌカウンタ用出
力信号が入力され、前記未処理情報信号の信号変化点間
距離を計数スるランレンクヌカウンクと、前記レジヌタ
を介した前記制御用メモリの内部カウンタ用出力信号が
入力される内部カウンタ回路とを設け、前記レジヌタを
介した前記制御用メモリの変化点検出部用出力信号によ
り OiJ記読み出し制碩1カウンタ回路の動作を制御
して前記画情報信号用メモリを連続的に読み出し制御す
るとともに、目11記ずれカウンタの計数値4の出力信
号および目1■記内部カウンタ回路の出力信号からなる
帰還信号により内部アドレスを形成し、かつ、niJ記
第2制御回路部に、前記レジヌタを介した前記制御用メ
モリの符号化情報用出力信号および、前記ずれカウンタ
の計数敏3までの出力信号、@記うンレングヌカウンタ
の出力信号からなる符号化情報信号により前記未処理情
報信号をM几符号に変換して出力する符号変換出力手段
を設けたことを特徴とする特許請求の範囲第1項に記載
の符号化回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11038783A JPS603276A (ja) | 1983-06-20 | 1983-06-20 | 符号化回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11038783A JPS603276A (ja) | 1983-06-20 | 1983-06-20 | 符号化回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS603276A true JPS603276A (ja) | 1985-01-09 |
Family
ID=14534512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11038783A Pending JPS603276A (ja) | 1983-06-20 | 1983-06-20 | 符号化回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS603276A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60256274A (ja) * | 1984-06-01 | 1985-12-17 | Hitachi Ltd | 2次元圧縮符号化装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS542618A (en) * | 1977-06-08 | 1979-01-10 | Toshiba Corp | Coding system |
JPS5546676A (en) * | 1978-09-29 | 1980-04-01 | Matsushita Electric Ind Co Ltd | Sequential coding system for boundary state |
JPS57168583A (en) * | 1981-04-09 | 1982-10-16 | Ricoh Co Ltd | Data decoder |
JPS58101563A (ja) * | 1981-12-14 | 1983-06-16 | Ricoh Co Ltd | フアクシミリ装置 |
-
1983
- 1983-06-20 JP JP11038783A patent/JPS603276A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS542618A (en) * | 1977-06-08 | 1979-01-10 | Toshiba Corp | Coding system |
JPS5546676A (en) * | 1978-09-29 | 1980-04-01 | Matsushita Electric Ind Co Ltd | Sequential coding system for boundary state |
JPS57168583A (en) * | 1981-04-09 | 1982-10-16 | Ricoh Co Ltd | Data decoder |
JPS58101563A (ja) * | 1981-12-14 | 1983-06-16 | Ricoh Co Ltd | フアクシミリ装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60256274A (ja) * | 1984-06-01 | 1985-12-17 | Hitachi Ltd | 2次元圧縮符号化装置 |
JPH037317B2 (ja) * | 1984-06-01 | 1991-02-01 | Hitachi Ltd |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62283778A (ja) | 2値デ−タ伸長処理装置 | |
JPS5816667B2 (ja) | フアクシミリ信号のインタ−ライン符号化方式 | |
JPH0525224B2 (ja) | ||
JPS6338913B2 (ja) | ||
JPH0525225B2 (ja) | ||
US4626921A (en) | Method and circuit for demodulating encoded data of facsimile apparatus | |
JPS603276A (ja) | 符号化回路 | |
JPS5958971A (ja) | 符号化回路 | |
JPS6341271B2 (ja) | ||
JP2595900B2 (ja) | 2値画像データの変化点座標検出装置 | |
JP2899284B2 (ja) | 画像データ符号化装置 | |
JP2795023B2 (ja) | 符号化装置 | |
JPS6161558A (ja) | G3フアクシミリ蓄積交換における伝送誤り検出方式 | |
JPS61173582A (ja) | 変化点検出回路 | |
JPS60237766A (ja) | 誤り検出回路 | |
JPS63276974A (ja) | Mr符号化回路 | |
JPH01123370A (ja) | 画像データ符号化装置 | |
JPH04215377A (ja) | ファクシミリ装置の符号化方法 | |
JPS63301677A (ja) | 変化点検出回路 | |
JPS63248223A (ja) | 復号装置 | |
JPH088645B2 (ja) | 画信号符号化・復号化大規模集積回路 | |
JPH0340559A (ja) | ファクシミリ装置 | |
JPS61284178A (ja) | 1次元符号復号化回路 | |
JPS63299683A (ja) | 2次元符号化信号の復号化装置 | |
JPS58101562A (ja) | フアクシミリ装置 |