JPS58101562A - フアクシミリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、データの蓄積機能をもりたファクシミリ装置
に関する。

近年、フチクシｔす装置の使用範囲が拡がる（つれ、フ
ァクシミリ装置において特定のキャラクタ情報を送る発
信元識別装置等が必ｌ！になうている・またベージ喬勺
や７オーマ？）情報等も一情報と共に送信されることが
あるが、これらの情報ｔ−―情報内に挿入するにはこれ
らのデータｔ−ｃｐ。

が直＊＊生し、バッファメモ、すに蓄えることが便利で
、システムが簡素化できることになる・しかして、従来
のファクシミリ装置では、ＣＩ’Ｕのデータメモリから
逐次銃み出される１９４２分のデータな一時蓄積させる
バッフ１メモリおよびアドレスカウンタを別途設け、そ
のバッフ１メモリに蓄積された１ライン分のデータごと
くデータ圧縮Ｖなして伝送処理するよ５ｃしているが、
このよ５（パｖ７アメモリがＣＰＵのデータメモリと分
けられ独立にあると、キャラクタ情報やフォーマット情
報の発生に畳別なハードウェアな必要とり、ｉｉ置も太
き（１価格も高いものになりてしまりている。

また、ファクシミリ装置もその機能が複合化され、ファ
クシミリにキーボードがつき、牛ヤラック転送ができる
ようなシステムや、ワードプロセッサーやオフィスコン
ビ１−夕等と結合したシステムにおける牛ヤラクタ転送
用のバッファについては、ＣＰＵのデータメモｑｔ’を
用せざ４に得ない、Ｃのような場合、従来例のよ５ｔハ
ードウエアのバッファは無意味、であり使用できない仁
とになりてしま５・ また、従来、圧縮器およびアドレスカウンタという譬別
なハードウェアｔもたず、データの伝送処ｆｆ１ｔ−全
てＣＰＵのンフトウ翼アによりて行なわせることにより
てシステムの簡素化ｖｗＪるようにしたファクシミリ装
置があるが−このような手段【とるとデータの処垣遍度
が限られてしまい、現在の（ｌＩ規格のフチクシ（’Ｊ
Ｋ［求される部属適度に対応させるには一次元のＭＨ符
号化法Ｖ興行させるのが限度で、二次元符号化（は適さ
ないものになりている。

本発明は以上の点を考慮し文なされたもので。

ハードウェアによるデータの伝送処ｍｔ−行なわせる場
合、簡単な構成でかつ制御性嵐（データ伝送を行なわせ
ることができるようにした７アクシミ呼彊置を提供する
ものである。

以下、添付１１１ｉｖ＃履して本発明の一実施ｌ’ｌＫ
ついて詳述する。

第１１１は装置＠によるファクシミリ装置における送信
側の構成な示すもので、スキャナＩＫよりて絖取られた
原稿の画情報ｖｌＡＭ！内のバッファメモリ部に蓄積さ
せ、その蓄積された１９４２分のデータな逐次圧縮器３
に送りてデータ圧縮して符号化し１その符号化されたデ
ータｖｌＡＭ２のパＶファメモ９に一時集合＾に蓄積さ
せたのちにその蓄積データｔ”ｉ＊出してインターフ２
−ス４【介して送信データの変ｇｔ’なすモデム５に送
ることによ］てデータ送信を行なわする構成なとりてい
る。なお、システム全体な制御するｃｐａｓとしては例
えば８ビート並列処環用の汎用のマイクロプロセッサが
用いられ【お９．そのＣＩ’Ｕ・の実行プログラムがＲ
ＯＭ７　Ｋ記憶されている。

また、Ｓ中８はＣＰＵ５　による凰ムＭ２のデータの書
込みまたは読出り時にＣＰＵ６かも出されるアドレス信
号の上位数ビＶ）をデコードしてスキャナ１．翼ムＭ２
　　、圧縮器３．インターフェース４およびＲＯＭ７　
ｔ−適宜選択するアドレスデコーダを示している。

ｇｚａｌｌにスキャナｌの具体的な一構成例な示してい
る。同図において、まず、原稿Ｉｉ＆−ラインごとに履
′ｅＪＣ元走査することにようて得られた光一情報ＰＢ
８がＣＣＤラインセンサ２０によりて光電変換される。

このＣＣＤラインセンサ２ｏには２種類のりａｔ’ＪＶ
ＣＬＫとＨＣＬＫ　カｍｔＰｓｔＬ”Ｃ＆’４−ＶＣＬ
Ｋは、いわゆる副走査クロｔりにＳ尚する・このクロッ
クによりＣｃＤラインセンセンのフォトダイオードで光
電変換され、蓄積された一信号成分はＣＣＤ内部のシフ
トレジスタに転送される。

ＨＣＬＫは１．いわゆる主走査ブロックである。このグ
ロックによりＣＣＤ　ＰＩｌｇのシフトレジスタに転送
された画信号は１ビツトづつ増幅器２１に出力される。

増幅器ｎにより増幅された画信号は２値化回路２２＃ｃ
より白、黒の２値情報に変換され。

シフトレジスタｎへ送られる０本実施例においてはＣＰ
Ｕ６は８ビｆ）並列処理のものを用い１データバスＤＩ
も８ビツトのため、シフトレジスタ鵡は８ビツトのもの
を用い【いる、データバスＤ富がＮビットの場合、シフ
トレジスタ鵡はＮビットを用い、カウンタ筋もＮ道カウ
ンダを用いればよい＠　ＣＰＵ・はシフトレジスタｎＫ
８ビットのデータが満たされたのち、リード命令により
シフトレジスタ鵡のデータｖｌ！むことができるｓｃＰ
υ６がスキャナ１のデータを読取るときＣｌ１４−“１
１でＲＤ−”１’″とする。このとき、アンドゲートＧ
２よりＩＩＩＡＤパルスが出力され３ステ一トバツフア
群ｕｖアクティブにし【シフトレジスタ鵡のデータなデ
ータバスＤＢに出力する。ＣＰＵ６はリードコマンドＲ
Ｄ−′ｌ“の期間にＤＩ上のデータをサンプリングする
ことによりシフトレジスタ鵡に入力されたデータな読填
ることができる。

カウンタ筋は、シフトグロックを針数し、８ビツトのシ
フトクロｔりがシフトレジスタｎに送られたらフリップ
フロｔ−／１１２をリセットし、アントゲ−）Ｇ？によ
りクロＶりを停止する８進カウンタである。このカウン
タ筋は、リードパルスＲＥムＤＫよりＯｖｃリセットさ
れる。フリップ７０ツブＦＦＩはクロックＣＫＩと［Ｃ
ＡＤパルスが非同期のためフリップフロシブＦＦ２　ｔ
’１ｌＡＤパルスで直接セットして、ゲー）Ｇ７ｔ−Ｍ
けるとＨＣＬＫ　Ｋひげが出る。のを防ぐ目的で設けて
いる。

ＦＦＩはＲＩＡＤパルスの後縁でセットされ。

ＨＣＬ区によりセットされる。ＦＦ１がセットされると
アンドゲートＧＳの出力は＠Ｉ″′となり。

オアゲー）Ｇ６ｖ通ってＦＦ２のＤ人カがｍ１＠となる
。したがって、クロｔりＣＫＩの立下りでＦＦ２はセッ
トされる。ＦＦＩが１ｆセツトされると、アンドゲート
Ｇ４の出力々いＯ＠になるまでＦＦ２はリセットされな
い、Ｇ４の出方が“ｏ。

Ｋ７ｊるのはカウンタ筋が（８−１）発のクロックを計
数したときである。したがって１次のクロークＣ１［１
の立下りすなわち８発目のｌｌＣｌ、にの後縁によりＦ
ｒ２はリセットされ、ゲー）Ｇ７ｔ−閉じ、以後のグロ
ックを停止させる。ＦＦ２かリセットされると、再び翼
冨ムＤパルス゛が来てＦＦＩ【セットし、ゲーｔ−ａｓ
ｏ出力が′″ｌ”：に−ｒするまでＦＦ２はリセット状
態なつづけてＨＣＬＫは出力されない、ＦＦ３はＣＰＵ
６がセットできるフリップフロシブで、Ｃｌ１４−’１
”で、Ｗｌａ’ｌ”でセットされる。このフリップフロ
タブＦＦ３はＣＰＵ６がその主ｊ！査周期のデータなバ
ッファメモリに取り込まない場合にセットし、ＭＣＬＫ
がその主走査周期間自由に出方されるようにするための
ものである０例えば、圧縮ｌｓ３の圧ＩＩｍＷ／Ｉ作に
時間がかかるパターンがあり、バッファメモリに未だ圧
縮されていないデータが残りている場合。

ＦＦ３ｔ’セツトすることによりＨＣＬＫを連続出力さ
せてＣＣＤラインセンサ加内０シフトレジスタのデータ
上シフトアウトしてしまうときく使用される。また１分
局器篇は基本クロックＣＫＩ　ｖ分周してａｌｌ走査ク
ロッＶＣＬＫ　１作るものである・なおｓ　８８図にス
キャナ１における各部信号のタイムチャートを示してい
る。

また＊ｊ１４Ｊｌは圧縮器３の具体的な一構成例を示す
もので、同図において、４０はデコーダてあり、またシ
フトレジスタ４１は２次元符号化の参照ラインのデータ
が８ビット並列にロードされ。

１ビツトづつシフトされる参照ライン用のシフトレジス
タである。シフトレジスタ４ＺＬｅ元符制との符号化ラ
インのデータが８ビット並列にロードされ、１ビツトづ
つシフトされる符号化ライン用のシフトレジ〃りである
。モード検出回路４３はシフトレジスタ４１の出力凰ｏ
〜凰７．シフトレジスタ４■の出力ａ＠、ａ１よりモー
ドをチェックし、モードが検出されたときにクロック制
御回路４４　ＫＷＡ　Ｉ　Ｔ　（ｌｌｔ−送６　、　Ｉ
）　（１ｙ　ｌ）制ａｎ路舗は、シフトクロνりのスタ
ートストップの制御を行なう、ランレングスカウンタ４
５は、ランレングスのカウントを行なう・モード検出後
、ランレングスカウンタ４５０出方はＣＰＵ６　Ｋより
ｒＩＩＬ取ることができる。

第５図にデコーダ４０の一構成例な示している・このデ
コーダ４０はＣＰ’Ｕ６からのリード命令。

ライト命令をデコードして各ｉ１に指令を発生する。

ＣａＳはアドレスデコーダ８が圧縮器３ｖ選択している
選択信号である。Ｃ８５−１の時、ＣＰＵ６は圧縮５３
に何らかの命令を送うている・１０゜ＷＩＬはそれぞれ
ＣＰＵＩがリード命令、ライト命令？出力している時の
リードストローブパルス。

ライトスＦローブパルスである。ＣＰＵＩはＩＬＤパル
スの期間中にデータバスＤＢ上にあるデータな円ｓＫ式
み込む、Ｗ翼パルスの期間中はＣＰＵ６がＤＩＫデータ
Ｖｌｆｉ力しており１周辺製置はＷ凰パルスによりＤｌ
上のデータをサンプリングする。

ムＯ，ム１．ム２はアドレス備考である。ＣＰＵＩがリ
ード命令、ライト命令な行なう際アドレス上０〜ム２ｖ
指定することにより、デコーダ４Ｇの出力からは決めら
れた゛コマンド（指令パルス）が出力される・ 久に各コマンドの意味について説明するど。

Ｌｌ）ＩＩＴ　はｌラインのコーディングの績めに出力
されるスタートコマンドである。これによりシフトレジ
スタ４１　　、シフトレジスタ４２０リセｔ［が行なわ
れる６　ＲＥＮＴはシフトレジスタ４１への８ピツ訃デ
ーダのロードコマンドである。これによりバッファメモ
リにある参照ラインの一情報は８ビツトづつシフトレジ
スタ４１　の左８ビツトにロードされる。さらに％ＲＥ
ＮＴはクロツタ制御回路４４　Ｋシフトレジスタ４１　
Ｋデータが入力されたことｔ知らせ、シフト動作の再開
を指令する＠　ＣＩＩＩＴはシフ２トレジスタ４２への
８ビＶトデータのロードコマンドである。これによりバ
ッファメモリにある符号化ラインのデータは８ビｙ）づ
つシフトレジスタ４２の左８ビツトにロードされる。Ｌ
ＩＮＫＮＤ　　はバッファメモリ（ある全【のデータを
シフトレジスタ４１．シフトレジスタ４２に出力したの
ち、最後の４ビツトデータが各シフトレジスタ内に残る
ことｔ防ぐため（出力するグミ、ｔｈのロードコマンド
である。このコマンドはシフトレジスタ４１ヘデータが
ロードされないこと＆除いてＲ８１↑と同様の動作をす
る。

ｃｏＤｘｓテ　は符号化の開始な指令する。このコマン
ドによりモード検出をして１時停止し【いたシフト動作
の再開な行なう、また、このコマンドはランレングスカ
ウンタ４５　ｖリセットして次のランレングスの針数に
そなえる。さらに、ｂ１フラダをリセットするとともに
、コーディングが水平モードのコーディングか否かによ
りＨフラグｔセットする。なお、ＨフラグはＣＯＤ鳶８
！　時にアドレスム３が“１″の時にセットされ、ム３
がＲ０“の時リセットされる。凰ＤＣＴＬ　はランレン
グスカウンタ４５の下位８ビツトのリードコマンドであ
る。モード検出後、ＭＨ符号化とＭｌ符号化の水平モー
ド時に、ランレングスカウンターの値なリードするとき
の指令である・ＲＤＣ？ＩＩはランレングスカウンタ４
５　の上位４ビツトのリードコマンドである。ＲＤＭＯ
Ｄｇ　　はモード検出後、どのモードを検出したかのチ
ェック電性ｔ５際のリードコマンドである。

第６図は、シフトレジスタ４１　の構成図である。

左８ビｔトはパラレルロードのシフトレジスタ部ムで、
データバスＤＢ上のデータはＢ８Ｎ！命令によりパラレ
ルロードされ、ｌｌＦ？ｃＫ　＠＠によりライトシフト
される。８ｒ〒はシフト動作とロード動作な切り換える
信号である。右の８ビツトのレジスタ部ｌは、参照ライ
ンのデータを保持し。

モード検出を行なうものである。この右ａビｙ）のレジ
スタ部層のうち左４ビツトは、ＬＩＮａ？信号によりラ
インの始めにリセットされる。これはラインの始端部ａ
ｔ’行い鳥（するためのものである、右４ビツトのレジ
スタはＣＯ’ＤＩＣ８Ｔ　　信号で符号化の始めにＲ４
と同じ色に一１１！ツトされる。

すなわち、Ｒ４が白であれば鼠０〜Ｒ３は全て白に％　
Ｒ４が墨であれば虱Ｏ〜８３が黒にセットされる・ ３ｇ７ＷＡはシフトレジスタ４２の構成−である。

左８ビツトはシフトレジスタ４１　と同様にパラレルロ
ードシリアルアウトのシフトレジスタ部ムである。デー
タのセットは、ｃｇｉｃテ　コマンド虻よりデータバス
ＤＢから行なわれる。シフトはシフトレジスタ４２　と
同じ（８ＦＴＣＫ　ｌ１号により行なわれる、シフトレ
ジスタ４２ちまたラインの始めに右の４ビツトは９セツ
トされる。シフトレジスタ４２には１・フラグがあり、
これはＣ０ＤｌｅｌｌＴ′″ｔ”ａｌ　と同じ色にセッ
トされる。この―・は符号化時のカラーの基準色である
。

謳８図はモード検出回路４冨０壽成図である。

そのそ−ド検ａＳ鑓路４３は、シフトレジスタ４１の出
力風Ｏ〜１７をシフトレジスタ４２の出力麿・　、ｍｌ
により、符号化ラインの色の変化点畠１ｖ検出する機能
と参照ラインの色の変化点す、を検出する機能とを有し
ｓａｍが検出された時は検出されたモードが垂直モード
のどれに値するかを検出できる。内部のｂ１７ラダは参
照ラインのデータ凰１．１４　　に畠・カラーと逆の変
化点が生じた時にセットされる。すなわち。

ｂ１フラグが発生したことを示すラッチである。

ｂｌ　フラグがセットされたのち、データ１ｍ、１４（
新しい変化点があると、これはｂｓ　１？あるとしてす
、検出（１号ＤＩ？ｂ、　　を発生し、Ｍ７ラダがリセ
？［されていればシフ）動作を中断するためにクロッグ
制御回路にｗＡｘｔ信号＆出力する。

ｂｌ　７ラグはＣＯＤ］ｅｌｌテ　で符号化の始めにダ
セットされる。Ｈフラグは水平モード【検出した後の２
書目のランレングスを検出する時にセｖｌす６＠　Ｃ０
Ｄｌｅｌｉ’ｒ　　１ｌＫＡ３ｋが６１１だと、ＣＯＷ
フラグはセットされ、この時はｂ１フラグが検出されて
も無視されてシフトは絖き、符号化ラインのａ１カラー
が変化点を示すまでシフトが続けられる＊ＤＩＴａｌ　
　はａｌに変化点があると出力され、Ｗム１！出力をク
ロック制御回路に出力する・この時ＲＯ〜Ｒ７の状■を
テ畠−りし、垂直モードがあればＤＩＣＴＶＩ、ＤＩ？
ＶＢ１〜Ｄ］Ｃ’ｒＶＲ３゜ＤｍＴＶＬｌ　〜ＤＩＴＶ
Ｌ３　　ｔ’出力す４ｓここて各モードの判定方法につ
いて説明すると、ＤＩＴｂ２　　が出力された時はＰム
８８モーＶであり、パスモードの符号化なすればよい、
ＤＮＴＶ・・。

Ｄ罵’ｒＶ１１〜Ｄｆｆｉ’ｒＶＲ３，ＤＩ？ＶＬ１〜
ＤＩＴＶＬＳが出力された時は垂直モードであり、各出
力に対応した符号化を行なうバスモード、ｆｌ垂直モー
ドいずれでもない時は水平モードである。この時は後述
のランレングスカウンタの値をリードして。

Ｉ１１番目のランレングス符号化した後に再びＣ０ＤＩ
ＩｉＴ　　をかけ２番目のランレングスを検出する必要
がある。この際、前述の■フラグをセットするよ５ｔＣ
アドレスム３−１としてＣ０Ｄｌｌｌ’ｒコマンドを出
力する一モード検出されたのち、ｃｐｕａはＲＤＭＯＤ
鳶　コマンドによりモード音読み填り１％モードに対応
する符号化なすることができる。

ａｌ９図はランレングスカウンタ４Ｓの構成図である。

ランレングスカウンタ４５は、ＣＯＤ罵ｓＴ（よりＯＫ
リセットされ、シフトクロＶりＩＩＦＴＣＩＣを計数す
る。計数値は１ｌＤｃ’ｒＬ、ＩＩＤＣ？Ｉ［コマンド
によりＣＰＵ・のデータバスＤＢに出力され。

ＣＰＵ６　がランレンゲスケリードすることができる。

第ｔｏＩ５！ｌｌはりＣ）Ｆり制御１１１回路４４の（
成図である。

同図において、フリ２プフロップＦｒ５はＩＩＩＴｖｋ
８％の８ＦＴＣＫ　ＶｌｉＳすヨ５１１ＣＩＩＩＩ御を
するものである６　ＦＦＴはＷＡＩＴの後夜のＣＯＤ璽
Ｓ！迄クロックを中断させるフリツプフロップである。

８ＦＴＣＩ［はＦＦ５とＦＦ７が共にセットされている
時にのみ出力される。ＦＦ◆はｍｓｍｔ又はＬＩＮＩＮ
Ｄ　が出力されると、その後縁でセットされ、シフトク
ロνり！ｉＦ？ｃ［が出力されるとリセットされる。Ｆ
Ｆ４はＦＦ５０セツトタイミングを作るために使用され
【いる、ＦＦ４のＱ出力が”１”Ｋなると９０ｖりＣＫ
Ｉ）＠緻でＦＦＳはセットされ、ビットカウンタ邸ＣＴ
翼の牛ヤリー出力がｌ＠となる☆でセシト状ｌＩ＆つづ
ける。。

ビットカウンタ１ｃＴ］ｉ　＃）ＣＹが＠１１となると
。

りｏｙｙｃＩｃの後−でＦＦＳはリセットされ１次に再
びＦＦ４がセットされるまでリセット状ｍｔ一つづける
。このリセット期間中は８ＦＴＣＩＣは出力されない、
ビットカウンタ１ｃＴＲは、８Ｆ？ＣＩ：會計数し１１
発計ａｕｋ牛ヤリー出力ＣＹｖ出力する・したがりて、
８発のシフトクロックｇｙｖｃ＋＋ｃが出た時ＫＦＦ５
はリセットされ、それ以上８Ｆ’ｒＣ［ｔ−出さない、
このカウンタはＢ８鳳ｉおよびＬＩＮＩＮＤ　　でＯＫ
す４Ｆ）さｔｔル＊ＦＦ＋Ｉは、符号化の始めにＣ０Ｄ
ＩＨＩＴ　　でセットされ。

８ＦＴＣＩ　でリセットされる。ＦＦ６がセットされる
と、次のタロツク０区の後縁でＦＦＴがセットされ、Ｗ
ＡＩＴが出力されるまでセット状態なつづける。モード
検出回路４３がＷＡＩ’ｒｔ−出力すると１次のグ０ツ
クＣＫの後縁でＦＦ７はリセｙ）され、！１Ｆ’ｒｃ［
ｖ止める。同時に、ＣＰＵ・に割込信号ＩＮ？２　ｔ−
ａｓ力し、モードが検出されたことな知らせる・ なお、ｓ１１図に圧縮器３ｖｃおける令薄舗考のタイム
チャートを示している。

このよ５に構成された装置１ｊｌｉＫよるファクシミリ
ｉＩ置の動作について、以下説明をする。

ＣＰＵ５はＲＯＭ７　Ｋ記憶されているプログラムＶ順
ｅＬ実行することによりて、スキャナ１によりてＷＩｔ
取もれた原稿の一情報の符号化部１［をなしてその符号
化データをファクシミリ送信させることＫなる。その場
合、スキャナ１から送られ【（るデータが凰ムＭ２のバ
ッファメモリ部に順次入力され、そのパフフッメモリ部
に１ライン分のデータが蓄積されるごとにＣＰＵ６は符
号化処理を開始する。その符号化処垣は次のようにして
行なわれ委。

始めに、ＣＰＵ６はＬＩＮ鳶８↑　コマンドにより圧縮
器３におけるシフトレジスゲ４１　　、シフトレジスタ
４２　ｔ−リセットする。これによりシフトレジスゲの
色は白にセットされたことくなり、その後の色の変化点
は白→黒の変化点になる・次にＣＰＵ６は符号化の開始
コマンドＣ０Ｄ１Ｂ’ｒ　　ｔ−出力する。これにより
圧！ｉＩ器３におけるランレングス九〃ン夕４５はリセ
ットされ、クロック制御回路４４ＯＦＦ７はセットされ
る。また、モード検出回路４３のｂ１フラダはクリアさ
れ、１［７ラグもクリアされる。同時く、シフトレジス
ゲ４１０′ＢＯ〜翼４は同一色の白となり、Ｄ璽ム’ｌ
”ａｌ鉱傘検出になる・またシフトレジスタ４２の１０
フラグもａｓ　ＦＢ力と同じ白にリセットされる。久に
。

ＣＰＵ６はバッファメモリから圧縮器１ヘデータ転送を
開始する。この動作はＣＰＵ６がまず符号化ラインのデ
ータｖｃＩ！ＫＴ　コマンドでシフトレジスタ４２　Ｋ
セットし１次に参照ラインのデータｖＢ８１ｊ：Ｔコマ
ンドでシフトレジスタ４１に４１１ｆトスル、このＢ８
冨ｉコマンドによりクロック制御回路４４ＯＦＦＢはセ
ットされ、シフトクロｔり５ｙｔｃｔが斃生する。この
シフトクロＶりは高速でシフ）ψジスタ４１．４２をソ
プヤする。ＣＰＵ伽りプσグラ絹ｔＲＢＮ！コマンドで
参照ラインのデータがシフトレジスタ４１　に送られた
のち、バッファメモリのアドレスをインクリメン［させ
る−作を行ｔラーそして次の暮ビｖトの符号化ラインの
デーダｔ′再びシフトレジスタ４２Ｋｍ力し、さらに参
照ラインのデータをシフトレジスゲ４１　に出力する・
その餘、始めに参照ラインデータｔシフトレジスタ４１
　Ｋ送ってから１次に符号化ラインのデータをシフトレ
ジスタ４２に送るまでの時間に８ビツトのシフかは完全
ＫＩＩ％了しているようにシフトクロックの周波数を決
める必要がある・このよ５Ｋしておけば、シフト中に次
のデータのロードコマンドＣ１鳶Ｔが行なわれることは
ない、このようにして、バッファメモリにある画情報は
順次８ビｔトづつシフトレジスタ４１．シフトレジスタ
４２に送られて行く。

ところで、画情報に変化点があった場合の処理につい【
以下ａＩｊ１ｖする。

シフトレジスタ４１　　、シフトレジスタ４２はシフト
クロック８Ｆ１”ＣＫ　Ｉ）＠縁でシフトされるが。

符号化ラインに白→黒への変化点があると、黒画素が１
１の位置にシフトされた時ＫＤＩ？ａｌ　　が検出され
、ＷＡＩＴ’［号が出力される。これによｔ）ｃｘｓの
後縁−ｒａわち８Ｆ？ＣＩ　の後縁でＦＦＴはリセット
され、ａｙ’ｒ、ｃｘ　１１：止める。またＣＰＵ６に
割込信号ＩＮＴ２　ｔ’出力する。ＣＰＵ６はＩＮＴ２
　Ｋより符号化割込プログラムにジャンプする・したが
りて、ＷＡＩＴによりシフトクロＶりｇＦＴｃｆ：　Ｖ
止めたのち、バッファメモリからデータ會シフトレジス
タ４２＃よびシフトレジスタ４１　Ｋ出力する一連のデ
ータ転送の処理は中断される・ 符号化割込プログラムでは、まずＲＤＭＯＤＩＫよりモ
ードｔ−＊み取り、各モードの判定な行な５−水平モー
ドと判定された時はランレングスカウンタの値もＲＤＣ
’ｒＨ，ＩＩＤＣＴＬ　コマンドを用いて読み取る。モ
ードが判定されたａは、各モードでの符号化プログラム
にしたがりて符号コードを発生する。符号コードの発生
につい【は符号化テーブルより所定のコードを引いてく
るだけであり、Ｍｌコーディングでの実際の方法は従来
と金（同様にして行なわれる。また、コードテーブルを
引いた後、そのコードｖ１ムＭｆ）ＦＩＦＯエリアに入
ドアする方法も同様である・水平モードの時は１ｌＮ２
のランレンダスｔカウントする必要があるーこれは次の
符号化と同様な方法でランレングスを知ることができる
・すなわち、ＣＯＤ鳶Ｂテ時にムＳＶ＠ｌ”にして次の
符号化に入れば１次の変化点で再びＩＮＴ２９１号が発
生し、この時のランレングスカウンタの値より第２のラ
ンレングスｔ−絖むことができる。符号化コードの発生
が終了シ、それｖＦＩＦＯバツフテにストアしたＩＩｋ
。

再び次の符号化のためＫＣＯＤＩＩＩＴ儂号を発生させ
る拳その懺＃１回の割込によりディセーブルとなり【い
た割込のマスクｖｌｌけ１割込プログラムから＊け出る
。ここで再び転送プログラムにもどり。

シフトレジスタ４１およびシフトレジスタ４２への画情
報の転送を行なう。

この様に：ＣＰＵ６は通常画情報の転送を行い１モード
が検出された時は転送を中断して符号コードの発生を行
ｔ９ている。なお、モード検出中パスモードが検出され
ることがある。これは符号化ラインＫｌｊ色の変化点が
な（、参照ラインにａ・カラーと反対の変化点があり、
その後また変化点が生じた場合である。この時参照ライ
ンの第１の変化点でｂ１フラグがセットされｂｊＦＩ２
の変化点でＤＩＴｂ２　が出力される。この時もＷム！
テ値号が発生１．、ＣＰＵ６　ＫＩＮ？！割込をかける
。

なお、ハードウェアの構成上、シフトレジスタ社に符号
化ラインのデータがセットされてから４クロＶり後に始
めてラインの最初の画素がＪＩＢ　Ｋ現ｌ□ れるので、最初のモードが水平モードのＷ＃、ランレン
グスの値はランレングスカウンタ４６の値から４を引い
たものである・同様に、ＭＨ符符号化−ラインの最初の
ランレングスの値はランレングスカウンタの値から４ｖ
引いたものである。

また、ＭＲ符号化の時ラインの終端は仮ｉｌｌ変化点と
して終る。このために第７図に示すシフ）レジスタ４２
の最左のレジスタはｌシフトのたびに前データの反対色
がシフトインされるよ５Ｋしてある。したがって、ライ
ンの１＃後のビＩＦ訃がシフトされ刈ムこれに絖く口（
＋はｓｌ？ｙ１−と逆のＪもであるため仮想変化点が生
ずる。ＣＰＵ６からう”インの最後の８ビツトがシフト
レジスタ４１　Ｋ＠送され。

それが８ビツトシフトされた後、最終ビｆ）はＲ７にあ
りてクロｔりは停止する・全てのビットを符号化するに
は、最終ビットにつづく仮ａ変化点Ｖ鼠４の位置までさ
らにシフト子る必要がある・そのために４クロＶり余分
にシフトクロｖｙｖ追加する必要がある−このクロック
の追加はＬＩＮＩＮＤコマンドをクロック制御回路４４
　Ｋ与えるととにより行なわれる・クロック制御回路４
４はＬＩＮＩＩＮＤコマンド（おいてもＲｆｌＮＴ　コ
マンド時と同様にが４クロツクカウントした時、ａｍ変
化点は４１に入り、最後の符号化が行なわれる。ＣＰＵ
６は符号化の後、ｌラインのデータ転送がすでに％了し
ている仁とをソフ［つ息子上の７ラグで知９゜ピッ←カ
ウンＩの値ｔチェックする。ビットカウンタの出力Ｑム
〜Ｑ＠はｌＤｃ’ｆ’Ｈコマンド虻より圧縮器３におけ
るランレングスカウンタ４ｓの上位置と共ＫＣＰＵ＠　
Ｋ取り込まれ、チェックすることができる。　Ｑ　＠　
ｖａｎ　’″ｌ′″の時、仮想変化点は翼４にあるため
このラインの符号化は全て終了する。ここでプログラム
は符号化の割込から抜は出る。転送プログラムではすで
に１ラインのデータ転送は全て終了し％　ＬＩＮＫＮＤ
　　コマンドも出力したｔ、符号化の終了を待うている
。符号化の割込プログラムから抜けでてプロダラふが１
ｉｊｌプログラムにもどると、ＣＰＵ６は再び次のライ
ンの符号化に入る・次のラインのパＶファメモリ七チ藤
Ｖりし、データが１ライン分満たされていると再びＬＩ
ｌｌｆ１ｍｇ’ｒ　　コマンドによりシフトレジラ文行
（、このようａＳ号化の処理のうえで、ラインの終端近
くでの符号化に％別な考慮を必要とする場合がある。そ
れは仮想変化点を含めて終端から４１１７　目までに変
化点なみつけ、シフトが停止して符号化する場合である
０通常の場合。

が出力きれ【いないとＩＩにそれを水平モードとしてい
るが、ラインの最終端の仮１１１変化点においては水平
モード、パスモード、ＶＬＩ−１−ＹＬ、３のモートハ
存在Ｌ　ｑ　（１’　＠　Ｃ＃）場合、ＤＩＴＶＢ３〜
ＤＩ？ＶＲ１が出力され【いなければ参照ラインの変化
点は仮１ＩＩｕＩｓ−−真上に赫社マ嗜として符号化す
る。

−嫌に、仮想変化点のｌビット藺すなわちラインの最終
ビットに変化点かあうた場合、Ｄ罵’ｒｖｏ。

ＤＩＴＹＬＩ３〜ＤＩ？ＶｉＬ１　　が出力さｔしてい
ｑい時はＶＬＩとして符号化する。同様に、仮想変化点
の２ビｙ）＠でＤＩＴＶｏ、　１１８１トｏｉ＋＋ｔｖ
ｉ＊。

ＤＩＴＹＬＩ　　が出力されていない場合はＹＬ３とし
て符号化し１仮１１変化点の３ビツト鏑でＤＨ，ＴＶＯ
。

ＤＨＴＶＢ３〜ＤＩＴＶＲ１、ＤｌＴＶＬｌ　、ＤＩＣ
’ｒＶＬ！が出力されズいない場合はＹＬ３として符号
化する。モードが検出され、シフトが停止した時Ｋ。

符号化ラインの変化点が仮ｍ賓化点から何ビット手前に
あるかはＩＩＤＣ’ｒＨＫよりビットカウンタ１１ＣＴ
ＩのＱム〜Ｑ＠Ｖ＠み取ることにより知る仁とができる
。

これらのソフトウェアの動作な藤１２図に示す・ｊ１１
！ａｌｌではメインルーチンと符号化割込ルーチンのみ
な示しているが、実際はＣＰｔ１６はこの他しレｔφ号
−からのデータ要求割込、スキャナｌからの副走査同期
信号の割込処ｊｌｖ行なりている・この割込がありた時
、メインルーテン、符号化割込ルーチンとも区処理は中
断され、それぞれの逃場に移る・インターフ鳳−ス４か
らの割込はＩＮＴ’ｌとしてＣＰｔｆ＠に割込要求が入
る。Ｃの割〜１データの並・直列変換ｖなすインターフ
ェース４が次のデータｖＩＩ求していることな示す０例
えば、モデム速度がａｌｌｌｇのとき。

１ビツトのデータは約Ｘ）８７１１でモデム５に出力さ
れる。ｌｌビットのインターフェース４から畠ビットの
データが全て出力されるまでに１．６７醜−かかる、イ
ンターフェース４は８ビツト目のデータが出力された後
、ＣＰＵ６ＫＩＮ丁３割込要求ｔ！−出力する。ＣＰＵ
６はこの割込を受け１次の８ビｔトのデータｔ−ｐ／５
ｃａｓ力する。　夏１１Ｂ割込要求が１，６７１１１ｍ
にｌ［発生し、ＣＰＵ６はＩＮ？３割込後、　２０１１
＃ｇ以内に次のデータなセットする。スキャナｌからの
割込は、ｌラインの主走査の始めＫＩ＆かかる。この割
込が入るとＣＰＵ６はｍ＊査イネーブルフラグをチェッ
クする。副走査イネーブルフラグはリフト上のフラグで
、ｍ＊査クライン副走査が行なわれ【いたらセットされ
ている。このフラグがセットされていたらＣＰＵ６はこ
の王滝量ラインのデータＶａみ順り、バッファメモリに
ストアする作業に入る。このフラグがセットされていな
ければＣＰＵ６はこの主走査ラインのデータは捨てるた
めＫＦＦ３Ｙセｔト１．てＨＣＬＫ　＠フリーランさせ
る・割込後Ｓ走査イネーブルをチーツクしてこの主走査
ラインのデータを捨てるか貌み取るか決メタｆｆ１ｓ　
ｃｐｕ６はバッファメモリの状態ｔチ翼ｖｙ−ｆ；ｈａ
バッファメモリｌＩＣ９！きがあればＣＰＵ・は−電音
イネーブルフラグ’ｔ　４１　ｔ　）　シ＊關ＲＰＶ行
なう・バッファメモ９が未だ空いていなければ。

−走査イネーブルフラグはリセットされる。この様にし
て副途査崗期傭号による割込時のバッファメモリの状暢
に応じてＩｓ走壷と一情報の取り込みが制御される・ 以上、本発明によるファクシミリ装置にありては、制御
用プロセッサ（ｃｐｕ）の制御下において、スキャナに
より原横ｔ＊ｉｖ走査することによって読取られた画情
＠ｔバッファメモリに一時１４させ、その蓄積された画
情報ｔバッファメモリから絖み出して圧ｍ器により符号
化したうえでその符号化データ音インターフェース、お
よびモデムを介してファクシミリ伝送させるものにおい
て、前記バッファメモリを制御用プロセッサが使用する
データメモリ（ＲＡＭ）に共用寄せるとともＫ。

スキャナによりてｄＩＬ４Ｌられた主走査方向における
各１ラインの自ｆｉｔ報ｖｍビットずつのデータＩｌ＃
に分割してデータメモリに格納させ、かつデータメモリ
から圧縮器へｎビットごとにデータ転送を行なわせる手
段をとり、圧ｍ器はｎビットごとに転送されてくる符号
化ラインのデータＶ絖み込む第１のシフトレジスタと、
参照ラインのデータＶｆｉビットごとにバタファメモリ
から成み込む第２のシフトレジスタと、それら第１およ
び第２の各シフトレジスタの出力に応じ【足まりたモー
ドを検出するモード検出手段と、そのモード検出により
て第１およびａ！２の各シフト動作を停止させる手段と
ｔ有し、制御プロセッサにおいてモードが検出されたと
きくその検出されたモードに対応して決められた符号化
データなデータメモリからｄ出してファクシミリ伝送さ
せるよ５Ｋしたもので。

簡単な１ｌＩｄＬでかつ制岬性嵐（データ伝ｆｓｔ行な
わせることができるとともに、従来のようにパフファメ
モリを別途設けることなくそれを制御プロセッサ用のデ
ータメモリに共用させるようにしているために１画情報
中にキャラクタ情報やフォーマット情１１などを４込ま
せるような場合、何ら脣別なハードウェアな必要とする
ことなくデータメモリを用いることにより容易にそれを
実行させることができるという４＆れた利点を有してい
る。

【図面の簡単な説明】

纂１図は重置舅によるファクシミリ装置の一実施例な示
すブロック図、第２図は同実施例におけるスキャナの一
構成例を示すブロック図、＠３図はそのスキャナに１６
ける各部信号のタイムチャー）１４４図は同実施例にお
ける圧ｍ器の−＊ｇ例を示すブロック図、第５図はその
圧ｌｊＡ器におけるデコーダの一構成例を示すブロック
図、纂６図および第７図は圧ａ１ｇｋにおける各シフト
レジスタの一構成例なそれぞれ示すブロック図、ａｌｔ
８図は圧鰯ｔＩにおけるモード検出回路の−＃１ＩｉＬ
例を示すプロｖｌ１図、第９図は圧−滲におけるランレ
ングスカウンタの一構成？１１’に’示すブロック図、
ｇｔｏ図は圧−ＩＩＫおけるクロック制御回路の一１１
１成例を示すプロＶり図、第１１図は圧１Ｉ７ＩＡ器に
おける％Ｓ信号のタイムチャー１’　＊　４１２図はメ
４ンルーチンと符号化割込ルーチンとの関係を示す図で
ある・１・・・スキャナ　２・・・ＲＡＭ　　３・・・
圧縮器４・・・インターフェース　５・・・モデム　６
・・・ＣＰＵ　　？・・・ＲＯＭ　　８−・・アドレス
デコーダ出願人代塩人　鳥　井　　　清 ２

Claims (1)

1. 【特許請求の範囲】 制御用プロセッサの制御下において、スキャナにより原
   稿面Ｖ走査することによりて絖取られた１＃ｆｆｌ報１
   １バＶフアメモリに一時蓄積させ、その蓄積された自情
   報をバッファメモリから観み出して圧縮＠ＷＣより符号
   化したうえでその符号化データなインターフェースおよ
   びモデムを介して７アグシミリ伝送させるものにおいて
   、＃ｉ記バッファメモリを制御用プロセッサが使用する
   データメモリに共用させるとともに、スキャナによって
   ＷＬ取られた主走査方向における各１ラインの自情報ｖ
   ｎビットスツのデータ群に分割してデータメモリに格納
   させ、かつデータメモリから圧縮器へｎビットごとにデ
   ータ転送な行なわせる手Ｒｖとり、圧縮器はｎビットご
   とく転送されて（る符号化ラインのデータ！観み込むＩ
   ｌｌのシフトレジスタと。 参照ラインのデータｔｔｎビットごとにバッファメモリ
   から睨み込む第２のシフかレジスタと、それらＩＩＩお
   よび１８２の各シフトレジスタの出力に応じて定まりた
   モードを検出するモード検出手段と。 そのモード検出によってｉｌｌおよび第２の各シフト動
   作を停止させる手段とを有し、制御プロセッサにおいて
   モードが検出されたときくその検出されたモードに対石
   して決められた符号化デー４ｖデータメモリから読出し
   てファクシミリ伝送させるよ５にしたことｖ４Ｉ像とす
   るファクシミリ装置。