JPS63299682A - ２次元符号化装置における変化点検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、ファクシミリ等に使用されている２次元符
号化装置における変化点検出装置の改良に関する。

従来の技術 周知のように、ファクシミリ等における画信号の冗長度
抑圧のための２次元符号化方式としてはＭＲ符号化方式
が代表的で、広く実用に供されている。ＭＲ符号化方式
については、例えば、東京電機大学出版局発行「ハイテ
ク選書わかるニューファクシミリ」などの文献に詳しく
解説されている。

この種の２次元符号化装置における従来の変化点検出装
置は、第５図に示すように、画像データ中の符号化しよ
うとするライン（符号化ライン）とその１本前のライン
（参照ライン）のそれぞれについて画信号の変化点を検
出するために、参照ライン変化点検出部刃と、符号化ラ
イン変化点検出部５１とを備えている。参照ライン変化
点検出部５０は、メモリから参照ラインの画像データを
１ワ一ド単位で取り込むラッチ回路５００と、これにう
ノチされたｌワードのデータ中にａ。ビットアドレス（
後述）で示されるビットより後の部分に変化点があるか
否かを検出し、検出した変化点のピッ゛ドアドレスを後
段の外部制御回路（図示省略）に出力するプロセッサ５
０１とからなる。符号化ライン変化点検出部５１は、メ
モリから符号化ラインの画像データを１ワ一ド単位で取
り込むランチ回路５０２と、上記プロセッサ５０１と同
様に次のように変化点検出とアドレス生成の動作を行な
うプロセッサ５０３とからなる。

この変化点検出装置を用いて画像データをＭＲ符号化す
る動作について、第６図のデータ例に従って説明する。

以下の説明において、ａｏは変化点検出を開始する符号
化の起点画素、ａ、は符号化ライン上でａ。よシ右の最
初の変化画素、ｂｌはａ。より右で参照ライン上での最
初の変化画素である。

第６図の上段に示す参照ラインおよび符号化ラインの画
像データのうち、１回目のラッチ動作で２段目に示す参
照ラインおよび符号化ラインの各１ワードがラッチ回路
５００および５０２にラッチされたとする。この場合、
符号化ライン側のプロセッサ５０３がａｌを検出し、ａ
、ビットアドレス「５」を出力する。しかし、参照ライ
ンの当該１ワード中にはｂｌが存在しないので、この段
階では符号化モードを決定できず、外部制御回路はａ、
ビットアドレス「５」をレジスタ等に記憶して、参照ラ
インおよび符号化ラインの次ワードをラッチ回路５００
および５０２にラッチする。この２回目のランチ動作で
は第６図の３段目のデータがラッチされるが、このデー
タには変化点が存在しないため、３回目のラッチ動作で
参照ラインおよび符号化ラインの次ワードをラッチ回路
５００および５０２にラッチする。３回目のラッチデー
タで参照ラインの変化点す、をプロセッサ５０１が検出
し、ｂ、ピントアドレス「６」を出力する。ここで外部
制御回路は、先に記憶しているａ１ビットアドレス「５
」と、今回のす、ビットアドレス「６」と、ａｌは１回
目のラッチワードにあり、ｂｌは３回目のラッチワード
にあったという情報とに基づいて、ａ、とｂｌのビット
アドレス差を計算して符号化モードを決定する。

発明が解決しようとする問題点 上述した従来の装置では、外部制御回路がａ、とｂｌの
ビットアドレス差からモードを判定するために、第６図
の例のようにａｌから一定のビットアドレス差内にｂｌ
が検出されない場′合にも、ｂ、を検出するまでラッチ
動作を繰り返してラッチワードを更新するようになって
いるので、無駄な処理時間がかかるという問題があった
。ＭＲ符号化方式の場合、ａｌとｂｌのビットアトにス
差が４以上であれば、４以上であるということさえ判れ
ば良く、４以上のいくつかという情報は不必要である。

それにも拘らず従来装置では、ランチ動作を何回も繰り
返してａｌとｂｌのビットアドレス差を求めていた。

本発明は上述の問題点に鑑みなされたもので、参照ライ
ンの変化点が処理中の画像データ内に検出されない場合
にも、従来のように無駄な処理を行なわずに済むように
した変化点検出装置を提供することにある。

問題点を解決するための手段 本発明は上述した問題点を解決するため、符号化ライン
の画像データを１ワードずつ取り込む符号化ラインデー
タ保持手段と、この保持手段に保持されている１ワード
のデータ中の変化点を検出してその変化点のビットアド
レスを出力する符号化ライン変化点検出手段と、゛符号
化ライン側と同期して参照ラインの画像データを１ワー
ドずつ取り込む参照ライン保持手段と、この保持手段に
保持されている１ワードまたは１ワードに次ワードの数
ビットを加えたデータ中の変化点を検出してその変化点
のビオドアドレスを出力するとともに、変化点が存在し
ないときには特定のビットアドレスを仮想的な変化点ビ
ットアドレスとして出力する参照ライン変化点検出手段
とを備えたものである０ 作用 上記参照ライン変化点検出手段が変化点を検出できなか
った場合、特定のビットアドレスを仮想的な変化点ビッ
トアドレスとして出方することで、後段の制御手段が符
号化モードを決定することができ、１回の処理が完結す
る。

実施例 第１図は本発明の一実施例による変化点検出装置の概略
構成図である。１０は参照ライン側の変化点検出部であ
って、上述の参照ラインデータ保持手段としての２つの
ラッチ回路１００．１０１と、上述の参照ライン変化点
検出手段としてのプロセッサ１０２とからなる。１１は
符号化ライン側の変化点検出部であって、上述の符号化
ラインデータ保持手段としての２つのラッチ回路１０３
．１０４と、上述の符号化ライン変化点検出手段として
のプロセッサ１０５とからなる。なお、ａｏのビットア
ドレスは変化点検出開始ビットを指定する信号である。

図示しない外部制御回路からのランチ信号に同期し、初
段のランチ回路１０３には前段のメモリから符号化ライ
ン画像データの１ワード８ビツトがラッチされる。２段
目のラッチ回路１０４はラッチ回路１０３のデータを１
ラッチ信号分だけ遅延し、その遅延した１ワード８ビツ
トのデータをプロセッサ１０５に入力する。プロセッサ
１０５は、ラッチ回路１０４からの１ワードのデータ中
の変化点ａ１を検出し、ａ、ビットアドレスを出力する
。

参照ライン側のラッチ回路１００．１０１の部分の詳細
を第２図に示している。上記ラッチ信号に同期して、初
段のランチ回路１００には前段のメモリから参照ライン
画像データの１ワード８ビツトＲＶＤ７〜０がラッチさ
れる。２段目のランチ回路１０１はラッチ回路１００の
データを１ラッチ信号分だけ遅延し、その遅延した１ワ
ード８ビツトのデータをＲＬＤ７〜０としてプロセッサ
１０２に入力する。また、初段のラッチ回路１００のデ
ータのうちの下位４ビツトのデータがＲＬ　Ｄ　１１〜
８としてプロセッサ１０２に入力される。つまり、ラッ
チ回路１０１の１ワードのデータＲＬＤ７〜０と、その
次のワードの前半４ビツトのデータＲＬ　Ｄ　１１〜８
との合計１２ビツトがプロセッサ１０２に入力される。

そしてプロセッサ１０２は、１２ビツトの入力データＲ
Ｌ　Ｄ　１１〜０中に変化点す、があるか否かを検査し
、ｔ）Ｉがあればそのｂ１ビットアドレスを出力し、ｂ
、がなければ１３ビツト目を仮想的にす、と見なしてす
、ビットアドレス「１２」を出力する。

以上のように構成された変化点検出装置について、以下
その動作を説明する。

第３図囚に示す参照ラインおよび符号化ラインの画像デ
ータに関し、第３図（Ｑに示す符号化ラインの１ワード
のデータがプロセッサ１０５に入力されるとき、第３図
（６）に示す参照ラインの１２ビツトのデータがプロセ
ッサ１０２に入力される。この場合、プロセッサ１０５
はａ、を検出してａ１ビットアドレス「６」を出力し、
プロセッサ１０２はｂｌを検出してす、ビットアドレス
「１０」を出力する。これらアドレスを受けて外部制御
回路はａ、とｂｌのビットアドレス差ｒｌＯ−６＝４Ｊ
を計算し、その結果に従って符号化モードを決定する。

また第４図（３）に示す参照ラインおよび符号化ライン
の画像データに関し、第４図Ｃ）に示す符号化ラインの
１ワードがプロセッサ１０５に入力されるとき、第４図
０３）に示す参照ラインの１２ビツトのデータがプロセ
ッサ１０２に入力される。この場合、プロセッサ１０５
はａｌを検出してａ１ピットアドレス「６」を出力する
。しかしプロセッサ１０２は入力データ中にす、が存在
しないことから、１３ビツト目に仮想的にす、があるも
のと見なし、ｂ、ビットアドレス「１２」を出力する。

これを受けて外部制御回路はａ、とｂｌのビットアドレ
ス差ｒ１２−６＝６Ｊを計算し、その結果に従って符号
化モードを決定する０ 発明の効果 以上の説明から明かなように、本発明は、参照ライン変
化１点検出手段において変化率を検出しない場合に特定
のビットアドレスを仮想的な変化点ビットアドレスとし
て出力するように構成したので、ａｔとｂｌの両変化点
の一定のビットアドレス差から符号化モードを判定する
場合に、参照ライン変化点検出手段の入力データ幅が符
号化ライン変化点検出手段の入力データ幅よりもモード
判定に必要な一定のビットアドレス差以上大きければ、
本来のｂｌが検出できなくても、ａｌが検出されると同
時に簡単なピアドアドレス演算によって符号化モードを
判定することができ、従来よシ高速な処理が可能となる
。

さらに、ＭＲ符号化ではａ、とす、のピットアドレス差
の絶対値が３以下であれば垂直モード、３より大きけれ
ば水平モードと判定されるので、参照ライン変化点検出
手段の入力データ幅を符号化ライン変化点検出手段の入
力データ幅より３ビット以上広げておけば、１回のラッ
チタイミングで簡単なアドレス演算によりモードが判定
できるようになりこの場合に本発明の効果が最も大きい
。

【図面の簡単な説明】

第１図は本発明の一実施例による変化点検出装置の概略
構成図、第２図は同装置におけるラッチ回路１００およ
び１０１の部分の詳細図、第３図および第４図は同装置
の動作説明図、第５図は従来の変化点検出装置の概略構
成図、第６図は従来装置の動作説明図である。 １０・・・参照ライン変化点検出部、１００と１０１・
・・ラッチ回路（参照ラインデータ保持手段Ｌ１０２・
・・プロセッサ（参照ライン変化点検出手段）、１１・
・・符号化ライン変化点検出部、１０３と１０４・・・
ラッチ回路（符号化ラインデータ保持手段）、１０５・
・・プロセッサ（符号化ライン変化点検出手段）。 代理人の氏名　弁理士　中　尾　敏　男　はが１名第３
図 ａ、検よ −Ｌ−−

Claims (1)

【特許請求の範囲】
1. 符号化ラインの画像データを１ワードずつ取り込む符号
   化ラインデータ保持手段と、この保持手段に保持されて
   いる１ワードのデータ中の変化点を検出してその変化点
   のビットアドレスを出力する符号化ライン変化点検出手
   段と、符号化ライン側と同期して参照ラインの画像デー
   タを１ワードずつ取り込む参照ライン保持手段と、この
   保持手段に保持されている１ワードまたは１ワードに次
   ワードの数ビットを加えたデータ中の変化点を検出して
   その変化点のビットアドレスを出力するとともに、変化
   点が存在しないときには特定のビットアドレスを仮想的
   な変化点ビットアドレスとして出力する参照ライン変化
   点検出手段とを備えた２次元符号化装置における変化点
   検出装置。