JPS63299681A - ２次元符号化装置における変化点検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、ファクシミリ等に使用されている２次元符
号化装置における変化点検出装置の改良に関する。

従来の技術 周知のように、ファクシミリ等における画信号の冗長度
抑圧のための２次元符号化方式としてはＭＲ符号化方式
が代表的で、広く実用に供されている。ＭＲ符号化方式
については、例えば、東京電機大学出版局発行「ハイテ
ク選書わかるニー−ファクシミリ」などの文献に詳しく
解説されている。

この種の２次元符号化装置における従来の変化点検出装
置は、第６図に示すように、画像データ中の符号化しよ
うとするライン（符号化ライン）とその１本前のライン
（参照ライン）のそれぞれについて画信号の変化点を検
出するために、参照ライン変化点検出部６０と、符号化
ライン変化点検出部６１とを備えている。参照ライン変
化点検出部６０は、メモリから参照ラインの画像データ
を１ワ一ド単位で取り込むラッチ回路６００と、これに
ラッチされた画像データのうち、ａｏビノトアドレス（
後述）で示されるピントより後の部分に画像変化点を見
い出す処理と、その変化点のビットアドレスを生成して
後段の制御回路（図示省略）に出力するプロセッサ６０
１とからなる。符号化ライン変化点検出部６１は、メモ
リから符号化ラインの画像データを１ワ一ド単位で取り
込むラッチ回路６０２と、上記プロセッサ６０１と同様
に次のように変化点検出とアドレス生成の動作を行なう
プロセッサ６０３とからなる。

この変化点検出装置を用いて画像データをＭＲ符号化す
る動作について、第７図および第８図のデータ例に従っ
て説明する。以下の説明において、ａｏは変化点検出を
開始する符号化の起点画素、ａｌは符号化ライン上でａ
。より右の最初の変化画素、ｂｌはａ。より右で参照ラ
イン上での最初の変化画素である。

最初に第７図に示す画像データがラッチ回路６００．６
０２にそれぞれエワードラッチされると、プロセッサ６
０３は符号化ライン変化点検出信号によって後段の制御
回路にａｌを検出したことを知らせるとともに、符号化
ライン変化点ビットアドレス信号にａ、のビットアドレ
ス「６」を出力する。しかし本例ではラッチ回路６００
のデータからはｂｌは検出されないので、この段階で符
号化モードは決まらず、制御回路はａｌのビットアドレ
ス「６」をレジスタに一時記憶しておく。そして画像デ
ータのアドレスを１ワ一ド分加算して、次の１ワードを
ラッチ回路６００．６０２に取り込み、そのデータにつ
いて変化点検出を行なう。このワードの参照ラインには
ｂｌが存在するので、プロセッサ６０１はこれを検出し
、参照ライン変化点検出信号を出力するとともに、ｂｌ
のビットアドレス「１」を出力する。

ここで制御回路は、先に記憶しているａ、のビットアド
レス「６」と、今回のす、のピントアドレス「１」と、
ａｌは先行ワードにあり、ｂ８は後続ワードにあったと
いう情報に基づいて、ａｌとｂｌのピントアドレス差を
計算して符号化モードを決定する。

また第８図の画像データの例では、１回目の１ワードを
ランチした処理です、のビットアドレス「５」が求まり
、それを制御回路で一時記憶しておき、次ワードをラッ
チする２回目の処理でａ、のビットアドレス「１」が求
まる。このように２回にわたる処理でａ、とｂｌとが求
まり、それで始めて符号化モードが決まる。

発明が解決しようとする問題点 上述した第７図および第８図の例のように、ａｌとす、
が数ビットの間隔で存在していても、それがワード間に
またがっている場合は、１ワードをラッチした１回の変
化点検出処理では符号化モードを決定するのに必要な情
報は揃わず、次ワードをラッチしての２回目の変化点検
出処理を行なう必要がある。そしてこの場合、１回目に
検出されたａ、またはす、のビットアドレスを記憶して
おくことと、２回目に検出されたす、またはａ、のビッ
トアドレスに基づいてワード間にまたがったａ、とｂｌ
のアドレス差を計算することが必要である。これは１回
（１ワードのラッチ）の変化点検出処理によってａｌと
す、の両方が見つかった場合に比べて複雑であり、従っ
てその処理を行なうための回路が複雑になるという問題
があった。

上述の問題は、変化点検出装置が１回のラッチタイミン
グにおいて、符号化ライン、参照ラインともに同一位置
のワード内の変化点しか検出できないことから生じてい
る。

本発明は上述の問題点に鑑みなされたもので、異なった
ワードにａｌとｂｌが存在していても、１回のラッチタ
イミングでａ１ビットアドレスとｂ１ビットアドレスを
出力することができる変化点検出装置を提供することを
目的とする。

問題点を解決するための手段 本発明は上述した問題点を解決するため、符号化ライン
の画像データを１ワードずつ取り込んで符号化ライン変
化点検出手段に対して１ワードずつ入力する符号化ライ
ンデータ保持手段と、符号化ライン側と同期して参照ラ
インの画像データを１ワードずつ取り込んで参照ライン
変化点検出手段に対し、上記符号化ライン変化点検出手
段の入力ワードと対応する１ワードと、その前後のワー
ドの所定ビット数分とを揃えて入力する参照ライ／デー
タ保持手段を設け、上記２つの変化点検出手段によりそ
れぞれの入力データの変化点を検出してその変化点のビ
ットアドレスを出力するようにした。

作用 上記２つのデータ保持手段は同期して、符号化ラインお
よび参照ラインの画像データを１ワードずつ取り込む。

そして符号化ラインデータ保持手段は符号化ライン変化
点検出手段に対して１ワードずつデータを入力する。一
方、参照ラインデータ保持手段は参照ライン変化点検出
手段に対して１ワードを超すデータを入力する。この１
ワードを超すデータとは、符号化ライン変化点検出手段
の入力ワードに対応する１ワードと、その前後のワード
の所定ビット数分のデータ（参照ラインの画像データ）
である。

実施例 第１図は本発明の一実施例による変化点検出装置の概略
構成図である。１０は参照ライン側の変化点検出部であ
って、上述め参照ラインデータ保持手段としての３つの
ランチ回路１００．１０１．１０２と、上述の参照ライ
ン変化点検出手段としてのプロセッサ１０３とからなる
。２０は符号化ライン側の変化点検出部であって、上述
の符号化ラインデータ保持手段としての２つのラッチ回
路１０４．１０５と、上述の符号化ライン変化点検出手
段としてのプロセッサ１０６とからなる０ 以下に説明するように、ランチ回路１０４と１０５は、
１ワード−８ビツトの画像データを前段のメモリから取
り込み、ラッチタイミング信号の１周期分だけ遅延した
１ワード−８ピツトのデータをプロセッサ１０６に入力
する０またラッチ回路１００．１０１．１０２は、符号
化ライン側と同期して１ワード−８ビ゛ツトの画像デー
タを取り込み、プロセッサ１０３に対しては、プロセッ
サ１０６の入力ワードに対応する１ワード＝８ビツトと
、その前ワードの上位４ビツトと、次ワードの下位４ビ
ツトとを揃えて合計１６ビツトのデータを入力する。

第３図はラッチ回路１０４と１０５からなる符号化ライ
ンデータ保持手段の詳細を示している。ＣＶＤはメモリ
から取シ込む符号化ライン画像データで、ＣＬＤはプロ
セッサ１０６に入力する符号化ライン画像データである
。ＣＶＤの１ワードは２段のラッチ回路１０４．１０５
を経て遅延されてＣＬＤの１ワードとなるが、図示して
いるようにＣＶＤのピントアドレスに「４」を加算した
ものがＣＬＤのビットアドレスとなる。

第２図はラッチ回路１００．１０１．１０２からなる参
照ラインデータ保持手段の詳細を示している０ＲＶＤは
メモリから取シ込むｌワードの参照ライン画像データで
あり、ＲＬＤはプロセッサ１０３に入力される２ワ一ド
分の参照ライン画像データである。

ＲＶＤ７〜Ｏはラッチ回路１００とランチ回路１０１の
２段を経てＲＬ　Ｄ　１１〜４になる。この１ワードの
ＲＬ　Ｄ　１１〜４は、符号化ライン側のＣＬ　Ｄ　１
１〜４と同一ワードタイミングのデータであるＯラッチ
回路１０１の出力の上位４ビツトが３段目のランチ回路
１０２を経てＲＬＤ３〜０となる。このＲＬＤ３〜０は
、ＲＬ　Ｄ　ｎ−１の１ワードに対して１つ前のワード
の上位４ビツトである。また、初段のラッチ回路１００
の下位４ピントがＲＬ　Ｄ　１５〜１２となる。このＲ
Ｌ　Ｄ　１５〜１２は、ＲＬ　Ｄ　１１〜４の１ワード
に対して１つ後のワードの下位４ピントである。

以上のように構成された変化点検出装置について、以下
その動作を説明する。

まず第４図（４）に示す参照ラインおよび符号化ライン
の画像データが与えられると、あるランチタイミングに
おいて、プロセッサ１０３には同図の）に示すＲＬＤＯ
〜１５が入力され、プロセッサ１０６には（Ｂ）に示す
ＣＬＤ４〜１１が入力される。するとプロセッサ１０６
は変化点ａ、を検出し、ａｌピットアドレス「１０」を
出力する。またプロセッサ１０３は変化点す、を検出し
、ｂ１ピントアドレス「１３」を出力する。これらのア
ドレスを受けて後段の制御回路は、ａｌとす、のアドレ
ス差「３」をただちに計算することができる０この処理
が１回のランチタイミングで行なわれる。

次に第５図（５）に示す参照ラインおよび符号化うイン
の画像データが与えられた場合、あるラッチタイミング
において、プロセッサ１０３および１０６にそれぞれ同
図ＣＢ）に示すＲＬＤＯ〜１５およびＣＬＤ４〜１１が
入力される。このときｂｌが検出されてそのピットアド
レス「９」が出力される。しかし、ａｌが検出されない
ため、このタイミングでの処理結果は後段の制御回路に
よって無視される。

そして次のランチタイミングにおいて、プロセッサ１０
３および１０６にそれぞれ同図Ｃ）に示するＲＬＤＯ〜
１５およびＣＬＤ４〜１１が入力される。このときａｌ
とｂｌの両方が一度に検出され、ａＩ　ピットアドレス
「５」とｂ＋　ピットアドレス「１」とが制御回路に向
けて出力される。

発明の効果 以上の説明から明かなように、本発明は、参照ライン変
化点検出手段に入力するデータの幅を符号化ライン変化
点検出装置に入力するデータ幅の前後に広げることによ
って、変化点ａ、とす、が２ワードにまたがって存在し
ていても、広げた幅以内ならばａｌとｂｌ　　のピット
アドレスを同時に出力できるため、ピットアドレスを記
憶する必要がなく、アドレス計算用の複雑な演算回路を
大幅に減少できるという効果を有するものである。

さらに、ＭＲ符号化ではａｌとｂ□のピットアドレス差
の絶対値が３以下であれば垂直モード、それより大きい
ときは水平モードと判定されるので、参照ライン変化点
検出手段の入力データ幅を符号化ライン変化点検出手段
の入力データ幅より前後３ビット以上広げれば、水平モ
ードと垂直モードの判定を１回のラッチタイミングで行
なえ、この場合に本発明の効果が最も大きい。

【図面の簡単な説明】

第１図は本発明の一実施例による変化点検出装置の概略
構成図、第２図および第３図は同装置におけるランチ回
路部分の詳細図、第４図および第５図は同装置の動作説
明図、第６図は従来の変化点検出装置の概略構成図、第
７図および第８図は従来装置の動作説明図である。 １００．１０１．１０２・・・ラッチ回路（参照ライン
データ保持手段）、１０３・・・プロセッサ（参照ライ
ン変化点検出手段）、１０４．１０５・・・ラッチ回路
（符号化ラインデータ保持手段）、１０６・・・プロセ
ッサ（符号化ライン変化点検出手段） 代理人の氏名　弁理士　中　尾　敏　男　ほか１名や′
！でた　　≧答噌ト８Ｉ　　う１％ＪＮ亀Ｘ ≧ミド笥ト鵠切寸 ｑ く ν　　　　　　　　　　、ｚ 区 Ｏう 報 ７メー＼、 ｃ５−５

Claims (1)

【特許請求の範囲】
1. 符号化ラインの画像データを１ワードずつ取り込んで符
   号化ライン変化点検出手段に対して１ワードずつ入力す
   る符号化ラインデータ保持手段と、符号化ライン側と同
   期して参照ラインの画像データを１ワードずつ取り込ん
   で参照ライン変化点検出手段に対し、上記符号化ライン
   変化点検出手段の入力ワードと対応する１ワードと、そ
   の前後のワードの所定ビット数分とを揃えて入力する参
   照ラインデータ報持手段を有し、上記２つの変化点検出
   手段によりそれぞれの入力データ中の変化点を検出して
   その変化点のビットアドレスを出力するようにした２次
   元符号化装置における変化点検出装置。