JPH01318463A - 画像情報符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、二次元符号化等により画像情報の圧縮を行う
画像情報符号化装置に係り、特に、変化点アドレスの生
成、変化点アドレスの更新、モードの判定を高速に行え
るようにした画像情報符号化復号化装置に関するもので
ある。

［従来の技術］ ファクシミリ等の画像情報を取り扱う装置においては、
画像情報を効率よく圧縮するために、二次元符号化が広
く採用されている。二次元符号化方式は種々知られてい
るが、特にＣＣＩＴＴによる勧告では、勧告Ｔ４でＭＲ
符号化方式が、勧告Ｔ６ではＭＭＲ符号化方式が規定さ
れている。

さて、ＭＲ符号化およびＭＭＲ符号化においては、現在
処理中の走査線（以下、符号化ラインと称す。）に関す
る２値画像情報と、参照ライン（既に符号化済みの隣接
ライン）に関する２値画像情報との各変化点（白画素ま
たは黒画素から黒画素または白画素に変化した点の画素
）を検出比較して、これらの変化点の位置関係が、垂直
モード、水平モード、パスモードのいずれの動作モード
が適用される関係にあるかで符号化が行われる。

そこで、従来の画像情報符号化装置の構成を説明する前
に、上記３つの動作モードを第１１図を参照して説明す
る。なお、第１１図において符号化は図の左から右へ行
われるものとする。

符号化ラインにおける起点となる変化点をａＯ１変化点
ａＯより右の最初の変化点をａｌ、ａｌより右の最初の
変化点をａ２、参照ライン上にあってａＯより右でａＯ
と反対の色情報を持つ最初の変化点をｂｌ、ｂｌの右の
最初の変化点をｂ２と定義するとき、第１１図ａに示さ
れるように、変化点ｂ２が変化点ａ１の左側に存在する
ときはパスモードＰとする。この場合は参照ラインの情
報は圧縮に使用できないので、垂直モードあるいは水平
モードで符号化を行えるように、第１１図ａのダッシュ
を付した記号のように変化点のアドレスを変更して次の
符号化を行う。この際、新たなａＯのアドレスは変更す
る前のｂ２のアドレスになされる。

第１１図すに示すように変化点ａ１と変化点ｂ１の距離
が３画素以下のきき、即ち１ａｌｂｌｌ≦３のときには
垂直モードＶとし、ａｌ、ｅｂｌとの相対距離と、ａｌ
がｂｌの右側にあるか左側にあるかの判定により、ａｌ
がｂｌの真下にある場合（Ｉａｌｂｌｌ　＝Ｏ）はＶ　
（０）、ａ　１がｂｌの右側にあり、ｌ　ａｌｂｌ　ｌ
＝１ならばＶＲ（１）、１ａｌｂｌｌ＝２、　ｌ　ａｌ
ｂｌ　ｌ＝３の場合は、それぞれＶＲ（２）、ＶＲ（３
）という符号語を生成する。ａｌがｂｌの左側にあり、
　１ａｌｂ１１＝１．１ａｌｂ１１＝２．１ａ１ｂｌｌ
＝３の場合は、同様にそれぞれＶＬ（１）、ＶＬ　（２
）、ＶＬ　（３）という符号語を生成する。つまり、　
１ａｌｂｌ　ｌ≦３のときには垂直相関があるものとし
て参照ラインとの境界のずれを符号化するのである。

１ａｌｂｌｌ＞３の場合は、水平モードＨとし、ａＯと
ａｌ、およびａｌとａ２の相対距離を基にして一次元符
号化方式により符号語を生成する。

即ち、Ｉａｌｂｌｌ＞３の場合には、垂直相関がないも
のと見なし、二次元符号化は行わずに一次元符号化を行
い、先頭に水平モードであることを示すｒＨＪの符号を
付して二つのランレングスを出力する。

また、上記勧告による仕様では、垂直モードはａｌとｂ
ｌのずれが±３画素しか認められないので、ある変化点
についての符号化が終了し、次の変化点の符号化を行お
うとする場合に、ｂｌが前の位置より左側に移動する、
いわゆる参照点の逆行が生じることがある。例えば、い
ま、変化点の位置が第１１図Ｃの状態で符号化が行われ
たとすると、次の符号化時の各変化点の位置は、定義に
より図のダッシュを付した位置になり、ｂｌの位置が前
の符号化時より左側に位置するようになる。

これが参照点の逆行である。

なお、以上の説明において、　ｌａｂ＋は３点のアドレ
スとｂ点のアドレスの差分の絶対値を意味する。以下、
同様である。

ところで、上述した二次元符号化を行う符号化装置とし
ては特開昭５９−１２２２８２号公報が知られており、
その構成は第１２図のようである。

変化点アドレス生成回路１５６は参照ラインのランレン
グスおよび符号化ラインのランレングスを入力して、変
化点ａＯ１ａ１、ａ２、ｂｌおよびｂ２を生成し、レジ
スタに格納する。モード検出回路１５７は、変化点アド
レス生成回路１５６のレジスタに格納されている変化点
のアドレスを読み出して、現在どのモードにあるのかを
検出して、出力する。モード検出回路１５７から出力さ
れたモードデータは、後続の符号化部に取り込まれて符
号語となされる。

また、特開昭５９−１９０７７９号公報にも、ランレン
グスデータバッファメモリに格納された参照走査線のラ
ンレングス情報を参照しながら二次元符号化を行う旨の
記載がある。

［発明が解決しようとする課題］ 第１２図に示す符号化装置においては、各変化点のアド
レスデータが確立されていれば１ステツプでモード検出
を行うことができるが、変化点アドレスデータを得るた
めに時間が掛かるという問題がある。つまり、ａＯｌ　
ａｌ、ａ２、ｂｌ、ｂ２の各変化点としてどの変化点を
とるかというのは、動作モードによって決まるので、モ
ード検出が終了してから変化点のアドレスを決定すると
いうシーケンシャルな処理を行わざるを得ないのである
。具体的には次のようである。

前の符号化のモードが垂直モードＶであった場合には、
先ずａｌを新たなａＯとし、次にａ２を新たなａｌとし
、次に前のａ２と新たに入力された符号化ラインのラン
レングスデータとを加算し、その結果を新たなａ２とす
る、という手順を踏まねばならない。また、前の符号化
のモードがパスモードＰであった場合には、ｂ２を新た
なａＯとする。ｂｌ及びｂ２はａＯが更新された後、変
化点ｂ１の定義に従って更新される。

このように、第１２図に示されるものにおいては、変化
点アドレスの生成に時間を要するものであり、高速処理
は望むべくもないものであった。

また、特開昭５９−１９０７７９号公報には、ランレン
グスデータバッファメモリに格納された参照走査線上の
ランレングス情報を参照しながら二次元符号化を行う旨
の記載はあるものの、具体的な構成は何等明らかにされ
ていない。

本発明は、上記の課題を解決するものであって、変化点
アドレスの生成処理とモード検出処理とを分離し、並列
に独立同時動作させることにより高速処理を行うことの
できる画像情報符号化装置を提供することを目的とする
ものである。

［課題を解決するための手段］ 上記の目的を達成するために、本発明の画像情報符号化
装置は、ランレングスデータを順番に取り込むことによ
り符号化ラインおよび参照ラインの変化点アドレスを生
成する変化点アドレス生成回路と、上記変化点アドレス
生成回路で生成された変化点アドレスを生成された順に
取り込んでモード検出を行うモード検出回路とを備える
ことを特徴とする。

［作用コ 本発明は、第１２図に示すような、モードが検出された
後当該モード検出出力をフィードバックして変化点アド
レスを決定するという従来の構成とは異なって、変化点
アドレス生成手段とモード検出手段とをバッファメモリ
で分離したので、それぞれの手段を互いに独立に、かつ
同時に動作させることができ、以て高速処理を行うこと
ができるものである。また、ラインメモリとしてＦＩＦ
Ｏを使用したので制御が容易になると共に処理を高速に
行うことができる。

［実施例コ 以下、図面を参照しつつ実施例を説明する。

第１図は本発明に係る画像情報符号化装置の１実施例の
構成を示す図であり、図中、１はランレングス生成回路
、２．３はラインメモリ、４は分配器、５．６はゲート
論理回路、７．８はバッファメモリ、９はモード検出回
路、１０はバッファメモリ、１１は符号割当回路、１２
は制御シーケンサを示す。

第１図において、図示しない画像読み取り装置等の適当
な装置で得られた画像データはランレングス生成回路１
に入力されてランレングスデータが生成され、ラインメ
モリ２または３に格納される。ラインメモリ２．３はそ
れぞれ１ライン分の容量を有し、一方のラインメモリに
は符号化ラインのランレングスデータが、もう一方のラ
インメモリには参照ラインのランレングスデータが格納
される。即ち、現在ラインメモリ２に符号化ラインのラ
ンレングスデータが格納されており、ラインメモリ３に
は参照ラインのランレングスデータが格納されていると
すると、次のラインを符号化するときには現在の符号化
ラインが参照ラインとなるから、ラインメモリ２に現在
格納されている符号化ラインのランレングスデータは、
・次には参照ラインのランレングスデータとして用いら
れるのである。ラインメモリ２．３から読み出されたラ
ンレングスデータは分配器４を介してゲート論理回路５
．６に入力される。ゲート論理回路５は符号化ラインの
ランレングスデータを累積加算して符号化ラインの変化
点アドレスを生成する回路であり、ゲート論理回路６は
参照ラインのランレングスデータを累積加算して参照ラ
インの変化点アドレスを生成する回路である。従って、
いま、ラインメモリ２に符号化ラインのランレングスデ
ータが格納されているとすると、ラインメモリ２の出力
はゲート論理回路５に入力され、ラインメモリ３に格納
されている参照ラインのランレングスデータはゲート論
理回路６に入力される。ゲート論理回路５．６の出力で
ある符号化ラインの変化点アドレスおよび参照ラインの
変化点アドレスは、それぞれバッファメモリ７．８を介
してモード検出回路９に入力され、モード検出に用いら
れる。モード検出回路９の出力であるモードデータはバ
ッファメモリ１０を介して符号割当回路１１において符
号語が割り当てられ、符号データとして出力される。な
お、以−ヒの動作は制御シーケンサ１２の制御の基に行
われるものである。

第１図の構成の１具体例を第２図に示す。第１図と第２
図の対応は次の通りである。第２図のＦＩ　Ｆ　Ｏ（Ｆ
ｉｒｓｔ　Ｉｎ　Ｆｉｒｓｔ　０ｕｔ）　１４．１５は
それぞれ第１図のラインメモリ２．３に対応している。

また、第２図の加算器１７．１８はそれぞれ第１図のゲ
ート論理回路５．６に対応し、第２図のレジスタ２２．
２３はそれぞれ第１図のバッファメモリ７．８に対応し
ている。

以下、ＭＭＲ符号化を採用した場合を例に採って第２図
の回路動作を第３図のフローチャートを参照しつつ説明
する。なお、以下の説明においては、第２図においてＡ
の付されたものは符号化ラインの変化点アドレス生成回
路とし、Ｂの付されたものは参照ラインの変化点アドレ
ス生成回路とする。この前提が一般性を失わないもので
あることは明かである。また、第２図においてＡの付さ
れた符号化ラインの処理回路とＢの付された参照ライン
の処理回路は同じ動作を行うので、符号化ラインの処理
回路について説明し、参照ラインの処理回路の動作説明
は省略する。

ＭＭＲ符号化方式では、最初の１ライン目の符帰化ため
に、第１ラインの前に仮想的に全白のラインを設けてい
るので、処理が開始されるとランレングス生成回路１は
先ず全白のランを生成して出力し、ＰＩＦＯＡ１４には
マルチプレクサＡ１２を介して当該全白のランが書き込
まれる。ＦＩＦＯＡ１４に全白のランが格納されると、
ＦＩＦＯ制御マイクロシーケンサ３０の制御により、ラ
ンレングス生成回路１の出力するランレングスデータが
入力されるＦＩＦＯがＦＩＦＯＡ１４からＦＩＦＯＢ１
５に切り換わり、実際の画像の１ライン目のランレング
スデータがマルチプレクサＢ１３を介してＰＩＦＯＢ１
５に格納される。この時点でＰＩＦＯＡ１４に格納され
たランレングスデータは参照ラインのランレングスデー
タとなるので、ＰＩＦＯＡ１４の出力は分配器４を介し
て加算器Ｂ１８に入力され、参照ラインの変化点のアド
レスを生成すると共に、マルチプレクサＡ１２を介して
ランレングス生成回路１が生成した次のラインのランレ
ングスデータが格納されていく。

また、ＰＩＦＯＢ１５の出力は分配器４を介して加算器
Ａ１７に入力され符号化ラインの変化点アドレスが生成
される。このときＰ　Ｉ　ＦＯＢ　１５の出力はフィー
ドバックされて再度ＰＩＦＯＢ１５に書き込まれ、次の
ラインの参照ラインとして使用される。そして、ランレ
ングス生成回路１、変化点アドレス生成回路３１が共に
１ライン分の処理が終了した時点で分配器４が切り換わ
り、ＰＩＦＯＡ１４のランレングスデータは加算器Ａ１
７へ、ＦＩＦＯＢ１５のランレングスデータは加算器１
８へそれぞれ入力されるようになされる。マルチプレク
サ１２．１３、ＦＩＦＯ１４，１５および分配器４は以
上の動作を、ＦＩＦＯ制御マイクロシーケンサ３０の制
御の基に繰り返し行う。

さて、第３図のフローチャートにおいて、処理が開始さ
れると、プロセス４１でＦ　Ｉ　ＦＯＡ　１４にランレ
ングスデータが格納されるまで待機し、ランレングスデ
ータが入力されて空の状態でなくなると次ぎにプロセス
４２でフラグオフになるまで待機する。第２図の構成で
は、一つのランレングスデータが終了する度にフラグ生
成回路２４でフラグをオンにしてレジスタＡ２２に格納
されている変化点アドレスデータをモード検出回路９に
入力するようになされているので、フラグがオンの場合
にはレジスタＡには書き込みは行えない。

これに対して、ランレングスデータを累積加算して変化
点アドレスを生成する過程においては、レジスタＡ２２
が書き込み可能状態になければならないので、プロセス
４２でフラグＡがオフ、つまりレジスタＡ２２が書き込
み可能になるまで待機するのである。レジスタＡ２２が
書き込み可能になるとプロセス４３で加算器Ａ１７をク
リアし、続いてプロセス４４で加算器Ａ１７の出力（こ
の場合０）をレジスタＡ２２にラッチし、更にフラグＡ
をオンにして書き込み不可能状態とし、最初の変化点ア
ドレスｒＯＪをモード検出回路９に出力する。これは、
ＭＭＲ符号化方式では最初の変化点アドレスを仮想的に
Ｏ番地に置くように定められているので杼う処理である
。また、レジスタＡ２２の出力は累積加算するために被
加算データとして加算器Ａ１７にフィードバックされる
。これらの制御はＡマイクロシーケンサ２８が行う。

次にプロセス４５でＦＩＦＯＡ１４が空でなければ、プ
ロセス４６で次のランレングスデータをＦＩＦＯＡ１４
から加算器Ａ１７に読み込むと共に加算器Ａ１７にキャ
リーを入力する。この処理は、２番目以降の変化点アド
レスは、　（ランの累計子１）で表されるために、初め
に１をセットしておく必要があるために設けられている
ものである。

プロセス４６が終了すると、プロセス４７でレジスタＡ
２２が書き込み可能になるまで待機し、書き込み可能で
あれば、プロセス４８において、加算器Ａ１７の出力が
比較器Ａ２６でＢＩＴ数設定回路１９に格納されている
１ラインの画素数と比較されて１ラインの処理が終了し
たか否か判断される。■ラインの処理が終了したならば
プロセス５７で加算器Ａ１７の出力をオフにすると共に
バッファＡ２０をイネーブルとし、プロセス５８でＢＩ
Ｔ設定回路１９の内容をレジスタＡ２２にラッチし、フ
ラグをオンにしてレジスタＡ２２の内容をモード検出回
路９に出力する。プロセス５８が終了するとプロセス５
９で加算器Ａ１７の出力をオンにしてバッファＡ２０を
不動作にし、プロセス４１にもどる。これで１ラインの
処理は終了である。つまり、第３図すの処理は、１ライ
ンの処理が終了したので次のラインのランレングスデー
タが蓄えられるまで待機する処理である。

プロセス４８で１ラインの処理が終了していないと判断
されると、プロセス４９で入力されたデータがターミネ
イティングか否か判断される。ランレングスデータは、
メークアップが続いた後にターミネイティングが来てそ
れで一つのランレングスが終了となるので、ターミネイ
ティングであると判断されるとプロセス５０で加算器Ａ
１７の出力をレジスタＡ２２にラッチしてモード検出回
路９に変化点アドレスとして出力し、更にプロセス５１
で加算器Ａ１７に対するキャリーをオフにする。プロセ
ス４９でターミネイティングでないと判断されると、プ
ロセス６０で加算器Ａ１７の出力をレジスタＡ２２にラ
ッチして更にプロセス６１で加算器Ａ１７に対するキャ
リーをオフにし、プロセス５２の処理を行う。ここまで
は第１番目のランレングスデータに対して定義上行わざ
るを得ない特別な処理である。プロセス５２以降の処理
は、二つ目以降のランレングスに対する、いわば通常の
処理である。プロセス５２でＦＩＦＯＡ１４が空でなけ
ればプロセス５３でＦＩＦＯＡＩ４からデータを読み出
す。そして、プロセス５４でレジスタＡ２２が書き込み
可能になるまで待機し、プロセス５５で１ラインの処理
が終了したか否か判断される。１ラインの処理が終了し
たなら第３図すの処理に分岐して次のラインの処理が開
始され、１ラインの処理がまだ終了していなければプロ
セス５６でターミネイティングかどうか判断される。タ
ーミネイティングであれば一つのランレングスは終了で
あるから、プロセス６３で加算器Ａ１７の出力をレジス
タＡ２２にラッチしてモード検出回路９に変化点アドレ
スとして出力し、ターミネイティングでなければ加算器
Ａ１７による加算結果をレジスタＡ２２にラッチして、
ターミネイティングが検出されるまでプロセス５２以下
の処理を繰り返す（第３図ｄ）。

以上の処理を参照ライン側と同期を取りながら最終ライ
ンまでの変化点アドレスを生成すれば１頁の処理が終了
する。

以上、１実施例の構成について説明したが、もう一つの
実施例の構成を第４図に、そのフローチャートを第５図
に示す。第２図と第４図の相違は、第１図のバッファメ
モリ７．８として第２図においてはレジスタ２２．２３
を兼用しているのに対して、第４図に示すものにおいて
はＦＩＦＯ７０１７１を設けている点である。第４図に
示すようにバッファメモリとしてＦＩＦＯを使用するこ
とによって、緩衝能力をより向上させることができるも
のである。第５図に示すフローチャートは、Ｆ■ＦＯ７
０，７１に関する処理が加わっただけで基本的には第３
図に示すフローチャートと同様であるから説明は省略す
る。

以上、変化点アドレスを生成する処理について述べてき
たが、次にモード検出回路９（第１図）について説明す
る。当該モード検出回路９としては、次々に入力される
変化点アドレスを順番に読み込んでモード検出を行える
ものであれば構成は問わないが、その１例を第６図に示
す。

第６図において、ａ２レジスタ１１１には、符号化ライ
ンの変化点のアドレスが入力される。ａ２レジスタ１１
１、ａｌレジスタ１１２、ａＯレジスタ１１３の３つの
レジスタはパイプライン接続となされているので、各レ
ジスタに格納されている変化点アドレスデータは、制御
回路１１８がら信号線１１９に出力されるクロックによ
り１ステツプで同時に更新される。ｂ２レジスタ１１４
には参照ラインの変化点アドレスが入力される。

ｂ２レジスタ１１４、ｂｌレジスタ１１５、ｂ。

レジスタ１１６の３つのレジスタはパイプライン接続と
なされており、各レジスタに格納されている変化点アド
レスデータは、制御回路１１８がら信号線１２０に出力
されるクロックにより１ステツプで同時に更新される。

ｂＯレジスタ１１６は、本符号化装置の特徴の一つであ
って、パスモードの次の符号化を行う場合、および参照
変化点の逆行が生じた場合の処理を容易に行えるように
するために設けられているものである。詳細については
後述する。論理回路１１７は、ａ２レジスタ１１１、ａ
ｌレジスタ１１２、ａＯレジスタ１１３、ｂ２レジスタ
１１４、ｂｌレジスタ１１５およびｂＯレジスタ１１６
に格納されている変化点アドレスの相関関係を検出する
ものである。制御回路１１８はＮ　　ａ２レジスタ１１
Ｌａｌレジスタ１１２、ａＯレジスタ１１３、ｂ２レジ
スタ１１４、ｂｌレジスタ１１５、ｂＯレジスタ１１６
および論理回路１１７を制御すると共に、論理回路１１
８の出力に基づいて、動作モードおよび水平モードＨの
場合のランレングスデータを出力する。制御回路１１８
の出力は、図示しない符号化部で符号語に変換され、符
号データとして記録されたり、伝送されたりする。

以下、フローチャートを参照しつつ動作を説明する。第
７図は全体的な処理の流れを示す図である。第６図の各
レジスタにそれぞれの変化点アドレスが格納されると第
７図の処理が開始される。

プロセス１２２では変化点ａＯのアドレスが１ラインの
画素数ＷＬに等しいか否かが判断される。

この処理は、制御回路１１８の制御の基に論理回路１１
７てａＯレジスタ１１３に格納されている内容と、予め
設定されているＷＬの値とを比較することによって行う
ことができる。この条件が成立していれば１ラインの符
号化が終了したことになるから処理は終了であるが、そ
うでなければプロセス１２３の処理が行われる。プロセ
ス１２３の処理は、当該符号化時のモードがパスモード
Ｐか否かを判断する処理で、論理回路１１７でａｌレジ
スタ１１２の内容とｂ２レジスタ１１４の内容を比較し
た結果を制御回路１１８が判断することによって行うこ
とができる。プロセス１２３でパスモードと判断される
とプロセス１２４のパスモード処理が開始されるが、パ
スモードでなければプロセス１２５が実行される。プロ
セス１２５は当該符号化のモードが垂直モードか水平モ
ードかを判断する処理であり、ａｌレジスタ１１２とｂ
ｌレジスタ１１５の内容を論理回路１１７で比較した結
果を制御回路１１８で判断することによって行うことが
できる。プロセス１２５で垂直モードと判断されるとプ
ロセス１２６で垂直モード処理が開始され、水平モード
と判断されるとプロセス１２７で水平モード処理が開始
される。プロセス１２４のパスモード処理、プロセス１
２６の垂直モード処理あるいはプロセス１２７の水平モ
ード処理が終了すると再びプロセス１２２の処理に戻り
、同じプロセスが繰り返される。

以上が全体的な処理の流れであるが、第６図の構成から
明らかなように６つのレジスタの内容は並列的に論理回
路１１７に取り込めるようになされているので、プロセ
ス１２２．１２３、および１２５の判断処理は論理回路
１１７に複数の比較回路を備えることによって１ステツ
プで行うことができ、処理速度を向上させることができ
るものである。なお、以上説明した通常の符号化に先立
って、第１ラインの符号化処理、ラインの始端の符号化
処理およびラインの終端の符号化処理の特別な符号化処
理を行わなければならないが、当該−２３＝ 処理については、特開昭５９−１２２２８２号公報ある
いは上記のＣＣＩＴＴ勧告に示されている周知の手段に
より行うことができるので詳細な説明は省略する。

第８図は、第７図のプロセス１２４のパスモード処理の
フローチャートを示す図であり、先ずプロセス１２８で
制御回路１１８がモード状態またはランレングスを図示
しない符号化部に出力できる状態にあるか否かが判断さ
れ、次にプロセス１２９でｂ２レジスタ１１４に参照ラ
インの次の変化点アドレスを入力できる状態にあるかど
うかが判断される。これらの処理は同期をとるために必
要な処理であり、制御回路１１８により判断される。プ
ロセス１２８で制御回路１１８がモード状態またはラン
レングスを出力可能であり、かつプロセス１２９でｂ２
レジスタ１１４に参照ラインの次の変化点アドレスが入
力可能であると判断されると、制御回路１１８はプロセ
ス１３０でパスモードＰを出力し、更に信号線１２０に
クロックを１個出力して参照ラインの変化点アドレスを
更−２４＝ 新する。次に制御回路１１８は、プロセス１３１でｂ２
レジスタ１１４に次の参照点のアドレスが入力可能かど
うか判断し、入力可能ならプロセス１３２で信号線１２
０にクロックを１個出力して再度変化点アドレスを更新
する。第１１図ａの場合を例にとると、上述したように
、新たな変化点ｂ１のアドレス（第１１図ａのｂ１′）
は、前の符号化時の変化点ｂ２のすぐ右側の変化点のア
ドレスとしなければならないので、第８図のプロセス１
３０および１３２の処理により信号線１２０に都合２個
のクロックを出力することによって、ｂＯレジスタ１１
６には第１１図ａのｂ２のアドレスを、ｂルジスタ１１
５には第１１図ａのｂ１′のアドレスを、ｂ２レジスタ
４には第１１図ａのｂ２’のアドレスを格納するように
する。これに対して、信号線１１９にはクロックは出力
されないので、ａ２レジスタ１１１、ａｔレジスタ１１
２、ａｏレジスタ１１３に格納されている内容に変更は
ない。プロセス１３２の処理が終了するとパスモード処
理は終了し、再び第７図のプロセス１２２の処理に戻る
。

以上のように、パスモード時に必要な参照ライン上の変
化点アドレスの更新を２ステツプで完了させることがで
きるので、処理時間を短縮することができるものである
。

次に第９図のフローチャートを参照しつつ、第７図のプ
ロセス１２６の垂直モード処理を説明する。

第７図においてプロセス１２２．１２３および１２５が
全てＮｏの場合には第９図の垂直モード処理が行われる
。垂直モード処理が開始されると、第８図で述べたと同
様にプロセス１３３および１３４で同期がとられ、プロ
セス１３５の処理力実行される。プロセス１３５では、
先ず、制御回路１１８は、論理回路１１７で検出したａ
ルジスタ１１２とｂルジスタ１１５の内容の大小関係に
より垂直モードの出力を図示しない符号化部に送り、次
に信号線１２０にクロックを１個出力して変化点アドレ
スを一つ更新する。符号化部に出力される垂直モードは
、例えば第１１図すの場合はＶＬ　（２）である。プロ
セス１３５が終了すると制御回路１１８はプロセス１３
６で参照ラインの次の変化点アドレスが入力可能になる
まで待機する。この処理は、プロセス１３５で変化点ア
ドレスを一つ更新したことによってプロセス１３４で準
備されていたデータを使用してしまったので、次の処理
で使用する新たな変化点アドレスデータが生成されるま
で待つ必要があるために設けられている処理である。プ
ロセス１３６で参照ラインの新たな変化点アドレスが入
力可能になると、制御回路１１８は信号線１２０にクロ
ックを１個出して変化点アドレスを一つ更新する。これ
がプロセス１３７の処理である。次いで制御回路１１８
は、プロセス１３８で符号化ライン上の新たな変化点ア
ドレスが準備されるまで待機し、更にプロセス１３９で
参照ラインの新たな変化点アドレスが準備されるまで待
機する。符号化ラインおよび参照ラインの新たな変化点
アドレスが準備されると、制御回路１１８はプロセス１
４０を実行する。

プロセ不１４０においては制御回路１１８は、信帰線１
１９および−１２０にそれぞれクロックを１個出力し、
各レジスタの内容を更新し、垂直モード処理を終了する
。

なお、第９図の垂直モード処理においては、レジスタの
内容の更新は符号化ラインの変化点アドレスについては
１回、参照ラインの変化点アドレスについては３回行っ
ているが、それぞれ１回の更新を行うだけでもよいもの
である。要するに、次の処理のために変化点アドレスを
適宜更新すればよいのである。

第７図のプロセス１２５で水平モードであることが判断
されると第１０図の水平モード処理が開始される。制御
回路１１８は、プロセス１４１でモードおよびランレン
グスが出力可能になるまで待機し、出力可能になるとプ
ロセス１４２で水平モードＨを符号化部に出力する。前
述したように水平モード時には、水平モードであること
を示すＨと二つのランレングスを出力しなければならな
いので、先ずプロセス１４２でＨを出力するのである。

制御回路１１８はＨを出力すると、プロセス１４３で次
のデータ、即ちランレングスデータが出力可能になるま
で待機し、更にプロセス１４４および１４５で符号化ラ
イン、参照ラインそれぞれの新たな変化点アドレスが生
成されるまで待機する。これらの条件が整うとプロセス
１４６が実行される。プロセス１４６では、制御回路１
１８は、論理回路１１７で検出したＩａＯａｌｌを１個
目のランレングスデータとして符号化部に出力し、更に
、もう一つのランレングスデータの生成のために信号線
１１９および１２０にクロックを１個出力して各レジス
タの内容の更新を行う。

次いで制御回路１１８は待機吠態に入り、プロセス１４
７．１４８および１４９の条件が整うとプロセス１５０
で２個目のランレングスデータを符号化部に出力し、更
に、信号線１１９および１２０にクロックを１個出力し
て各レジスタの内容の更新を行う。プロセス１５０の処
理が終了すると、制御回路１１８はプロセス１５１以下
の処理を行う。プロセス１５１以下の処理を行う理由は
次の通りである。変化点アドレスの更新はプロセスＪ４
６および１５０で都合２回行われているのであるが、そ
れにもかかわらずａＯ≧ｂ１である場合、即ちａＯがｂ
ｌより右側に位置する場合には定義に反しているので参
照変化点を右側に移動させなければならない。プロセス
１５１以下の処理はそのために行われるものである。プ
ロセス１５１において、制御回路１１８は、論理回路１
１７で検出したａＯレジスタ１１３とｂルジスタ１１５
の内容の大小関係から定義が満たされているか否かを判
断し、定義が満足されていれば水平モード処理は終了す
るが、満足されていなければプロセス１５２以下の処理
が実行される。プロセス１５２からプロセス１５５を経
てプロセス１５１に戻るループは、プロセス１５３およ
び１５５で参照ラインの変化点アドレスを２回更新させ
る処理であり、当該処理はａＯレジスタ１１３に格納さ
れているアドレスがｂルジスタ１１５に格納されている
内容より小さくなるまで繰り返し行われる。

このような処理により、符号化ラインの変化点ａＯと参
照ラインの変化点ｂ１の位置関係が定義を満足する状態
になされると水平モード処理は終了する。

以上が水平モード処理であるが、ランレングスデータを
得る場合に用いる変化点ａＯのアドレスデータをどのレ
ジスタから取り込むかについては注意しなければならな
い。通常はａＯレジスタ１１３に格納されているアドレ
スデータを使用してよいのであるが、−旦パスモード処
理を経てから水平モード処理を行う場合にはａＯレジス
タ１１３の内容は使用できない。第１１図ａに関して述
べたように、パスモードの場合には変化点は、前の符号
化処理の変化点ｂ２の位置（第１１図ａのａＯ−の位置
）に変更されるからである。ところで上述したように参
照ラインの変化点のアドレスは２回更新されるので、前
の符号化処理でｂ２として使用されたアドレスはｂｏレ
ジスタ１１６に格納されている。従って、パスモード処
理を経てきた後にランレングスデータを生成する場合に
は、ａＯのアドレスはｂＯレジスタ１１６に格納されて
いるデータを使用するようにする。制御回路１１８は水
平モード処理に入る前にパスモードを経ているか否かを
識別しているので、当該レジスタの選択は容易に行える
ものである。

以上、通常の処理について述べてきたが、次に特別な処
理として参照変化点が逆行する場合について説明する。

参照変化点の逆行は垂直モードの場合に問題となる。垂
直モードにおいては、プロセス１３５で垂直モードを出
力する訳であるが、その際に変化点ｂ１のアドレスはｂ
ｏレジスタ１１６に格納されているアドレスデータを使
用する。つまり、第１１図Ｃからも分かるように、逆行
する場合の新たな変化点ｂ１の位置は、前の符号化処理
のときのｂｏの位置になるからである。なお、参照点が
逆行しているか否かは変化点ａＯと変化点ｂｏの位置関
係を検出し、ａＯ’＜ｂＯであれば逆行していることに
なる。従って、第９図の適当な箇所で上記判断処理を行
えばよいものである。

［発明の効果コ 以上の説明から明らかなように、本発明によれば、ファ
クシミリ等の画像情報符号化装置において、変化点アド
レス生成回路とモード検出回路を並列に同時に動作させ
ることができ、しかも変化点アドレスはランレングスデ
ータを順番に入力するだけで生成することができると共
に、当該変化点アドレスをそのままの順番でモード検出
回路に入力するだけでモードの検出を行うことができる
ので符号化処理を高速に行うことができるものである。

また、ラインメモリとしてＦＩＦＯを使用したので出力
データの切り換えを含め制御が容易になると共に、符号
化ライン、参照ラインのランレングスデータを互いに独
立に、同時に処理できるので処理を高速に行うことがで
きるものである。つまり、もし、ラインメモリとして通
常のＲＡＭを使用するとすると、ランレングスデータを
一時格納するためのメモリと、符号化ライン用のメモリ
および参照ライン用のメモリの３個のメモリが必要であ
り、しかも符号化ライン用メモリと参照ライン用メモリ
の切り換え処理が複雑になるのに対して、ＦＩＦＯを用
いることによって互いに独立かつ同時に動作させること
ができるので簡単な制御で高速処理を行うことができる
ものである。

更に、第４図に示すようにバッファメモリとしてＦＩＦ
Ｏを使用すると、ＦＩＦＯのバッファ効果により、変化
点アドレス生成手段とモード検出手段の処理速度の差を
より一層吸収することができ、全体の処理速度を更に高
速にすることができるものである。

【図面の簡単な説明】

第１図は本発明に係る符号化装置の基本的構成の１実施
例を示す図、第２図はラインメモリと変化点アドレス生
成回路の１具体例を示す図、第３図は第２図に示す回路
のフローチャートを示す図、第４図は変化点アドレス生
成回路の他の構成例を示す図、第５図は第４図に示す回
路のフローチャートを示す図、第６図はモード検出回路
の１具体例を示す図、第７図はモード検出回路の全体的
なフローチャートを示す図、第８図はパスモード処理の
フローチャートを示す図、第９図は垂直モード処理のフ
ローチャートを示す図、第１０図は水平モード処理のフ
ローチャートを示す図、第１１図はモードを説明するた
めの図、第１２図は従来の符号化装置の１構成例を示す
図である。 １・・・ランレングス生成回路、２．３・・・ラインメ
モ１ハ　４・・・分配器、５．６・・・ゲート論理回路
、７．８・・・バッファメモ１ハ　９・・・モード検出
回路、１０・・・バッファメモリ、１１・・・符号割当
回路。 出　願　人　　　富士ゼロックス株式会社代理人　弁理
士　菅　井　英　雄（外４名）第： （ａ） ＴＡＲＴ ＥＳ ２Ｎ０ ＡＯＦＦ　　　Ｎ。 ４　　　　　　　ＹＥＳ 九寡器Ａ　ＣＬＥＡＲ ＲＥＧＡＬＡＴＣＨ ＦＬＡＧＡＯＮ ＥＳ ＦＩＦＯＡ　　ＲＥＡＤ 力１１１！Ａ　ＣＡＲＲＹ ＡＯＦＦ　　ＮＯ ３図 （ｂ） （ｃ） ４０２月ご。 ４９　　　　　Ｎ。 ｏＢ ＥＳ ＲＥＧ　Ａ　ＬＡＴＣＨ （ｄ） （ａ） ＳＴＡＲＴ ＥＳ １Ｎ０ ＹＥＳ ２ＮＯ 力ぽ１よ４Ａ　　ＣＬＥＡＲ ＦＩＦＯＣＷＲＩＴＥ ＲＥＧＡＬＡＴＣＨ ＥＳ ５Ｎ０ ＦＩＦＯＡ　　ＲＥＡＤ 加算器Ａ　ＣＡＲＲＹ ＹＥ５ ７ＮＯ ・々７１ 第５図 （ｂ） （Ｃ） （ｅ）

Claims (2)

【特許請求の範囲】
1. （１）変化点アドレス生成手段とモード検出手段との間
   にバッファメモリを設けることにより、上記変化点生成
   手段と上記モード検出手段を独立かつ同時に動作可能と
   したことを特徴とする画像情報符号化装置。
2. （２）上記変化点アドレス生成手段はランレングスデー
   タを順番に取り込むことにより符号化ラインおよび参照
   ラインの変化点アドレスを生成するものであり、上記モ
   ード検出手段は上記変化点アドレス生成回路で生成され
   た変化点アドレスを生成された順に取り込んでモード検
   出を行うものであることを特徴とする請求項１に記載の
   画像情報符号化装置。（３）上記バッファメモリはそれ
   ぞれがマルチプレクサを介してデータ入力可能とされた
   二つのＦＩＦＯを備え、当該ＦＩＦＯの出力は後続する
   回路に供給されると共に対応するマルチプレクサにも入
   力されることを特徴とする請求項１または２に記載の画
   像情報符号化装置。