JPS6032439B2 - モータ速度制御回路 - Google Patents

Description

【発明の詳細な説明】 この発明は、パルス制御方式のモータ速度制御回路に関
する。

従来のパルス制御方式のモータ速度制御回路は第４図に
示すように、モータ７の回転速度をタコジェネレータ１
で検出し、この発電波形をシュミットトリガ回路２で矩
形波に変換し、単安定マルチパイプレータ３のトリガパ
ルスとして用いる。

この単安定マルチパイプレータ３の出力に、モータの回
転速度に対応したパルス幅信号を得るとともに、これを
積分回路４で積分し、この積分出力と、所定の基準電圧
Ｖｒｅｆとを電圧比較回路５で比較し、モーター７への
電源供給を制御するスイッチングトランジスタをバッフ
ァアンプ６を介した上記電圧比較出力でオン、オフさせ
て速度制御を行なうものである。この速度制御方式にお
いて、積分回路４の出力は回転速度に対応した直流レベ
ルを含む三角波となる。

この三角波と基準電圧との比較信号が比較回路５から出
力される。比較出力がモータへの電力供給期間を決める
ので、基準電圧Ｖｒｅｆの値とタコジェネレータからの
周波数信号によりモータへの電源供給期間が制御される
。その結果、モータの速度制御が行なわれる。このため
、回転安定度を高めるためには、積分回路４の時定数を
大きくする必要があるが、反面ハンチング現象を生じ易
くなる。

時定数を小さくすると、ハンチング現象は防止できるが
、反面回転安定性に欠けるとともに、減電圧特性や負荷
特性が悪化する。この発明は、上記問題を解決するため
なされたもので、回転安定度を高めつつ、ハンチングを
防止したモータ速度制御回路を提供することにある。

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば下記の通りである。

すなわち、モー夕７の回転速度を検出する手段１と、こ
の検出手段１の電気信号を回転速度に対応するパルス幅
信号に変換する手段２，３と、このパルス幅信号を入力
とする第１の積分回路４と、その一方の入力端子にこの
第１の積分回路４の出力が印加されその他方の入力端子
に基準電圧Ｖｒｅｆが印加された電圧比較回路５と、そ
の入力がこの電圧比較回路５の出力により駆動されその
出力により上記モータ７を駆動するバッファアンプ６と
、このバッファアンプ６の出力と上記電圧比較回路５の
上記他方の入力端子との間に接続された第２の積分回路
８とを具備し、この第２の積分回路８は二重積分回路Ｒ
６，Ｃ４；Ｒ５，Ｃ３により構成されたことを特徴とす
る。

以下、実施例により、この発明を具体的に説明する。

第１図は、この発明の一実施例を示すブロック図である
。

１は、タコジェネレータであり、モータ７の回転速度を
発電周波数として電気的に検出するものである。

この発電信号ａをシュミットトリガ回路２で矩形波ｂに
変換して、単安定マルチパイプレータ３のトリガパルス
として用いる。

この単安定マルチパイプレータ３は、例えば上記トリガ
パルスの立ち上り部分（ポジティブエッヂ）で反転する
一定パルス幅のパルス信号を形成するものであり、これ
によりモーターの回転速度をパルス幅信号として検出す
るものである。すなわち、パルスのデューティ（ｄｕｔ
ｙ）が回転速度に対応して変化することとなる。４は、
積分回路であり、上記単安定マルチパイプレータ３の出
力パルスｃを入力とするもので、三角波状の積分出力ｄ
を形成する。

５は、電圧比較回路であり、所定の基準電圧Ｖｒｅｆと
、上記積分出力ｄとを入力として、モ−夕７を所定の回
転速度とするべく、その駆動期間、言い換えれば通電期
間を検出するものである。

６は、上記電圧比較出力を増幅するバッファアンプであ
る。

この実施例において、安定した回転速度を得るとともに
、ハンチングを防止するため、上記電圧比較出力である
バッファアンプ６の出力を直流化するための積分回路８
を説けるとともに、この積分出力を電圧比較回路５の入
力側に正帰還せしめる。

その一例として、基準電圧（Ｖｒｅｆ）を上記積分出力
に応じて変化させることにより、若しくは、同図破線で
示すように、単安定マルチパイプレータ３のパルス幅を
制御すること、又は、その両者の組み合せにより、正帰
還動作を行なわせる。また、この積分回路８は第３図に
示すように二重積分回路Ｒ６，Ｃ４：Ｒ５，Ｃ３により
構成されている。

なお、９は、起動時のモータの立ち上り時間を短縮する
ため設けられた起動回路であり、電源投入後一定期間電
圧比較入力をモー夕に通電を行なうよう固定するもので
ある。

以下、第２図に示す動作波形図を参照して、この回路の
動作を説明する。

タコジェネレータ１の発電波形ａをシュミットトリガで
パルス信号ｂに波形変換する。

このパルスｂの立ち上り（ポジティブエッジ）をトリガ
として、一定期間反転（立ち下る）するパルス信号ｃを
単安定マルチパイプレータ３で形成する。

そして、積分回路４で、三角波信号ｄに形成する。

上記パルス信号ｃは、反転期間が一定であるので、モー
タの回路が遠くなると、ロウレベル期間ばに対する／・
ィレベル期間８が小さくなり、逆に遅くなると、上記期
間３が大きくなる。したがって、その積分出力である三
角波ｃの直流レベルが前者は下がり、後者は高くなる。

このため、基準電圧（Ｖｒｅｆ）と上記三角波ｃとを比
較する電圧比較器の出力ｅの／・ィレベル期間は、回転
速度が下るに従い、大きくなりモータに通電する時間を
大きくして回転速度を高めようとするとともに、その電
圧比較出力を積分回路６で直流化して、上記基準電圧Ｖ
ｒｅｆを下げるよう正帰還をかけることにより、上記回
転速度の調整を速やかにする。回転速度が上りすぎると
、逆に作用して、一定の回転速度を得る。このように、
電圧比較回路５の出力端子からその一方の入力端子との
間に配置されたタコジェネレータ１，シュミットトリガ
回路２，単安定マルチパイプレータ３及び積分回路４は
フィードバック制御系の負帰還ループを構成する。

かかるフィードバック制御系において、積分回路４の出
力電圧と基準電圧Ｖｒｅｆとが合致するように、モータ
７の回転速度が設定される。一方、フィードバック制御
系において、その開ループ伝達利得（その負帰還ループ
を開放としたときの伝達利得）が二次遅れ以上（一１８
０午０以上）の位相回転を有する場合、そのまま負帰還
を施すとフィードバック制御系は不安定となり、ィンパ
ルス応答でハンチング現象が生じることになる。

これに対して、この実施例においては、二重積分回路Ｒ
６，Ｃ４：Ｒ５，Ｃ３により構成された第２の積分回路
８がバッファアンプ６の出力と電圧比較回路５の他方の
入力端子との間に接続されているため、以下に説明する
理由により、フィードバック制御系の負帰還ループを介
して位相回転の大きな高周波信号成分の帰還を相殺する
ことができる。

すなわち、タコジエネレータ１，シュミットトリガ回路
２，単安定マルチパイプレータ３及び積分回路４はフィ
ードバック制御系の負帰還ループを構成し、かかる負帰
還ループは高周波において二次遅れ以上（一１８０ｑｏ
以上）の位相回転を生じるため、このままでは正帰還と
なって系は不安定となる。

一方、二重積分回路Ｒ６，Ｃ４；Ｒ５，Ｃ３により構成
された第２の積分回路８の出力より高周波において二次
遅れ（一１８０ｑ０）の位相回転を有する信号が基準電
圧Ｖｒｅｆに重畳されて電圧比較回路５の他方の入力端
子に印加されるため、この電圧比較回路５の一方の入力
端子と他方の入力端子とは高周波信号によって同相で駆
動されるため、最終的にこの電圧比較回路５の出力は高
周波信号に対して非応答となり、フィードバック制御系
は安定化され、ハンチング現象を防止することができる
。すなわち、二重積分回路の抵抗Ｒ６，コンデンサＣ４
は高周波において−９００の位相回転を生じ、抵抗Ｒ５
，コンデンサＣ３も高周波において−９０ｏの位相回転
を生じるため、二重積分回路Ｒ６，Ｃ４；Ｒ５，Ｃ３全
体で二次遅れ（一１８００）の位相回転を生じるため、
上述のように高周波信号が相殺されるものとなる。第３
図は、この発明の一実施例である菱部の具体的な回路図
を示すものである。

単安定マルチパイプレータ３は、フリツプフロップを構
成するトランジスタＱ数〜Ｑ２３と、このフリップフロ
ップを反転させた後、一定期間経過後に再び反転させる
信号として、抵打五８とコンデンサちとによる充電時間
を検出する電圧比較回路（トランジＱ２５，Ｑ２６）を
用いるものである。

この単安定マルチパイプレータは、上記電圧比較回路の
トランジスタＱ蜜の基準電圧を調整することにより、前
記パルス幅Ｑを制御でき、前記電圧比較回路５の出力を
直流化した信号で単安定マルチパイプレータを制作する
ために構成するものである。積分回路４は、その時定数
をＣ２とＲ４とで決定するものである。

電圧比較回路５は、差動トランジスタＱ６，Ｑ７とその
出力トランジスタＱ，．，Ｑ，２とで構成される。

この電圧比較回路の基準電圧Ｖｒｅｆが印加されたトラ
ンジスタＱ７のベースには、電圧比較出力をバッファア
ンプ６を介してトランジスタＱ，９で反転した信号を抵
抗Ｒ６とコンデンサＣ４及び抵抗Ｒ５とコンデンサＣ３
により二重積分した出力をも印加するものであるため、
正帰還がかけられるものとなる。

またこの積分出力で、単安定マルチパイプレータも同様
に制御するものである。起動回路９は、電源投入時にお
いて、コンデンサＣ，と抵抗Ｒ，とで、一定期間強制的
に電圧比較回路の負荷トランジスタＱのコレクタ、ベー
ス電流をトランジスタＱ，で吸い込み出力をハィベルと
してモータの立ち上りを早くするものである。

なお、１０は、安定化電源回路であり、上記各回路ブロ
ックの動作を安定化するものである。

この発明は、前記実施例に限定されず、例えば単安定マ
ルチパイプレータの入力に微分回路を設けて、この微分
出力をトリガパルスとして用いるものであってもよい。
各回路ブロックの具体的回路は何んであってもよい。こ
の発明は、パルス制御方式のモータ速度制御回路として
広く利用でき、例えば、８助力メラテーブレコーダ等の
モー夕速度制御回路等に適したものとなろう。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すブロック図、第３
図はその具体的回路図、第２図は、その動作波形図、第
４図は、従来技術の一例を示すブロック図である。 １…タコジエネレータ、２…シュミットトリガ回路、３
・・・単安定マルチパイプレータ、４，８・・・積分回
路、５・・・電圧比較回路、６・・・バッファアンプ、
７・・・モータ、９・・・起動回路、１０・・・安定化
電源。 衆１図 充Ｚ図 衆３図 濁４図

Claims (1)

【特許請求の範囲】
1. １ モータの回転速度を検出する手段と、この検出手段
   の電気信号を回転速度に対応するパルス幅信号に変換す
   る手段と、このパルス幅信号を入力する第１の積分回路
   と、その一方の入力端子にこの第１の積分回路の出力が
   印加されその他方の入力端子に基準電圧が印加された電
   圧比較回路と、その入力がこの電圧比較回路の出力によ
   り駆動されその出力により上記モータを駆動するバツフ
   アアンプと、このバツフアアンプの出力と上記電圧比較
   回路の上記他方の入力端子との間に接続された第２の積
   分回路とを具備し、この第２の積分回路は二重積分回路
   により構成されたことを特徴とするモータ速度制御回路
   。