JPS603174A - 半導体レ−ザ装置の製造方法 - Google Patents
半導体レ−ザ装置の製造方法Info
- Publication number
- JPS603174A JPS603174A JP11017083A JP11017083A JPS603174A JP S603174 A JPS603174 A JP S603174A JP 11017083 A JP11017083 A JP 11017083A JP 11017083 A JP11017083 A JP 11017083A JP S603174 A JPS603174 A JP S603174A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- clad layer
- type
- clad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、半導体レーザ装置の製造方法に係り特にｉ−
ｖ族半導体材料を用いた上部内部ストライプ自己整合型
の半導体レーザの製造方法に関する。
ｖ族半導体材料を用いた上部内部ストライプ自己整合型
の半導体レーザの製造方法に関する。
半導体レーザ装置は、光通信用光源又は、光デイスク用
光源等として広範囲に利用されつつある。
光源等として広範囲に利用されつつある。
これらの用途に適応させるだめの半導体レーザ装置にお
いては、安定な基本横モードで発振し、かつ閾値電流が
低いことが極めて重要であシ、このためにつくシつけ導
波路効果や、電流狭さく効果を生せしめる種々の構造が
考えられている。かかる半導体レーザの１つとして第１
図に示す如く、上記の両効果が同−構造によって達成さ
れる。内部ストライプ型レーザがある。第１図において
図中１は半導体基板、２は第１り２ソド層、３は活性層
、４は第２クラッド層、５ばつくりつけ導波路効果を同
時にもちあわせる。電流阻止層６は第３クラッド層、７
はオーミックコンタクト層、８゜９は電極を示している
。このレーザではストライプ状の発光領域を形成するた
め基板１上に各層２〜５を成長したのち、電流阻止層５
をストライプ状ニエッチングし、そののち第３クラッド
層６及びオーミックコンタクト層７を順次成長する。電
流阻止層５は第２クラッド層４と異種導電型をもち、か
つＭＳ２り２ラド層４及び第３クラブト層６と異なる複
素屈折率をもち、Ｐｎ逆接合による電流狭さく効果とつ
くりつけ、導波路構造によるガイド効果の両方をもちあ
わせている。しかも両効果は、同一のエツチングプロセ
スによって自動的に達成される自己整合型である。この
レーザは、内部ストライプが基板上の活性層よシ上部に
形成されており、２〜５層寸での成長を平担な基板上に
おこなうことができるため、第２図に示す内部ストライ
プが活性層よりも下に形成される様なレーザと比較して
、結晶の品質向上や成長層の膜厚組成に関する制御性の
点で極めて有利であシ、生産性や信頼性の向上は明白で
ある。第１図の様な上部内部ヌトライプ自己整合型レー
ザにおいて、電流阻止層５をストライプ状にエツチング
するプロセスは、電流狭さく構造とガイド構造全同時に
形成する重要なプロセスである。ｆ、！Ｊ１図中のＷで
示すストライプ溝巾を狭くすることによシ、つくりつけ
導波路の巾が狭くなり、安定な基本横モードが得られ、
また電流狭さく巾も狭くなるだめに閾値電流が低減化さ
れる。
いては、安定な基本横モードで発振し、かつ閾値電流が
低いことが極めて重要であシ、このためにつくシつけ導
波路効果や、電流狭さく効果を生せしめる種々の構造が
考えられている。かかる半導体レーザの１つとして第１
図に示す如く、上記の両効果が同−構造によって達成さ
れる。内部ストライプ型レーザがある。第１図において
図中１は半導体基板、２は第１り２ソド層、３は活性層
、４は第２クラッド層、５ばつくりつけ導波路効果を同
時にもちあわせる。電流阻止層６は第３クラッド層、７
はオーミックコンタクト層、８゜９は電極を示している
。このレーザではストライプ状の発光領域を形成するた
め基板１上に各層２〜５を成長したのち、電流阻止層５
をストライプ状ニエッチングし、そののち第３クラッド
層６及びオーミックコンタクト層７を順次成長する。電
流阻止層５は第２クラッド層４と異種導電型をもち、か
つＭＳ２り２ラド層４及び第３クラブト層６と異なる複
素屈折率をもち、Ｐｎ逆接合による電流狭さく効果とつ
くりつけ、導波路構造によるガイド効果の両方をもちあ
わせている。しかも両効果は、同一のエツチングプロセ
スによって自動的に達成される自己整合型である。この
レーザは、内部ストライプが基板上の活性層よシ上部に
形成されており、２〜５層寸での成長を平担な基板上に
おこなうことができるため、第２図に示す内部ストライ
プが活性層よりも下に形成される様なレーザと比較して
、結晶の品質向上や成長層の膜厚組成に関する制御性の
点で極めて有利であシ、生産性や信頼性の向上は明白で
ある。第１図の様な上部内部ヌトライプ自己整合型レー
ザにおいて、電流阻止層５をストライプ状にエツチング
するプロセスは、電流狭さく構造とガイド構造全同時に
形成する重要なプロセスである。ｆ、！Ｊ１図中のＷで
示すストライプ溝巾を狭くすることによシ、つくりつけ
導波路の巾が狭くなり、安定な基本横モードが得られ、
また電流狭さく巾も狭くなるだめに閾値電流が低減化さ
れる。
ストライプ溝の深さ方向に関しては、第２クラッド層４
と電流阻止層５の境界でエツチングを停止させることが
重要であり、エツチング底面が第２クラッド層４内に達
することは、活性層のより近傍がエッチャントや空気に
さらされることになり、レーザの信頼性の低下をひきお
こす。一方、通常のウエットエ・ノチングの場合、深さ
方向と同前に横方向にもエツチングが進行するため、溝
巾Ｗの狭さく化には一定の限度がある。又、第２クラッ
ド層４と電流阻止層５の選択エッチ４ントを用いる場合
にも、電流阻止層５を完全に除去するためにはオーバー
エツチングが必扱であり、オーバーエツチングの際には
、深さ方向はエツチングは停止しているが、横方向には
さらにエツチングが進行するため溝巾Ｗはよυ大きくな
ってしまう。
と電流阻止層５の境界でエツチングを停止させることが
重要であり、エツチング底面が第２クラッド層４内に達
することは、活性層のより近傍がエッチャントや空気に
さらされることになり、レーザの信頼性の低下をひきお
こす。一方、通常のウエットエ・ノチングの場合、深さ
方向と同前に横方向にもエツチングが進行するため、溝
巾Ｗの狭さく化には一定の限度がある。又、第２クラッ
ド層４と電流阻止層５の選択エッチ４ントを用いる場合
にも、電流阻止層５を完全に除去するためにはオーバー
エツチングが必扱であり、オーバーエツチングの際には
、深さ方向はエツチングは停止しているが、横方向には
さらにエツチングが進行するため溝巾Ｗはよυ大きくな
ってしまう。
本発明の目的は、このような通常のウェットエツチング
における欠点を除き、ストライプ溝巾を狭＜シ＊’！−
！、Ｅ’＋択ユノチングをおこなう工程に係わる改良さ
れた半導体レーザ装置の製造方法を提供することにある
。
における欠点を除き、ストライプ溝巾を狭＜シ＊’！−
！、Ｅ’＋択ユノチングをおこなう工程に係わる改良さ
れた半導体レーザ装置の製造方法を提供することにある
。
即ち、この発明は、ｎ−ｖ族半導体からなる基板」二に
Ｉ−Ｖ族半導体からなる第１クランド層、活性層及び第
２クラッド層と順次積層形成し、該第２クラｌド層上に
第２クラッド層と異種導電型をもち、かつ、少なくとも
その一部は該第２クラッド層及びのちに形成する第３ク
ラ・シト層と複素屈折率の具なる■−Ｖ族半導体層を形
成し、しかるのち反応性イオンエツチング法を用いて該
半導体層の一部にエツチング金族して、内部ストライプ
ケ形成し、しかるのち前記半導体層上に第３クラッド層
を形成することを特徴とする半導体レーザの製造方法に
ある。
Ｉ−Ｖ族半導体からなる第１クランド層、活性層及び第
２クラッド層と順次積層形成し、該第２クラｌド層上に
第２クラッド層と異種導電型をもち、かつ、少なくとも
その一部は該第２クラッド層及びのちに形成する第３ク
ラ・シト層と複素屈折率の具なる■−Ｖ族半導体層を形
成し、しかるのち反応性イオンエツチング法を用いて該
半導体層の一部にエツチング金族して、内部ストライプ
ケ形成し、しかるのち前記半導体層上に第３クラッド層
を形成することを特徴とする半導体レーザの製造方法に
ある。
反応性イオンエツチング法は、通常のエツチングと異な
りアンダー力・ノドのない両直な工、チングをおこなう
ことができ、適当な工・ンチング条件を設定することに
上り、深さ方１ｔ・」のみエツチングをおこなうことが
できる。父、反応性イオンエツチング法は、適当なエツ
チングガスを用いることによって選択エツチングが可能
であり、この場合にもオーバエツチングの際に横方向に
エツチングが進行することはない。従って、第１図に示
す様な上部内部ストライブ自己脱金型牛棉体レーザの内
部ストライブ溝箭の形成に反応性イオンエツチング法を
用いることによりＮ ｒ７也： Ｉｉ］を充分狭くする
ことができ、しかも確実に汰択エツチングがおこなえる
ため、安定な基不横モードをもち、かつ閾値電流の低い
レーザを製造することができる。又反応性イオンエツチ
ングは上記の様にアンダーカットが生じないため、選択
マスクと同スケールのエツチングをおこなうことができ
、制御性に富んでいる。又、通常のエツチングにみられ
るようなエツチング溶液の不均一さや、温度の不均一さ
によるエツチングむらも反応性イオンエツチング法では
ほとんどなく、一度に数枚のウニ／・を均一にエツチン
グすることができるため、生産性の著しい向上につなが
る。
りアンダー力・ノドのない両直な工、チングをおこなう
ことができ、適当な工・ンチング条件を設定することに
上り、深さ方１ｔ・」のみエツチングをおこなうことが
できる。父、反応性イオンエツチング法は、適当なエツ
チングガスを用いることによって選択エツチングが可能
であり、この場合にもオーバエツチングの際に横方向に
エツチングが進行することはない。従って、第１図に示
す様な上部内部ストライブ自己脱金型牛棉体レーザの内
部ストライブ溝箭の形成に反応性イオンエツチング法を
用いることによりＮ ｒ７也： Ｉｉ］を充分狭くする
ことができ、しかも確実に汰択エツチングがおこなえる
ため、安定な基不横モードをもち、かつ閾値電流の低い
レーザを製造することができる。又反応性イオンエツチ
ングは上記の様にアンダーカットが生じないため、選択
マスクと同スケールのエツチングをおこなうことができ
、制御性に富んでいる。又、通常のエツチングにみられ
るようなエツチング溶液の不均一さや、温度の不均一さ
によるエツチングむらも反応性イオンエツチング法では
ほとんどなく、一度に数枚のウニ／・を均一にエツチン
グすることができるため、生産性の著しい向上につなが
る。
第３図（ａ）〜（Ｃ１６ま、本発明の一実施例に係わる
半導体レーザの製造工程をしめす工程断面図である。
半導体レーザの製造工程をしめす工程断面図である。
まず、第３図（ａ）に示す如くヘー（Ｊ ａ Ａ、 ｓ
基板１上にＮ−Ｇａ０．５５” ０．４５Ａｓ ））（
ｍ １クラッド層）２、アンド−グーＧａ □、Ｂ ５
Ａ、ｌ □、１５Ａｓ層（活性層）３Ｐ−Ｇ ａ ０．
５５ Ａ Ｉ □、４５ Ａ、 ｓ層（第２クラッド層
）４、及びＮ−ＧａＡ ｓ ）ｍ （電流阻止層）５を
、Ｌ Ｐ Ｅ法又はＭＯＯ’ＶＤ法等により上記順に成
長形成する。次いで第３図の）に示す如くフォトレジス
ト１０等を選択マスクとし、反応付イオンエツチング法
を用いて電流阻止層５を第２クラッド層４に至る深さま
で選択エツチングし、内部ストライプを形成する。反応
性イオンエツチングはカソードカップル型平行平板装置
を用い、ｃａｎ２１！’２ガスをエツチングガスとして
、あらかじめ１ｘｌＯ−５［’ｌ°ｏｒｒ）以下に予備
排気されたチェンバ内に流量１０［８ｃｃｍ］チェンバ
内圧力０．０６（Ｔｏｒｒ）の条件でガスを導入し、ウ
ェハの設置されている電極に３００ ［Ｗ）のＲ，Ｆ電
力を５〔分〕間印加しておこなった。上記の条件を用い
れば、Ｎ−ＧａＡ、ｓＡ％は０．１６ ／ｌ ｍ ／Ｉ
ＦＪのエツチングレートで４ｒＢ ｇｆに工・、チング
される。
基板１上にＮ−Ｇａ０．５５” ０．４５Ａｓ ））（
ｍ １クラッド層）２、アンド−グーＧａ □、Ｂ ５
Ａ、ｌ □、１５Ａｓ層（活性層）３Ｐ−Ｇ ａ ０．
５５ Ａ Ｉ □、４５ Ａ、 ｓ層（第２クラッド層
）４、及びＮ−ＧａＡ ｓ ）ｍ （電流阻止層）５を
、Ｌ Ｐ Ｅ法又はＭＯＯ’ＶＤ法等により上記順に成
長形成する。次いで第３図の）に示す如くフォトレジス
ト１０等を選択マスクとし、反応付イオンエツチング法
を用いて電流阻止層５を第２クラッド層４に至る深さま
で選択エツチングし、内部ストライプを形成する。反応
性イオンエツチングはカソードカップル型平行平板装置
を用い、ｃａｎ２１！’２ガスをエツチングガスとして
、あらかじめ１ｘｌＯ−５［’ｌ°ｏｒｒ）以下に予備
排気されたチェンバ内に流量１０［８ｃｃｍ］チェンバ
内圧力０．０６（Ｔｏｒｒ）の条件でガスを導入し、ウ
ェハの設置されている電極に３００ ［Ｗ）のＲ，Ｆ電
力を５〔分〕間印加しておこなった。上記の条件を用い
れば、Ｎ−ＧａＡ、ｓＡ％は０．１６ ／ｌ ｍ ／Ｉ
ＦＪのエツチングレートで４ｒＢ ｇｆに工・、チング
される。
又、この時のＧ ａ Ａ ｓとＧａ□、５５ＡＩ□、４
５Ａｓとのエツチング選択比は約２０である。溝巾Ｗは
選択マスク１０の間隔のみによって決定され、ここでは
約１〜１．５（μｍ）とした。
５Ａｓとのエツチング選択比は約２０である。溝巾Ｗは
選択マスク１０の間隔のみによって決定され、ここでは
約１〜１．５（μｍ）とした。
次に、Ｍ （Ｊ−ＣＶ Ｄ法若しくはＭＢｂ法を用いて
第３図（Ｃ）に示す如く、内部ストライブの形成された
電流阻止層５上にＰ−Ｏａ（１５５Ａ Ｉ □、４５Ａ
ｓ Ｒ４（第３クラッド層）６、及び丁’−０ａＡ ｓ
？ｍ （オーミック層）７を順次形成したのち、オー
ミ、り層７上にＰ電極を、又Ｎ−ＧａＡｓＡ板１の裏面
上にＮ電極をそれぞれ形成することによって、前記第１
図に示す構造の半導体レーザが作製されることになる。
第３図（Ｃ）に示す如く、内部ストライブの形成された
電流阻止層５上にＰ−Ｏａ（１５５Ａ Ｉ □、４５Ａ
ｓ Ｒ４（第３クラッド層）６、及び丁’−０ａＡ ｓ
？ｍ （オーミック層）７を順次形成したのち、オー
ミ、り層７上にＰ電極を、又Ｎ−ＧａＡｓＡ板１の裏面
上にＮ電極をそれぞれ形成することによって、前記第１
図に示す構造の半導体レーザが作製されることになる。
通常のエツチングプロセスによってｆｆ（、Ａを形成す
る場合、アンダーカットや結晶の面方位に依存したエツ
チング形状が生じるため、溝巾は選択マスクの間隔より
も広がってしまい、上記の選択マスク１０の間隔と同じ
く１〜１．５（μｍ）のマスクを用いたとしても、Ｎ−
ＧａＡｓを完全にエツチングすると、溝巾Ｗは３（μｍ
）以上に及ぶ。また通常のエツチングでは、Ｗを透択マ
スク巾によって一意的に決定できないため、選択エツチ
ングを用いる場合には特にエツチングの制御性が低下し
てしまう。反応性イオンエツチング法を用いて上記例の
如く作られた半導体レーザは、つくシつけ導波路中およ
び電流狭さく ｒｆＪが１〜１，５（μｍ）と狭いため
、安定な横モードが低い閾値電流で得られる。
る場合、アンダーカットや結晶の面方位に依存したエツ
チング形状が生じるため、溝巾は選択マスクの間隔より
も広がってしまい、上記の選択マスク１０の間隔と同じ
く１〜１．５（μｍ）のマスクを用いたとしても、Ｎ−
ＧａＡｓを完全にエツチングすると、溝巾Ｗは３（μｍ
）以上に及ぶ。また通常のエツチングでは、Ｗを透択マ
スク巾によって一意的に決定できないため、選択エツチ
ングを用いる場合には特にエツチングの制御性が低下し
てしまう。反応性イオンエツチング法を用いて上記例の
如く作られた半導体レーザは、つくシつけ導波路中およ
び電流狭さく ｒｆＪが１〜１，５（μｍ）と狭いため
、安定な横モードが低い閾値電流で得られる。
しかも上記のつくりつけ導波路中及び電流狭さく巾は一
部のプロセスによ−て極めて制御性よく決定されるため
、生産性の著しい向上につながる。
部のプロセスによ−て極めて制御性よく決定されるため
、生産性の著しい向上につながる。
また、第３図（Ｃ）の説明において第３クラッド層６及
びオーミνり層７の形成にＭ Ｏ−ＯＶ Ｄ法、又はＭ
ＢＥ法を使用しているが、ＬＰＥ法では溝底部のＧａ□
、５５Ａ１０．４５Ａｓ第２クラツド層上への成長が極
めて困難である。このような構造のＡ Ｉ Ｇ ａＡｓ
系のレーザは、ＭＯ−ＯＶＤ法ＯＭＢＥ法の開発によっ
て従来のＬＰＥ法では不可能であったＧａ１）（ＡＩ
ＸＡｓ （ｘ）０．１５ ）上への成長が可能になった
ために、はじめて実現されたことになる。
びオーミνり層７の形成にＭ Ｏ−ＯＶ Ｄ法、又はＭ
ＢＥ法を使用しているが、ＬＰＥ法では溝底部のＧａ□
、５５Ａ１０．４５Ａｓ第２クラツド層上への成長が極
めて困難である。このような構造のＡ Ｉ Ｇ ａＡｓ
系のレーザは、ＭＯ−ＯＶＤ法ＯＭＢＥ法の開発によっ
て従来のＬＰＥ法では不可能であったＧａ１）（ＡＩ
ＸＡｓ （ｘ）０．１５ ）上への成長が可能になった
ために、はじめて実現されたことになる。
なお、本発明は、上述した各実施例に限定されるもので
はない。例えば、削１記光導波路層やクラッド層の構成
材料としてはＡｌＧａＡｓ系に限定されるものではなく
、ＡｌＧａＡｓＰ系、Ｉ ｎ Ａ Ｉ Ｇ ａ Ｐ系、
又は１ｎＧａＡｓ系等称々の材オー゛１に適用すること
ができる。
はない。例えば、削１記光導波路層やクラッド層の構成
材料としてはＡｌＧａＡｓ系に限定されるものではなく
、ＡｌＧａＡｓＰ系、Ｉ ｎ Ａ Ｉ Ｇ ａ Ｐ系、
又は１ｎＧａＡｓ系等称々の材オー゛１に適用すること
ができる。
また、電１流阻止層５にＮ−ＧａＡｓを用いるがこれに
限定されるわけではなく、第２・第３クラッド層と複素
屈折率が異なシ、かつ第２クラツド磨４と異種導電型を
もつ層であればよい。例えば、第２クラッド層よシＡｌ
濃度の低いＡｌＧａＡｓ層や第２０第３クラツド層より
もｈｘ（、Ｈ度の高いＡｌＧａＡｓ、、ｉ、又Ｎ−Ｇａ
ＡｓＲづの一部に高Ａ１ｇｆ度をもつＡ Ｉ Ｇ ａ
Ａ ｓ層がはいっていても上記の効果をものものであれ
ばよい。また、反応性イオンエツチングは、選択エツチ
ングを用いているが必ずしも選択エツチングである必要
はない。その信奉発明の要旨を逸脱しない範囲で種々変
形して実施することができる。
限定されるわけではなく、第２・第３クラッド層と複素
屈折率が異なシ、かつ第２クラツド磨４と異種導電型を
もつ層であればよい。例えば、第２クラッド層よシＡｌ
濃度の低いＡｌＧａＡｓ層や第２０第３クラツド層より
もｈｘ（、Ｈ度の高いＡｌＧａＡｓ、、ｉ、又Ｎ−Ｇａ
ＡｓＲづの一部に高Ａ１ｇｆ度をもつＡ Ｉ Ｇ ａ
Ａ ｓ層がはいっていても上記の効果をものものであれ
ばよい。また、反応性イオンエツチングは、選択エツチ
ングを用いているが必ずしも選択エツチングである必要
はない。その信奉発明の要旨を逸脱しない範囲で種々変
形して実施することができる。
第１図及び第２図はそれぞれ従来の半導体レーザの概略
構造を示す斜視図、第３図（ａ）〜（Ｃ）は本発明の一
実施例に係わる半導体レーザの製造工程を示す工程断面
図である。 １・・・基板、２・・第１クラッド層、３・・・活性層
、４・・・第２クラッド層、５・・電流阻止層、６・・
・第３クラッド層、８．９・・・電極。 代理人弁理士 則 近 宸 佑 （ほか１名）第 １
図 第２図
構造を示す斜視図、第３図（ａ）〜（Ｃ）は本発明の一
実施例に係わる半導体レーザの製造工程を示す工程断面
図である。 １・・・基板、２・・第１クラッド層、３・・・活性層
、４・・・第２クラッド層、５・・電流阻止層、６・・
・第３クラッド層、８．９・・・電極。 代理人弁理士 則 近 宸 佑 （ほか１名）第 １
図 第２図
Claims (1)
- １−Ｖ族半導体からなる基板上に、Ｉ−Ｖ族半導体から
なる少なくとも第１クラッド層及び第２クラッド層を順
次ｍ層形成し、該第２クラッド層上に第２該クラツド層
と異種導電型をもち、かつ少なくともその一部は前記第
２クランド層と複素屈折率の異なるＩ−Ｖ族半導体層を
形成し、しかるのち、反応性イオンエツチング法を用い
て該半導体層の一部にエツチングを施して、内部ストラ
イプを形成し、しかるのち前記半導体層上に半導
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11017083A JPS603174A (ja) | 1983-06-21 | 1983-06-21 | 半導体レ−ザ装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11017083A JPS603174A (ja) | 1983-06-21 | 1983-06-21 | 半導体レ−ザ装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS603174A true JPS603174A (ja) | 1985-01-09 |
Family
ID=14528819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11017083A Pending JPS603174A (ja) | 1983-06-21 | 1983-06-21 | 半導体レ−ザ装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603174A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61272990A (ja) * | 1985-05-28 | 1986-12-03 | Fujitsu Ltd | 半導体レ−ザ |
| JPS62245689A (ja) * | 1986-04-18 | 1987-10-26 | Toshiba Corp | 半導体発光装置 |
-
1983
- 1983-06-21 JP JP11017083A patent/JPS603174A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61272990A (ja) * | 1985-05-28 | 1986-12-03 | Fujitsu Ltd | 半導体レ−ザ |
| JPS62245689A (ja) * | 1986-04-18 | 1987-10-26 | Toshiba Corp | 半導体発光装置 |
| JPH0449276B2 (ja) * | 1986-04-18 | 1992-08-11 | Tokyo Shibaura Electric Co |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3833435A (en) | Dielectric optical waveguides and technique for fabricating same | |
| JPH06291416A (ja) | 半導体レーザおよびその製造方法 | |
| US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
| JPH08307013A (ja) | 半導体レーザ装置及びその製造方法 | |
| US5786234A (en) | Method of fabricating semiconductor laser | |
| JPS603174A (ja) | 半導体レ−ザ装置の製造方法 | |
| US5304283A (en) | Process for producing a buried stripe semiconductor laser using dry etching for forming said stripe and laser obtained by this process | |
| JPS5811111B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JP2525788B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS62200786A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| KR100546572B1 (ko) | 레이저 다이오드 제조방법 | |
| JPS6338279A (ja) | 半導体レーザ装置の製造方法 | |
| JPS60147119A (ja) | 半導体素子の製造方法 | |
| KR100198595B1 (ko) | 레이저 다이오드 제조방법 | |
| JPS6381887A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPH07307528A (ja) | 青色半導体発光素子の作製方法 | |
| JPS60261184A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPH04311078A (ja) | 半導体レーザの製造方法 | |
| JP2910119B2 (ja) | 半導体レーザ | |
| KR100261243B1 (ko) | 레이저 다이오드 및 그의 제조방법 | |
| JP2525776B2 (ja) | 半導体装置の製造方法 | |
| JPS6177327A (ja) | エツチング液 | |
| CN117134192A (zh) | 一种具有复合光栅结构的GaAs DFB激光器及其制备方法 | |
| JPH0378279A (ja) | 半導体レーザの製造方法 | |
| JPH01184976A (ja) | 半導体レーザの製造方法 |