JPS6030789Y2 - ポリフオニツクシンセサイザ - Google Patents

Description

【考案の詳細な説明】 本考案はキーの数よりも相当に少ない数のシンセサイザ
モジュールを備えたポリフォニックシンセサイザに関す
るものである。

従前のポリフォニックシンセサイザにおいては、すべて
のシンセサイザモジュールが同じ音色及びエンベロープ
で発音するので、演奏上の表現効果が単調であることは
否めない。

本考案の目的は、最高音又は最低音を他の楽音とは異っ
た音色及びエンベロープで発音することができ、演奏上
の表現効果を豊かなものにすることができるポリフォニ
ックシンセサイザを提供することである。

以下図面によって本考案の一実施例を説明する。

なお、本考案において、端音とは最高音又は最低音を意
味する。

第１図は本考案の一実施例のブロック図を示すもので、
キーアサイナ１はキー回路２を間歇的に走査して、キー
の押鍵状態及び離鍵状態を検出し、その検出結果に応じ
てキーコードＳ１と、ステータス信号Ｓ２と、シンセサ
イザモジュール３ａ、３ｂ〜３ｈ及び端音用シンセサイ
ザモジュール３１を指定するアドレス信号Ｓ３とを出力
する。

シンセサイザモジュール３ａ、３ｂ〜３ｈは例えばピア
ノ音の音色及びエンベロープに設定され、端音用シンセ
サイザモジュール３□は最高音若しくは最低音を発音す
るためのもので、例えばトランペット若しくはコントラ
パスの音色及びエンベロープに設定される。

キーコードＳ□はデジタルアナログ変換回路４によって
キー電圧信号Ｓ４に変換される。

キー電圧信号Ｓ４は音階のそれぞれの楽音に対応した電
圧値を有するもので、第１マルチプレクサ５はこのキー
電圧信号Ｓ４をアドレス信号によって指定されたシンセ
サイザモジュ−ル３ａ〜３ｈ若しくは端金用シンセサイ
ザモジュール３□にサンプリングホールド回路６ａ〜６
１を経て分配する。

第２マルチプレクサ７は１Ｌ又はｒ□Ｊのステータス信
号Ｓ２をアドレス信号Ｓ３によって指定されたシンセサ
イザモジュール３ａ〜３ｈ若しくは端金用シンセサイザ
モジュール３１に分配する。

シンセサイザモジュール３ａ〜３ｈ及び端金用シンセサ
イザモジュール３１はｒｌ が入力することによりキ
ー電圧信号Ｓ４に対応した音楽を発音し、ＯＪが入力す
ることにより発音を減衰させ、所定のレリーズタイム経
過後発音を停止する。

第２図はキーアサイナ１の一例のブロック図を示す。

キー走査回路８はキー回路２を間歇的に走査し、６４個
のキーのそれぞれの押鍵状態又は離鍵状態に応じて今回
レジスタ９に１１ヨ又は１０ヨを記憶させる。

第３図は今回レジスタ９の一例を示す。

第３図の場合は第３オクターブのＧ３を楽音を発音する
ためのＮｏ、２４キー、Ｇ３の楽音を発音するためのＮ
ｏ、２８キー及びＧ４の楽音を発音するためのＮｏ、４
３キーが押鍵され、その他のキーは離鍵されている状態
の例である。

前回レジスタ１０は今回レジスタ９と同様の構成であり
、前回に走査された押鍵離鍵状態が今回レジスタ９から
転送されて、前回レジスタ１０に記憶される。

いま、楽音Ｃ３，Ｇ３．Ｇ４の三つのキーが演奏開始に
よってはじめて押鍵されたとすると、キー走査回路８の
走査によって今回レジスタ９は第３図のように各キーの
押鍵離鍵状態を記憶する。

この時、前回レジスタ１０の記憶内容は初期条件として
すべてのビット位置に１０．が記憶されている。

押鍵離鍵検出部１１は今回レジスタ９と前回レジスタ１
０との記憶内容を比較し、その記憶内容に差があること
を検出して、走査一時停止部１２を動作させる。

これによりキー走査回路８は走査を一時停止する。

同時に離鍵処理部１３が動作を開始するが、この時点で
は離鍵されたキーはなく、キーコードレジスタ１４のス
テータス信号はすべての初期条件として１０Ｊにリセッ
トされているので離鍵処理は行われない。

次に押鍵処理部１５が動作を開始する。

押鍵処理部１５は、今回レジスタ９の７１Ｊが記憶され
ているビット位置をキーコードに変換し、このキーコー
ドをキーコードレジスタ１４に記憶させる。

キーコードレジスタ１４及び端金用キーコードレジスタ
１６を第４図に示す。

キーコードレジスタ１４はシンセサイザモジュール３ａ
〜３ｈに対応した八つのアドレスを有し、端金用キーコ
ードレジスタ１６は端金用シンセサイザモジュール３１
に対応した一つのみのアドレスを有する。

二つのレジスタ１４．１６の第１ビツトがステータス信
号を、第２〜第７ビツトが２進コードのキーコードを記
憶する。

楽音Ｃ３のビット位置がキーコード’０１１０００Ｊ２
４に変換され、キーコードレジスタ１４の０番地に記憶
されるとともに、押鍵処理を示す７１Ｊのステータス信
号が０番地の第１ビツトに記憶される。

同様に楽音Ｅ３及びＧ、のヒツト位置カキ−コートｒ″
０１１１００Ｊ２８ ト’１０１０１Ｌ４３に変換され
、キーコードレジスタ１４の１番地及び２番地にステー
タス信号ｒＩＪとともに記憶される。

押鍵処理部１５の動作が終了すると、端金処理部１７が
動作する。

端金処理部１７は、キーコードレジスタ１４の各番地に
記憶されているワードを順番に判定して、ステータス信
号がｒＩＪになっているキーコードのうち、一番大きい
もの、即ち最高音に相当するキーコードを検出して、端
金用キーコードレジスタ１６に記憶させる。

第４図の例では、キーコードレジスタ１４の２番地に記
憶されているキーコード’１０１０１１Ｊ４３が最高音
に相当するので、このキーコード’１０１０１Ｌ４３が
端金用キーコードレジスタ１６に記憶される。

キーコードレジスタ１４及び端金用キーコードレジスタ
１６の記憶内容は、アドレスの順序（端金用キーコード
レジスタ１６は８番地として処理される）に従って出力
部１８を経て出力される。

この時、アドレスの順序をアドレス信号Ｓ３として第１
マルチプレクサ５に送出しているので、０番地に記憶さ
れたキーコードに対応する楽音Ｃ３をシンセサイザモジ
ュール３ａがピアノの音で発音し、同様に楽音Ｅ３をシ
ンセサイザモジュール３ｂが、楽音Ｇ、をシンセサイザ
モジュール３ｃがそれぞれピアノの音で発音し、同時に
最高音の楽音Ｇ４を端金用キーコードレジスタ３１がト
ランペットの音で発音する。

端金処理部１７が動作を終了すると、走査一時停止回路
１２の動作を解除する。

最高音に相当するキーコードを端金用キーコードレジス
タ１６に記憶させるに際して、前回走査時に最高音に相
当するキーコードが既に記憶されており、そのステータ
ス信号がｒｌＪである場合であっても、そのキーコード
に代えて今回走査時の最高音に相当するキーコードを記
憶させるようにしてもよいし、また、そのステータス信
号が論理″ＯＪに変るまで、即ち前回押鍵された最高音
に対応するキーが離鍵されるまで、端金用キーコードレ
ジスタ１６のキーコードを保持して、新たなキーコード
を記憶させないようにしてもよい。

離鍵処理部１３の動作を、楽音Ｃ３，Ｅ３． Ｇ、に相
当するキーがすべて離鍵された場合を例にとって説明す
る。

この場合には、今回レジスタ９の記憶内容はすべて０ヨ
となる。

離鍵処理部１３は、まずキーコードレジスタ１４のステ
ータス信号が１１１になっている番地のキーコードを今
回レジスタ９の番地及びビット位置に逆変換し、そのビ
ット位置の記憶内容がｒ□Ｊであれば、キーコードレジ
スタ１４のステータス信号をｒ□Ｊにリセットし、又逆
変換されたビット位置の記憶内容がｒｌ、、Ｊであれば
、その１７１ＪをｒＯＪにリセットする。

したがって、この場合、今回レジスタ９の記憶内容がす
べて１０Ｊになっているのでキーコードレジスタ１４の
Ｏ番地〜２番地の第１ビツトの記憶内容はｒＯＪになる
。

このとき、前述のように、新たな最高音に対応するキー
が押鍵されたとき、端金用シンセサイザモジュール３１
により発音されている楽音を即座に新たな最高音に切換
えるようにするためには、押鍵離鍵状態の変化があった
ときに、キーコードレジスタ１４のステータスがｒｌヨ
のもののうち、キーコードの一番大きいものを検出して
、そのキーコード及びステータス信号を端金用キーコー
ドレジスタ１６に記憶させる動作を端金処理部１７に行
わせればよい。

一方、端金用シンセサイザモジュール３□により発音さ
れている楽音に対応するキーが離鍵されるまで、このシ
ンセサイザモジュールに新たな最高音を発音せないよう
にするためには、端金用キーコードレジスタ１６を離鍵
処理の対象にして、対応するキーが離鍵されていればそ
のステータスをｒＯヨとし、続けて押鍵されいる時には
、ステータスを１１１のままに保持するとともに、その
ステータスがｒｏヨのときのみ前述の押鍵処理を実行す
ればよい。

すべての鍵が離されて、今回レジスタ９の記憶内容がす
べてｒＯヨになったときには、端金用レジスタ１６のス
テータスも１０Ｊになり、結局シンセサイザモジュール
３ａｔ ３ｂｔ ３ｃ及び端金用シンセサイザモジ
ュール３１は発音を減衰し、所定のレリーズタイム経過
後発音を停止する。

同時に０〜２番地の離鍵状態を離鍵順序記憶部１９に記
憶させる。

離鍵順序記憶部１９は押鍵処理部１５が押鍵処理を行う
際にも最も古くステータス信号がｒ″０ヨになったキー
コードレジスタ１４のアドレスを指定する。

発音可能数検出部２０は離鍵処理部１３及び押鍵処理部
１５から情報をもらい、離鍵処理後に発音可能なシンセ
サイザモジュール３ａ〜３ｈがあるかどうかを演算し、
発音可能数が零の場合には、押鍵処理部１５に押鍵処理
を行わせない。

したがって、この場合には、端金処理部１７も新たな処
理を行わない。

図示実施例においては、最高音を端金用シンセサイザモ
ジュール３□によって発音させるようにしているが、最
抵音を端金用シンセサイザモジュール３□によってコン
トラパスの音で発音させるようにすることもできる。

更に、端金処理部１７、端金用キーコードレジスタ１６
及び端金用シンセサイザモジュール３１を各々２台づつ
設けることによって、他の楽音とは音色及びエンベロー
プの異る最低音と最高音を同時に発音させることも容易
である。

また、キーコードレジスタ１４のアドレスへの記憶順序
は、最も古くステータス信号がｒ□、になった順序で行
われる代りに、ステータス信号が０ヨになっているアド
レスを０番地から順次探して、そのアドレスに新たに押
鍵されたキーのキーコード及びステータス信号を記憶さ
せるようにすることもできる。

その場合は、離鍵順序記憶部１９及び発音可能数検出部
２０は不要となる。

本考案においては、端金を発音するために他のシンセサ
イザモジュールとは異る音色及びエンベロープに設定さ
れた端金用シンセサイザモジュールを付設し、キーコー
ドレジスタに記憶されたステータス信号ｒ１ヨのキーコ
ードのうち端金に相当するキーコード及びそのステータ
ス信号を記憶するとともに、端金用シンセサイザモジュ
ールに対して出力する端金用キーコードレジスタをキー
アサイナに設けたことを特徴とするから、最高音又は最
低音を他の音とは異なる音色及びエンベロープで発音す
ることができ、演奏上の表現効果を豊かなものにするこ
とができる。

【図面の簡単な説明】

第１図は本考案の一実施例を示すブロック図、第２図は
そのキーアサイナの一例のブロック図、第３図はその今
回レジスタの一例の図、第４図はそのキーコードレジス
タ及び端金用キーコードレジスタの一例の図である。 １・・・・・・キーアサイナ、３ａ〜３ｈ・・・・・・
シンセサイザモジュール、３１・・・・・・端金用シン
セサイザモジュール、１４・・・・・・キーコードレジ
スタ、１６・・・・・・端金用キーコードレジスタ。

Claims (1)

【実用新案登録請求の範囲】
1. キーの押鍵状態及び離鍵状態を検出し、その検出結果に
   応じて、シンセサイザモジュールの数に等しい数のアド
   レスを有するキーコードレジスタに、キーコード及びｒ
   ＩＪ又は１０ヨのステータス信号を記憶させるとともに
   、該キーコード及びステータス信号を指定されたシンセ
   サイザモジュールに対して出力するキーアサイナと、′
   １ヨのステータス信号が入力することによりキーコード
   に対応した楽音を発音するキーの数よりも相当に少ない
   数のシンセサイザモジュールとを備えたポリフォニック
   シンセサイザにおいて、端音を発音するために他のシン
   セサイザモジュールとは異なる音色及びエンベロープの
   楽音を発音する端音用シンセサイザモジュールを付設し
   、キーコードレジスタに記憶されたステータス信号″１
   Ｊのキーコードのうち、端音に相当するキーコードを記
   憶するとともに、端音用シンセサイザモジュールに対し
   て出力する端音用キーコードレジスタをキーアサイナに
   設けたことを特徴とするポリフォニックシンセサイザ。