JPS6029100A - パルス歪修正装置 - Google Patents

パルス歪修正装置

Info

Publication number
JPS6029100A
JPS6029100A JP12295583A JP12295583A JPS6029100A JP S6029100 A JPS6029100 A JP S6029100A JP 12295583 A JP12295583 A JP 12295583A JP 12295583 A JP12295583 A JP 12295583A JP S6029100 A JPS6029100 A JP S6029100A
Authority
JP
Japan
Prior art keywords
delay
input
pulse
signal
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12295583A
Other languages
English (en)
Inventor
Hiroshi Mekawa
女川 宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TANDEI ELECTRON JAPAN KK
Original Assignee
TANDEI ELECTRON JAPAN KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TANDEI ELECTRON JAPAN KK filed Critical TANDEI ELECTRON JAPAN KK
Priority to JP12295583A priority Critical patent/JPS6029100A/ja
Publication of JPS6029100A publication Critical patent/JPS6029100A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q1/00Details of selecting apparatus or arrangements
    • H04Q1/18Electrical details
    • H04Q1/30Signalling arrangements; Manipulation of signalling currents
    • H04Q1/32Signalling arrangements; Manipulation of signalling currents using trains of dc pulses
    • H04Q1/36Pulse-correcting arrangements, e.g. for reducing effects due to interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、パルス歪修正装置に関し、更に詳細には、伝
送路で変動したパルス巾を所定のパルス巾に修正し元の
パルス信号を再生し得るパルス歪修正装置に関する。
電話回線等の伝送路を介してディジタル情報を伝送する
場合に、復調して得られるパルス信号のパルス巾が変動
してしまうことがあり、これによってしばしば不都合な
結果を招来することになる。
本発明は、以上の点に鑑み、伝送路で歪んだパルス信号
、特にパルス巾を修正して送信側で発生された状態に復
元し得る新規なパルス歪修正装置を提供することを目的
とする。
本発明を以下実施例に従って詳細に説明する。
第1図は、本発明を留守番電話に応用した実施例の構成
を示す。第1図において、入力監視手段は入力信号を受
信してその論理状態を検出する。
選択手段−は、入力監視手段が検出した論理状態に従っ
て、第1遅延手段を介しであるいは直接的に出力状態を
制御する。パルス出力手段は受信した入力信号の歪を修
正して出力信号を供給する。また、パルス出力手段は、
第2遅延手段及び第3遅延手段を介して入力監視手段を
動作可能状態に付′ 勢する。
第2図は、第1図に示す構成を具体的に達成する詳細回
路図である。第2図において、NANDゲート1は、入
力INとマイクロコンピュータ2との間のバッファとし
て作用する。マイクロコンピュータ2は市販の汎用ワン
チップ・マイクロプロセッサ22を使用することかで@
、ROM 23には第3図に示すフロニチャートを実行
するプログラムが記憶されている。マイクロコンピュー
タ2は電源子■及びクロック発振部3によって発生され
るクロック(例えば、400KHz±3KHz)によっ
て作動し、NANDゲート4をバッファとして出力信号
を供給する(OUT)。また、必要に応じて、トランジ
スタ5を介してミュート出力を供給することができる。
次に、本発明の動作を第1図、第3図及び第4図の波形
図に基いて説明する。
最初に、入力信号が無歪の場合について第4図(A)に
従って説明する。プログラムがスタートすると、マイク
ロコンピュータ2のRAM21がクリアされ、入力監視
手段が入力信号を取込んで論理状態を検出する。入力信
号の論理状態がHになる迄監視し、入力がHになると選
択手段が出力を直ちにHにする。入力信号力CHレベル
を50ミリ秒継続するとミュート出力をHにする。前述
した如く、本実施例においては留守番電話における遠隔
制御用情報の送受に本発明のパルス歪修正装置を適用し
ており、その遠隔制御の信頼性を更に向上させるため、
ミュート出力がHの場合にのみ遠隔情報を取り入れてい
る0 人力監視手段は、更に継続して入力信号を監視し、入力
信号が立下るときを監視する。入力信号がLに立下ると
、選択手段は第1遅延手段を付勢して6ミリ秒の遅延(
Dl)を与えた後、出力をLにする。出力がLになると
、第2の遅延手段が作動して10ミリ秒の遅延(D2)
を与えた後、入力監視手段を付勢して入力信号の取り込
みを行う。このとぎ入力信号はHレベルであるから、出
力をHレベルにすると共に、入力信号がLに立下ろのを
監視する。このようにして、入力信号に追従してパルス
信号を再生する。ここで、注意すべきことは、入力信号
は10ミリ秒のノくルス巾でデユティ50%に予め設定
されているということλ“あるが、このパルス巾及びデ
ユティは任意に変更可能であることは明らかである。
第2遅延手段が作動して10ミリ秒の遅延を力えた後、
入力監視手段による入力信号の検出結果がLレベルであ
ると、第3遅延手段が作動して38ミリ秒の遅延(D3
)を与える。ここで、■一つの情報が終結し、ここでは
ディジタル数値「2」を表わすデータが受信されたこと
になる。第3遅延手段による遅延D3の後、入力監視手
段によって再び入力信号の取り込みが行なわれ、そのレ
ベルがHの場合には、次のデータの開始となる。第4図
においては、ディジタル数値「3」が後続のデータとな
る。ここで、第1フレームが終了し、次いて第2フレー
ムの開始となる。第2フレームは第1フレームと同一情
報が繰り返し現われている。
留守番電話における遠隔操作指令信号は、信頼性を高め
るため同じ情報を複数回(例えば3回)連続して送出し
、その情報をすべて受信した場合に遠隔操作が実行され
る構成をとっている。しかし、本願発明によるパルス歪
修正装置はそれに限定されるものではない。
次に、入力信号が途中の伝送路で歪を受け、パル、ス巾
が長(なった場合(例えば17ミリ秒)について、第4
図(B)を参照して説明する。ミュート出力については
第4図(A)と同じであるので省略する。入力信号がH
に立上り、出力信号がこれに追従してHに立上った後、
入力信号の立下りを入力監視手段が監視する。入力信号
がLに立下ると゛選択手段は前述の如く第1遅延手段に
よる遅延D1(6ミリ秒)の後に出力をLにする。この
とき、入力信号はすでにHレベルになってしまっている
が、出力信号の状態は変化しない。出力がLになってか
ら、10ミリ秒の遅延(D2)が与えられ、そこで入力
信号の取り込みが行なわれる。そのとき、入力信号はH
レベルの状態となっているので、出力はHレベルに切換
えられる。このようにして、第4図(B)に示すように
、入力信号のパルス巾が大きく変動しても、所定のパル
ス信号(10ミリ秒のパルス巾でデユティ50チ)が復
元されることになる。
次に、到来信号のパルス巾が短かくなった場合(例えば
5ミリ秒)の本発明によるパルス歪修正装置の動作を第
4図(C)を参照して説明する。入力信号が立下ってか
ら、遅延D I (6ミIJ秒)の経過後に出力をLに
することは前述の動作と同じである。出力信号がLにな
ってから遅延D2(10ミリ秒)が経過したときには入
力信号はすでにHレベルとなっている(15ミリ秒の間
Lレベル)ので、出力信号は10ミリ秒(D2)のLレ
ベルの後Hレベルに立上り、10ミリ秒のパルス巾を出
力する。このようにして、入力信号のパルス巾が短くな
っても出力信号は所定のパルス巾の信号に復元されて供
給される。
以上の如く、本発明によれば、伝送路においてパルス巾
が変動を受けても、複数の遅延手段による遅延を導入し
て所定のパルス巾を有する送信前のパルス信号を復元す
ることができ、パルス巾の変動によるデータの誤まりを
著しく減少することが可能となる。
【図面の簡単な説明】
第1図は本発明の構成を明示する図、第2図は本発明装
置の回路図、第3図は本発明装置の動作を示すフローチ
ャート、第4図は本発明装置の動作を説明する波形図で
ある。 (符号説明) 1.4・・・・ NANDゲート 2・・・・・・ マイクロコンピュータ3・・・・・・
 クロック発振部 (外4名)

Claims (1)

  1. 【特許請求の範囲】 入力信号のディジタル状態を検出する入力監視手段と、 所定の遅延を与える第1遅延手段と、 パルス信号を出力するパルス出力手段と、前記入力監視
    手段に応答して入力信号のディジタル状態の変化方向に
    従って、前記第1遅延手段を介して、あるいは直接的に
    前記パルス出力手段を付勢して出力パルスのディジタル
    状態を変化させる選択手段と、 前記パルス出力手段に応答して、所定のディジタル状態
    の変化方向に従って第2の遅延を与え、その遅延の後前
    記入力監視手段を動作可能にする第2遅延手段と、 から構成されるパルス歪修正装置。
JP12295583A 1983-07-06 1983-07-06 パルス歪修正装置 Pending JPS6029100A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12295583A JPS6029100A (ja) 1983-07-06 1983-07-06 パルス歪修正装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12295583A JPS6029100A (ja) 1983-07-06 1983-07-06 パルス歪修正装置

Publications (1)

Publication Number Publication Date
JPS6029100A true JPS6029100A (ja) 1985-02-14

Family

ID=14848757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12295583A Pending JPS6029100A (ja) 1983-07-06 1983-07-06 パルス歪修正装置

Country Status (1)

Country Link
JP (1) JPS6029100A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5741850A (en) * 1980-08-25 1982-03-09 Nippon Steel Corp Production of amorphous metallic strip

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5741850A (en) * 1980-08-25 1982-03-09 Nippon Steel Corp Production of amorphous metallic strip

Similar Documents

Publication Publication Date Title
US4242745A (en) Electronic timepiece with electroacoustic transducer
JPS6029100A (ja) パルス歪修正装置
US4323729A (en) Circuit arrangement for the control of a crypto operation in the case of procedure-controlled semi-duplex data transmission systems
JPS5926159B2 (ja) 遠隔制御受信機
JP2927236B2 (ja) 誤差自動修正機能付き時計ユニット
JPH05183455A (ja) 干渉波防止付き受信装置
JPH0248994B2 (ja) Shingohoseisochi
KR100421849B1 (ko) 주프로세서의디지털신호프로세서운용방법
JPS637918Y2 (ja)
JPS5841709B2 (ja) コウソクドウサノ チヨクリユウクランプカイロソウチ
JPH0898263A (ja) 遠方監視制御装置および時刻同期装置
JP3786045B2 (ja) 自火報受信機用制御中継器
JPS5814997B2 (ja) デジタル電子時計の時刻修正装置
KR100585639B1 (ko) 음성인식에 의한 원격 제어 방법
JPS5941342B2 (ja) 単点歪防止方式
JP2634702B2 (ja) リモートコントロール送信回路
JPH0115231Y2 (ja)
JPS61269425A (ja) フレ−ムカウンタ回路制御方式
JPH04188931A (ja) ラインドライバ回路
JPH08212621A (ja) タイマー装置
JPH0420483B2 (ja)
JPH04345343A (ja) パルス信号中継歪補正回路
JPS63202128A (ja) カウンタ−制御回路
JPH021677A (ja) 選択回路
JPH0374540B2 (ja)