JPH0248994B2 - Shingohoseisochi - Google Patents

Shingohoseisochi

Info

Publication number
JPH0248994B2
JPH0248994B2 JP6585582A JP6585582A JPH0248994B2 JP H0248994 B2 JPH0248994 B2 JP H0248994B2 JP 6585582 A JP6585582 A JP 6585582A JP 6585582 A JP6585582 A JP 6585582A JP H0248994 B2 JPH0248994 B2 JP H0248994B2
Authority
JP
Japan
Prior art keywords
circuit
data
correction
burst length
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6585582A
Other languages
English (en)
Other versions
JPS58182113A (ja
Inventor
Hiroshi Sugano
Takeshi Oonishi
Sadanobu Ishida
Masayuki Ishida
Shigeyuki Kawarabayashi
Tooru Inoe
Yasuo Sugyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6585582A priority Critical patent/JPH0248994B2/ja
Publication of JPS58182113A publication Critical patent/JPS58182113A/ja
Publication of JPH0248994B2 publication Critical patent/JPH0248994B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/24Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Description

【発明の詳細な説明】 本発明は信号補正装置に係り、特にPCM
(Pulse Code Modulation−パルス符号変調)オ
ーデイオ信号等のデイジタル信号の復号における
信号補正装置に関するものである。
一般に、PCM記録再生装置の復号回路におい
て、誤りが訂正できなかつたデータを補正する信
号補正装置は不可欠なものとされている。
従来、この種の信号補正装置としては第1図に
示されるものが知られている。第1図は従来の信
号補正装置を示すブロツク構成図である。第1図
において、2は再生データ1を入力し、復号デー
タ3とフラグ4とを出力する復号回路()、5
は復号回路()2の出力を入力し、デインター
リーブを施し、復号データ6とフラグ7とを出力
するデインターリーブ回路、8はデインターリー
ブ回路5の出力を入力し、復号データ9とフラグ
10とミユーテイング指令信号11とを出力する
復号回路()、12は復号回路()8の出力
を入力し、補正データ13を出力する補正回路で
ある。
次に、上記第1図の動作について説明する。誤
りを含んだ再生データ1を復号回路()2で復
号し、誤りの訂正と検出を行ない、復号データ3
と誤りを検出したデータにフラグ4を付加して出
力する。デインターリーブ回路5では復号回路
()2の出力にデインターリーブを施し、復号
データ6とフラグ7とを出力する。デインターリ
ーブ回路5の出力を復号回路()8で復号し、
誤りの訂正と検出を行ない、復号データ9と、訂
正できなかつた誤りを検出したデータに付加する
フラグ10と、訂正できなかつた誤りを検出した
データが、あらかじめ設定された値より多くなつ
た時にミユーテイング指令信号11とを出力す
る。補正回路12では、フラグ10の付加された
復号データ9を、直前の復号データと直後の復号
データにフラグが付加されていない場合は、前後
の復号データの平均値と置き換える補正をなし、
直後の復号データにフラグが付加されている場合
は、直前の補正データと置き換える補正をなし、
また、ミユーテイング指令信号11を入力した場
合は、復号データを0に置き換える補正をする。
上記復号データ及び補正データの実例を、第2
図及び第3図に示す。第2図aは復号データがす
べて正しい場合、第2図bはフラグの付加された
復号データを含む場合、第2図cはフラグの付加
された復号データと誤りを検出できなかつた復号
データを含む場合における、それぞれのレベルと
時間Tとの関係を示す特性図でる。この特性図
中、〇…正しいデータ、×…検出された誤りデー
タ、△…見逃した誤りデータをそれぞれ表示す
る。上述のように、再生データの誤り率が高い場
合は、デインターリーブの遅延量よりも長いバー
スト誤りなどが発生すると容易に起り得るもので
ある。また、第3図aは正しい補正データの信号
波形図、第3図bは再生データの誤り率が高い場
合の補正データの信号波形図、第3図cは再生デ
ータにミユーテイングを掛けた場合の補正データ
の信号波形図をしている。
従来の信号補正装置は以上のように構成されて
いるので、長いバースト誤りなどが発生すると、
誤りを検出できない復号データが多くなり、ま
た、誤りを検出できなかつた場合や正しい復号デ
ータが少ない場合には、上記第3図bに示すよう
に、比較的に周波数の高いパルス状の雑音を多く
発生し、聴感覚上雑音を感じ易いなどの欠点があ
つた。
本発明は上記のような従来のものの欠点を除去
するためになされたもので、再生データの復号回
路で誤りが訂正できなかつたデータを補正する信
号補正装置において、前記再生データのバースト
長を検出するバースト長検出回路と、該バースト
長検出回路により検出されたバースト長に応じ
て、補正回路に適正な補正を与えるフラグ又はミ
ユーテイング指令信号を選択的に切換え制御し得
る制御回路と、を備えてなる構成を有し、誤りを
検出できない場合の雑音発生を軽減し、聴感覚上
雑音を感じにくくする信号補正装置を提供するこ
とを目的としている。
以下、本発明の一実施例を図について説明す
る。第4図は本発明の一実施例である信号補正装
置を示すブロツク構成図であつて、第1図と同等
部分は同一符号を用いて表示してある。第4図に
おいて、2は第1図の復号回路()2に加え
て、検出した誤りすべてにフラグ20を出力する
復号回路()、8は第1図の復号回路()8
に加えて、符号ブロツクのブロツククロツク24
を出力する復号回路()、5は第1図のデイン
ターリーブ回路5と同様の回路、12は制御回路
23の出力を入力する他は、1図の補正回路12
と同様の回路である。21はフラグ20を入力と
し、バースト長データ22を出力するバースト長
検出回路、23はフラグ10とミユーテイング指
令信号11とブロツククロロツク24とを入力と
し、フラグ25とミユーテイング指令信号26と
を出力する制御回路である。
第5図は、上記第4図にあるバースト長検出回
路21と制御回路23との具体的な内部構成例を
示すブロツク構成図である。第5図において、2
7はフラグ20を入力とし、フラグ有りパルス2
9を出力とするフラグ有り検出回路、28はフラ
グ20を入力とし、フラグ無しパルス30を出力
とするフラグ無し検出回路、31はフラグ有りパ
ルス29をカウントクロツク入力とし、フラグ無
しパルス30をリセツト入力とし、バースト長デ
ータ22を出力とするカウンタ回路、32はバー
スト長データ33を出力とする遅延回路、34は
ブロツククロツク24をラツチクロツク入力と
し、バースト長データ33を入力とし、ラツチ出
力としてのバースト長データ35を出力するラツ
チ回路、38は定数36,37を出力とする定数
発生回路、39はラツチ出力としてのバースト長
データ35と定数36とを入力とし、コンパレー
タ出力41を出力するデイジタルコンパレータ回
路、40はラツチ出力としてのバースト長データ
35と定数37とを入力とし、コンパレータ出力
42を出力するデイジタルコンパレータ回路、4
3はフラグ10とコンパレータ出力41とを入力
とし、出力としてフラグ25を出力するゲート回
路、44はミユーテイング指令信号11とコンパ
レータ出力42とを入力とし、出力としてミユー
テイング指令信号26を出力するゲート回路であ
る。
次に、上記第4図及び第5図の動作について説
明する。まず、第4図の信号補正装置で、再生デ
ータ1にバースト誤りを含まない場合には、制御
回路23は入力したフラグ10とミユーテイング
指令信号11を、そのままフラグ25とミユーテ
イング指令信号26として出力する。しかして、
あらかじめ設定された長さ以上のバースト誤りを
バースト長検出回路21が検出した場合には、対
応するデータが補正回路12に入る期間、制御回
路23は符号ブロツク単位のフラグ25を出力
し、バースト長がそれ以下の場合には、バースト
誤りを含まない場合と同じ動作をする。そして、
さらに長い値にあらかじめ設定された他の一つの
上記長さ以上のバースト誤りを、バースト長検出
回路21が検出した場合には、対応するデータが
補正回路12に入る期間、制御回路23はミユー
テイング指令信号26を出力する。次いで、第5
図において、誤り検出したフラグ20が存在する
場合、フラグ有りパルス29がカウンタ回路31
でカウントされ、フラグ20が無い場合、フラグ
無しパルス30によりカウンタ回路31がリセツ
トされ、カウンタ回路31のカウンタ出力がバー
スト長データ22となる。遅延回路32は、第4
図に示すデインターリーブ回路5と復号回路
()8によつて生ずるデータの遅れに対し、同
期をとるための回路であり、同期のとれたバース
ト長データ33を出力する。このバースト長デー
タ33をラツチ回路34でブロツク周期ごとにラ
ツチして、符号ブロツク単位のバースト長データ
35を出力する。定数発生回路38は上記の補正
切換えをするバースト長を設定するもので、1デ
ータ単位の補正とブロツク単位の補正とを切換え
る閾値36と、閾値36より大きくブロツク単位
の補正とミユーテイングによる補正とを切換える
閾値37とを発生する。コンパレータ出力41
は、閾値36よりバースト長データ35が大きい
ときデイジタルコンパレータ回路39から出力さ
れ、この時ゲート回路43から符号ブロツク単位
のフラグ25が出力される。コンパレータ出力4
2は、閾値37よりバースト長データ35が大き
いときデイジタルコンパレータ回路40から出力
され、この時ゲート回路44からミユーテイング
指令信号26が出力される。
従つて、バースト長が制御回路23のデイジタ
ルコンパレータ回路39,40で3段階に分類さ
れ、閾値36以下の場合は復号回路()8が発
生するフラグによる補正となり、閾値36より大
きく閾値37以下の場合はブロツク単位の補正と
なり、閾値37より大きい場合はミユーテイング
指令信号を付号する補正となる。
第6図は補正回路12よりの補正データ13の
実例につき、本発明と従来例とを比較表示した信
号波形図である。第6図aは正しい補正データの
信号波形図、第6図bは第1図に示す従来の信号
補正装置による正データの信号波形図、第6図d
は第4図に示す本発明の信号補正装置による補正
データの信号波形図、第6図cは再生データにミ
ユーテイングを掛けた場合の補正データの信号波
形図である。上記第6図bでは、検出できなかつ
た誤りと少ない正しいデータのために、聴感覚上
雑音を感じ易い、比較的に高い周波数成分を持つ
パルス状の雑音が多数存在するが、第6図dで
は、検出できなかつた誤りによる雑音発生がほと
んどなく、雑音の周波数成分が比較的に低いため
に、聴感覚上雑音を感じにくいことが明示されて
いる。
なお、上記実施例では2重復号回路における場
合について説明したが、復号回路は1つのもの等
でも良く、上記実施例と同様の効果を奏する。ま
た、上記実施例では復号回路のフラグによりバー
スト長を検出した場合について示したが、これは
再生信号のレベル等から直接検出しても良く、上
記実施例と同様の効果を奏する。
以上のように、本発明に係る信号補正装置によ
れば、再生データのバースト長を検出するバース
ト長検出回路と、このバースト長検出回路により
検出されたバースト長に応じて、補正回路に適正
な補正を与えるフラグ又はミユーテイング指令信
号を選択的に切換え制御し得る制御回路と、を備
えてなる構成としたので、バースト誤りに対し
て、誤りの見逃し等による雑音を極力軽減でき、
聴感覚上雑音を感じにくい補正を容易に、かつ、
確実に行なうことができるという優れた効果を奏
するものである。
【図面の簡単な説明】
第1図は従来の信号補正装置を示すブロツク構
成図、第2図a,b,cは第1図の信号補正装置
の復号データにおけるレベルと時間との関係を示
す各種特性図、第3図a,b,cは第1図の信号
補正装置の補正データを示す各種信号波形図、第
4図は本発明の一実施例である信号補正装置を示
すブロツク構成図、第5図は第4図にあるバース
ト長検出回路と制御回路との具体的な内部構成例
を示すブロツク構成図、第6図a,b,cは補正
データの実例につき、本発明と従来例とを比較表
示した各種信号波形図である。 2……復号回路()、5……デインターリー
ブ回路、8……復号回路()、12……補正回
路、21……バースト長検出回路、23……制御
回路、27……フラグ有り検出回路、28……フ
ラグ無し検出回路、31……カウンタ回路、32
……遅延回路、34……ラツチ回路、38……定
数発生回路、39,40……デイジタルコンパレ
ータ回路、43,44……ゲート回路、なお、図
中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 再生データの復号回路で誤りが訂正できなか
    つたデータを補正する信号補正装置において、前
    記再生データのバースト長を検出するバースト長
    検出回路と、該バースト長検出回路により検出さ
    れたバースト長を短い順に第1、第2、第3の段
    階に分類し、第2の段階の場合は前記復号回路が
    補正回路に補正を与えるフラグに、バースト部分
    に相当する符号ブロツクすべてのフラグを付加
    し、第3の段階の場合はミユーテイング指令信号
    を付加し得る制御回路と、を備えてなる構成とし
    たことを特徴とする信号補正装置。
JP6585582A 1982-04-20 1982-04-20 Shingohoseisochi Expired - Lifetime JPH0248994B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6585582A JPH0248994B2 (ja) 1982-04-20 1982-04-20 Shingohoseisochi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6585582A JPH0248994B2 (ja) 1982-04-20 1982-04-20 Shingohoseisochi

Publications (2)

Publication Number Publication Date
JPS58182113A JPS58182113A (ja) 1983-10-25
JPH0248994B2 true JPH0248994B2 (ja) 1990-10-26

Family

ID=13299039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6585582A Expired - Lifetime JPH0248994B2 (ja) 1982-04-20 1982-04-20 Shingohoseisochi

Country Status (1)

Country Link
JP (1) JPH0248994B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136425A (ja) * 1983-12-24 1985-07-19 Matsushita Electric Ind Co Ltd 符復号方法
NL8402411A (nl) * 1984-08-02 1986-03-03 Philips Nv Inrichting voor het korrigeren en maskeren van fouten in een informatiestroom, en weergeeftoestel voor het weergeven van beeld en/of geluid voorzien van zo een inrichting.
JPS61110380A (ja) * 1984-11-02 1986-05-28 Hitachi Ltd 音声信号記録再生装置
JPS6269861U (ja) * 1985-10-19 1987-05-01
JPH02246634A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 音声データの前値ホールド補正回路

Also Published As

Publication number Publication date
JPS58182113A (ja) 1983-10-25

Similar Documents

Publication Publication Date Title
KR910002980B1 (ko) 이득 제어 장치
US4497055A (en) Data error concealing method and apparatus
US4309726A (en) Muting circuit in a PCM recording and reproducing apparatus
EP0048152B1 (en) A pcm signal processor
JP2621614B2 (ja) 符号誤り検出回路
US4380071A (en) Method and apparatus for preventing errors in PCM signal processing apparatus
JPS5938912A (ja) Pcmオ−デイオエラ−補正回路
JPH0248994B2 (ja) Shingohoseisochi
JPH06350540A (ja) デジタルオーディオ信号のエラー補償方法
JPH0544116B2 (ja)
JPS6330707B2 (ja)
JPS6052964A (ja) 誤り訂正方法
JPS59167145A (ja) 誤り訂正方式
KR930015380A (ko) 압축 데이타 전송 에러 정정 방법
JP3067309B2 (ja) 雑音除去装置
JPH02141135A (ja) Pcmデコーダのミューティング装置
JPS6159668A (ja) ミユ−テイング制御装置
JPH07230672A (ja) 記録媒体へのデータ記録方法とその装置
KR19980077476A (ko) Dvd용 블럭 동기문자 신호 생성장치 및 그 제어방법
JP2643805B2 (ja) 音声データ補正回路
KR870000672B1 (ko) 디지탈-오디오테이프레코더의 뮤팅용 곱셈회로
KR0160603B1 (ko) 오류발생형태 적응형 오류정정장치
JPH04360422A (ja) 復号化方法
JPS62245808A (ja) 信号しや断回路
JPS61198469A (ja) 音響信号のミユ−テイング制御方式