JPS60263576A - 画像信号補正方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、印刷製版用スキャナーや、ファクシミリ等
の画像走査記録装置において、記録画像を鮮鋭化したり
平滑化したりして画像の補正を行うための画像信号補正
方法に関する。

（捉゛来の技術） 先ず、第６図を参照して、この発明が適用出来る従来の
画像走査記録装置の一例を簡単に説明する。

第６図はこの画像走査記録装置の原画の読取り系及び記
録系の構成を示す。

この図において、８１は記録及び読取兼用のＡｒレーザ
光源で、ランダム偏光している光ビームを発する。この
レーザ光源８１からの光ビームをビームスプリッタ３２
で６偏光の記録ビームＢ１とｐ偏光の読取ビームＢＺと
に一部分離し、記録ビームＢ１を光変調器３３に通した
後、読取ビームＢ２とハーフミラ−３４で合成して走査
用光学系であるガルバノミラ−３５に送り、このガルバ
ノミラ°−８５で一次元走査光に変換し、次の光束分割
系３６に入射させる。ここで再び記録ビームＢ１と読取
ビームＢ２とに分割され、記録ビームＢ１は記録装置３
７に送られて記録材料に記録を行なう。

一方、読取ビームＢ２は原稿３８に向い、走査ビームと
して作用してこの原稿８８の面を走査する。

この走査方法を主、走査方向とする。

原稿３８は適当な送り手段によって主走査方向と直交す
る矢印で示す方向に搬送される。この原稿の搬送方向を
副走査方向とする。

従って、走査ビームは原稿３８の原画を主及び副走査方
向に４次元的に走査することになる。この走査により、
走査ビームの反射光又は透過光を受光するように構成配
置した光ファイバ８９及び光電変換素子４０を含む受光
系によって画像信号を得、これを増幅器４１で増幅して
制御回路５０に供給する。

一方、光束分割系３６では読取ビームＢ２の一部分を取
り出して格子４２に送り；こＱ１格゛子′佃を走査して
経てきた光を光重変換器４８で電気信号に変換し、さら
に増幅器４４で増幅して原稿走査に同期した格子信号を
取り出し、この格子信号を制御回路５０内のＩ１０イン
ターフェース５１に供給する構成となっている。

このＩ１０インターフェース５１は格子信号を基準とし
てクロック信号を発生し、このクロック信号をガルバノ
ミラ−３５の駆動回路４５に供給すると共に、制御回路
５０内の第一信号処理回路５２、ラインメモリ装置５３
、第二信号処理回路５４及び網点画像形成装置５５に供
給する。尚、インターフェース５１及びこれら各回路５
１〜５５はパスライン５６を経て中央処理装置５７に接
続されていて、この中央処理装置５７からの指令によっ
て各種の制御が行われるように構成されている。

制御回路５０に供給された画像信号は、第一信号処理回
路５２でＡ／Ｄ変換、階調変換、シェーディング補正を
行なった後、ラインメモリ装置５３に記憶させる。との
ラインメモリ装置５３から読出した画像信号を後述する
方法を用いて第二信号処理回路５４で画像の鮮鋭度の補
正を行なった後、網点画像形成装置５５に導いて網点画
像信号を形成し、この網点画像信号を光変調器用ドライ
バ４６に供給する。この網点画像信号に応答して光変調
器用ドライバ４６から光変調器８３に変調信号を与えて
レーザ光源８１からの記録ビームＢ１を変調し、よって
鮮鋭度の補正された画像情報を記録装置３７における記
録材料に記録させることが出来る。

ところで、このような画像走査記録装置において行なわ
れている鮮鋭度の補正方法は、ラインメモリ装置５３及
び第二信号処理回路５４によって行なっており、二次元
に配列された画像信号に対し補正対称となる画素を中心
とした所定のｎ行ｎ列の画素マトリックス領域（以下、
「ウィンド」という）。を設定し、このウィンド内の中
心位置の画素情報に対する補正量Ｓを、例えば、Ｓｗｎ
　ａｍｍ−（ａｌｌ＋ａ１２− ＋ａｌｎ＋ａ２１＋・・・＋ａｎｎ）　（１）但し、ｍ
＝（ｎ＋１）／２ ａｍｍ　：中心画素の画像情報 ａｌｉ−ａｎｎ：ウィンド内各画素の画素情報 の式によって算出している。

その算出に当っては、ウィンド内のｎｘｎ画素の画像情
報ａｌｌ〜ａｎｎの全てを、一旦、ラインメモリ装置５
８内のラインメモリに記憶させてから、これら画像情報
を順次に読出して、先ず（１）式０式％） を算出し、続いて（１１式に基づいてコンピュータ処理
により補正量Ｓをめて、この補正量Ｓにより原画像の中
心画素信号の補正を行なっている。

（発明が解決しようとする問題点） しかしながら、周知のように、原稿を二次元走査して得
られた画像信号は時系列的に配列されているため、この
従来の方法では、設定したウィンド内の全てのラインに
ついて、対応する各ラインメモリに順次書込みが完了す
るまでは、（ａｌｌ　＋　ａ１２　＋−＋　ａｉｎ　＋
　ａ２１　＋ｔ−ａｎｎ　）の演算が不可能である。し
かも、ラインメモリに書込みを行なうと同時にこのライ
ンメモリから読出しを行なうことが出来ず、これがため
、前述した従来方法のよ、うに、ウィンド内の全ての画
素の画像情報をラインメモリに書込んだ後に（１）式の
演算処理を行なう方法では、その演算処理に長時間を要
してしまい、高速画像処理を達成することが出来ないと
いう欠点があった。

（問題点を解決するための手段） この発明は、原画を走査して得られた画像信号に対し、
ｎｘｎ画素マトリックス（但し、ｎは奇数）のウィンド
を設定し、該ウィンドの中心位置の画素情報ａｍｍ　Ｋ
対する補正−を、ウィンド内のａｍｍを補正するように
した画像信号の補正方法において、 前記ウィンド内の同一列上に並ぶ各ラインの画素の画像
情報を、各列毎に加算して得られろ順次の加算値の最新
の加算値から、その加算値から数えて（ｎ＋１）回前に
加算して得られた加算値を減算し、 この減算値を加算器を介しラッチ回路に導いてラッチし
、 このラッチ値を該加算器に帰還させて前記減算値に順次
加算することにより前記ウィンド内の全画素の画像情報
に関連した加算値を得て、前記ラッチ回路のラッチ値を
この加算値に対応させ、この加算値を用いて前記所定の
算出式により前記補正量Ｓをめることを特徴とする。

（実施例の説明） 以下、図面を参照して、この発明の実施例につき説明す
る。

第１図（Ａｉはこの発明の詳細な説明するためのブロッ
ク線図であり−、第６図の画像走査記録装置におけるラ
インメモリ装置５３及び第二信号処理回路５４の部分に
相当する。

今、二次元に配列された画像信号に対し補正対象となる
画素を中心に有するｎ行ｎ列の画素マトリックスからな
るウィンドを設定する場合につき説明する。尚、この場
合、ｎは奇数とし、列方向が主走査方向に対応しかつラ
イン方向であり、行方向が副走査方向に対応しかつライ
ン方向であり、行方向が副走査方向に対応しかつライン
の個数に対応する。

１は、データ信号入力端子で、この端子ｌには原稿３７
等の画像を二次元走査して得られた画像信号に対してＡ
／Ｄ変換、階調変換、シェーディング補正を行なって得
られた信号が供給される。

２ａ〜２ｐはそれぞれラインメモリ３とマルチプレクサ
４とからなるＰ個のラインメモリ装置であって、その個
数Ｐ個は設定が予定される最大ウィンドサイズにおける
最大ライン数Ｎより一個多い数に設定しである。

５は格子信号を基準にして発生させたクロック信号によ
り制御される制御部で、ラインメモリ装置２ａ〜２ｐの
制御をこの制御部５、からの書込み／読出し選択信号、
書込み信号、読出し信号等の各種の制御信号で行なう。

この制御信号により、所望の最大ウィンドサイズを得る
に必要なＰ個（Ｐ〉ｎ、ｎは奇数）のラインメモリ装置
２　ａ　＝　２　ｐのうちの１個を循環的に順次書込み
用に用す残りの全部を読出しに用いる。

しかして書込み中のラインメモリ装置の直前に書込みが
終ったラインメモリ装置を含め書込み順序とは逆の順序
に数えて、設定しようとするウィンドサイズにおけるラ
イン数ｎに対応した数ｎのラインメモリ装置の読出し画
素情報を順次−斉に、加算器に導くようにすれば、ライ
ンメモリ装置の書込み及び読出し処理を同時に並行して
行なうことが出来るので゛、リアルタイムでこれらの処
理を行なうことが可能となる。

６ａ〜６ｐは、これらのラインメモリ装置２ａ〜２ｐの
読出し画素情報を、所望のウィンドサイズにおけるライ
ン数ｎに対応して選択的にｎ個のラインメモリ装置の出
力を加算器７に導くだめのＰ個のゲート回路である。す
なわち、これらのゲート回路６ａ〜６ｐ中、設定しよう
とするウィンドサイズのライン数ｎに対応して、書込み
中のラインメモリ装置の直前に書込みの終ったラインメ
モリ装置から、書込み順序とは逆順序に数えてｎ回前に
書込まれたラインメモリ装置までのｎ個のラインメモリ
装置の読出し画素情報を、加算器７に導くｎ個のゲート
回路を一斉に選択的に導通させるように、それらのゲー
ト回路を制御部５から制御信号により制御する。

このようにして、選択されたｎ個のラインメモリ装置か
らの画素情報は上述のようにゲート回路６ａ〜６ｐの選
択により設定されたサイズのウィンドにおける、ｎＸｎ
画素情報の画素マトリックスの列方向（副走査方向）に
並ぶ画素情報ごとに加算器４により加算され、この加算
は、行方向（主走査方向）の画素列について順次針ｎ回
行なう。

第１図（Ｂｌは、書込みラインメモリを選択するための
°書込みライン選択信号、ゲート回路６ａ〜６ｐを選択
的に一斉に導通させるためのゲート信号、ウィンドの中
心行に相当するラインメモリ出力を選択的に取り出すよ
うにマルチプレクサ１４を制御するための一中心行選択
信号、並びに各ラインメモリ装置２ａ〜２ｐにおける各
マルチプレクサ１４を制御するための書込みアドレス信
号及び読出しアドレス信号のそれぞれを得るための制御
部５内における要部の構成例を示すブロック線図である
。

同図において、２４はラインブロックパルスを計数する
Ｐ進、例えば１２進のラインカウンタで、ラインメモリ
装置２　ａ　＝　２　ｐに、循環的に順次ｌライフ分の
画像信号を書込む毎に＋１または一１歩進した計数値を
発生する。この計数値を第一デフ−４２５に加えること
により、後記する第１表に例示したように、その計数値
に対応して順次のラインメモリ装置２　ａ　＝　２　ｐ
の１つを、順次循環的に書込みメモリとして選択する書
込みライン選択信号を得る。

また同時に前記ラインカウンタ２４の計数値を第二デコ
ーダ２６に、ウィンドサイズ指定信号とともに加えるこ
とに、よって、後記する第二表ないし第５表に例示した
ように、指定のｎＸｎ画素のウィンドサイズに対応する
ｎ個のゲート回路を計数値に応じて選択的に同時に導通
させるためのゲート信号と、これらのゲート信号によっ
て導通するゲート回路に導かれる各ラインメモリ装置の
出力中の、前記指定のウィンドサイズにおける中心行の
画素情報を取り出すための中心行選択信号とを得るよう
にしている。

なお、ｚ７は読出しアドレスカウンタ、２８は書込みア
ドレスカウンタで、読出しクロック信号および書込みク
ロック信号を１画素のデータ読出し終了毎、あるいは１
画素のデータ書込み終了毎に出力アドレスを＋１または
−１にし］て、読出しアドレス及び書込みアドレスを出
力するようＶＣ４Ｉ！成されており、■ラインの読出し
終了毎及び書込み終了毎にそれぞれ初期値にリセットさ
れる。

読出しアドレスカウンタ２７及び書込みアドレス・カウ
ンタ２８からの読出しアドレス信号及び書込みアドレス
信号は、各メモリ装置２ａ＝２ｐに共通に供給し、前記
書込みライン選択の信号によって選択されたラインメモ
リ装置のみ、その書込みアドレス信号を用いて、入力す
る画像信号の記憶が行なわれ、選択されなかった残余の
ラインメモリ装置は、読出しアドレス信号により記憶値
が読出されるようになっている。

また第１図（Ａ）において、加算器７の入力側には各ラ
インメモリ装置２　ａ　＝　２　ｐの出力側との間に、
図示のように、除算器８ａ〜８ｐを介挿し、加算器７に
入力するディジタル化された画像情報を適当な除数によ
って、除算することにより、画像情報を表わすディジタ
ル化信号の下位ビットを除去し、もって、ノイズの影響
による下位ビットの変動が加算値に影響しないようにし
ている。

加算器７によって加算されたウィンド内の副走査方向に
一列に並ぶｎ個の画素の画像情報の各判別の加算値Ｖを
ウィンドの主走査方向の画素数に対応して設けたＰ段の
レジスタ、すなわち、この実施例では最大ウィンドにお
ける主走査方向の画素数Ｎを１１に設定し、Ｐ＝１１＋
１の１２段Ｖ、１−Ｖ１２から成る゛第一シフトレジス
タ９に前記加算Ｈ７の出力を導いて順次記憶する。

１０ａ〜ｌＯｄは、設定したいウィンドのｎｘｎ画素マ
トリックスのサイズによって決まる（ｎ＋ｔ）段目のレ
ジスタを選択して出力を取り出すためのマルチプレクサ
である。この実施例では、これらマルチプレクサ１０ａ
〜１０ｄを外部から選択作動させることによって、５Ｘ
５．７ｘ７．．９ｘ９．１１　Ｘ　１１の各ウィンドの
設定に対応する６番目、８番目、１０番目、１２番目＋
７）　ｖジスタｖ６、ｖ８、ＶＩＯ１Ｖ１２の記憶値■
１を選択して読出すように構成しである。この例では４
個のマルチプレクサを設けているがウィンドのサイズに
応じてさらに多く設けても良い。ウィンドの設定に関連
してそれらのマルチプレクサ１０ａ＝１０ｄのいずれか
を介して取り出された記憶値ｖ１を減算ｆｉｌｌに供給
する。

一方、この第一レジスタ９の第一段目のレジスタｖ１に
記憶された最新の記憶値ｖｌを減算器１１に供給し、こ
こでこの記憶値ｖ１から（ｎ　＋　１’　）段目の記憶
値ｖ１を減算して減算値Ｖを算出する。

この減算値Ｖを加算器に入力し加算することにより、リ
アルタイムで任意所望のサイズに設定したウィンド内の
全画素情報を加算した累積加算値をめることが出来る。

すなわち、この減算器１１の出力Ｖを、加算器１２に導
き、ラッチ回路１３によってラッチされている前回の累
積加算値に相当するラッチ値Σを、前段の加算ｆｉ１２
に戻して供給し、この加算器１２において減算値Ｖとそ
のラッチ値Σとを加算することにより、前記ウィンド以
内の全画素情報の加算値がめられる。

そしてこの加算値が新たなΣとしてラッチ回路１３にラ
ッチされる。

一方、マルチプレクサ１４は、制御部ぎからの制御信号
により制御されて、各ラインメモリ装置２ａ＝２ｐの読
出し信号中のウィンド内における中心のラインの中心位
置の画素の画像情報ａｍｍを、ウィンドのライン方向の
移動とともに順次に抜き出して、少なくとも（Ｐ／２＋
Ｍ）段（Ｍは抜き出した画素情報を用いて得た補正値を
、その画素情報の補正値として功口減算器に加える回路
中に挿入されるラッチ段数）、例えば、この実施例では
９段のレジスタＭｌ−Ｍ９から成るシフトレジスタ１５
に供給する。

１６ａ”１８ｄは設定すべきウィンドの大きさに応じて
外部のプロセッサからの指令によって選択動作出来るマ
ルチプレクサで、シフトレジスタ１５の（ｎ＋１）／２
段目、この例では、８段目以降の各段のレジスタの出力
を、５×５．７Ｘ７．９×９のウィンドの設定に対応し
て、レジスタＭ３〜Ｍ６のそれぞれから選択して取り出
す。このようにして取り出された画像情報ａｍｍはウィ
ンドの中心画素の情報であり、この中心画素の画像情報
ａｍｍを用いて前述した（１）式の補正量Ｓを算・出す
るに当り、ウィンド内の画素数がｎＸｎであることを考
慮して、乗算器１７においてこの画像情報ａｍｍＫｎ”
を乗算し、とのｎ”　ｘ’　ａｍｍをラッチ回路１８に
送る。

次に、上述したラッチ回路１３とこのラッチ回路１８と
の信号Σとｎ２ｘ　ａｍｍとを加算Ｆｉ１９で加算して
（実際にはｎ２ｘ　ａｍｍ−Σの演算を行なう）補正量
Ｓを得る。

この補正量Ｓをラッチ回路２０を介してプリセット可能
なテーブルランダムアクセス・メモリ（以下「ＲＡ　Ｍ
ｌという。）２１に供給する。テーブルＲＡＭ２１は、
周知のように入力信号をアドレス信号にして、そのアド
レスに対応した値に入力信号を変換して出力するように
なっている。入力値すなわち、前述のようにして得た補
正量Ｓに対し、その補正量Ｓに対するアドレスの記憶値
を、補正量Ｓの値ＫＱ応し、かつ線形もしくは非線形で
、かつ前述した除算による影響の補償を考慮した補正係
数ｋを前記補正量Ｓに乗じた補正値Ｓｋに変換して出力
するようにプリセットしておく。

そのため、入力される補正量Ｓのそれぞれに対応して設
定される補正係数には、図示していないプロセッサによ
って、予めプリセットし得るようになっている。よって
、補正量ＳをこのテーブルＲＡＭ２１に入力すると、こ
の補正量Ｓに対応して所望の特性で変化し、かつ除算に
よる影響を補償し得る補正値Ｓｋをリアルタイムで出力
させることが出来、しかも補正値Ｓｋの演算を高速に行
なうことが出来る。

このテーブルＲＡＭ２１からの補正値Ｓｋを、ラッチ回
路２２を経て、画像のエッヂ部を鮮鋭化又は平滑化する
ための加減算器２３に供給する。

一方、この加減算器２３にはシフトレジスタ１５の第６
〜９段目Ｍ６〜Ｍ９中の該加減算器２８で前述のように
して得た補正値Ｓｋとタイミング一致する段から中心画
像情報ａｍｍを選択して供給する。

この実施例では、乗算６１７から得たウィンド中心位置
の画素情報ａｍｍは、補正値の算出に用いられて加減算
器２３に達する捷でには１８、ｚＯ１２２の３つのラッ
チ回路によりラッチされるので、そのラッチ回路段数だ
け、加減算器に導かれる被補正の画素情報ａｍｍを遅延
させる必要がある。そこでウィンドサイズに対応して前
記のようなタイミングでそのウィンドの中心画素情報ａ
ｍｍを選択的に取り出し得るように、第二シフトレジス
タ１５を（Ｐ／２　＋　ａ　）段、例えば図示のように
９段に構成する。そして、任意に設定されるウィンドサ
イズのｎＸｎ画素マトリックスに対応して（ｒ、　＋　
１）／２千３番目以降のレジスタＭ６〜Ｍ９に別のマル
チプレクサ２０ａ〜２０ｄを接続し、これらレジスタＭ
６〜Ｍ９のうちのウィンド内の中心画素の画像情報が記
憶された所望のレジスタ段の出力を、図示していないプ
ロセッサからの指令によって、選択的に取り出すように
構成する。

このようにして取り出した中心画像情報ａｍｍを加減算
１１２３に供給して前述した補正値Ｓｋとの加減算を行
なって画像の輪郭が任意に補正された画像信号を得る。

この場合、鮮鋭化又は平滑化かは外部のプロセッサから
の指令で切換えることが出来、加算すれば鮮鋭化し、減
算すれば平滑化することが出来る。

次に上記実施例における画像信号補正の動作を、第２図
〜第５図により詳細に説明する。

第２図はウィンドを５ｘ５画素マトリックスに固定設定
した場合の具体例を説明するための説明図である。この
場合のウィンド内の画素配列を第４図に示す。

この実施例では、説明の便宜のため、書込み中のライン
メモリ製雪からのラインを省略して示してあり、設定し
たウィンドの画素マトリックスの大きさに対応させて第
−及び第二シフトレジスタ９及び１５０段数を６段とし
かつウィンド切換用マルチプレクサを省略してあり、そ
の他の構成は第１図の場合と同様であるのでその詳細な
説明は省略する。

この例では、５ラインの信号をａ、ｂ、ｃ、ｄ、ｅで示
し、中心画像情報を３段目のＣとし、これを第二のシフ
トレジスタ１５へ入力させるように接続している。

第３図は第一のシフトレジスタ９の各段における記憶値
ｖ１の保持状態と、シフトレジスタ１５の各段における
中心画像情報Ｃの保持状態と、これら記憶値ｖ１及び中
心画像情報ｃＶｃ対するラッチ回路１３におけるラッチ
値Σの内容を表にして示した動作説明図である。

第３図に示すように、第一シフ）レジスタ９の一番目の
レジスタ■１には、加算器７からの最初の加算値が記憶
値■１として保存される時、第二シフトレジスタ１５の
一番目のレジスタＭＩＩＣは、三番目のラインの画像情
報Ｃ１が入力する。次に、第二回目の加算値が記憶値ｖ
２としてレジスタＶｌに記録されると同時に、第一回目
の”記憶値ｖｌは次のレジスタ■２にシフトする。同様
に、第二シフトレジスタ１５の一番目のレジスタＭ１の
記憶値Ｃ１も次のレジスタＭ２へとシフトし、新たにＭ
ｌのレジスタに三番目のラインの次の中心画像情報Ｃ２
が保存され、ラッチ値Σはｖｌとなる。

以下同様にして、順次に記憶され、第６回目の加算値を
記憶値ｖ６として得た時、両シフトｖジスタ９及び１５
の各レジスタの全部が記憶値を保存することとなり、ラ
ッチ値Σも正しい値を示して定常状態に達し、僅か５回
の演算時間で補正量Ｓを得ることが分る。

さらに、その補正量Ｓは、前述したように、テーブルＲ
ＡＭ２１によって線形又は□非線形の補正値Ｓｋに即時
に変換されるので、所望の鮮鋭度となるように画像のエ
ラ、ジ部を強調し若しくは平滑化する演算速度を従来の
この種の画像信号補正装置よりも著しく高速化すること
が出来る。

例えば、原画の画像に対するウィンド内の画素の画像情
報が第４図に示すような配列をしている場合には、その
中心位置の画素の画像情報はａ８３である。加算器７で
は縦方向に並ぶ画像情報毎の加算値（ａ’ｌｌ　＋　ａ
２１　＋　ａ３１　＋　ａ４１　＋　ａ５１）とか、（
ａ１２　＋ａ２Ｚ　＋　ａ３２　＋　ａ４２　＋　ａ５
２）とが１のように加算値■を順次に第一シフトレジス
タ９に送る。

従って、この場合の補正値Ｓｋは、 ５ｋ＝ｋ（２５ａ３３−（ａｌｌ＋ａ１２＋−＝＋　ａ
１５　＋　ａ２１　＋−・＋　ａ５５））　ｆ２１とな
り、補正された画像情報Ｘは Ｘ＝ａ３３＋Ｓｋ　（８） となり、以下第５図につき説明するように、補正される
。

第５図（Ａｌ−（Ｅ）は上述した補正の経過を説明する
ための波形図である。

第５図（Ａｌは補正しようとするエッヂ部を有する画像
信号ａｍｍを示し、第５図（Ｂ）はその画像信号ａｍｍ
に対する補正量Ｓに対し補正係数ｋ（この場合、ｋは１
未満の数とする）を乗じて得た補正値Ｓｋを示す。この
補正値Ｓｋを第５図（Ａ）に示すａｍｍに対して正極性
で加算すると、第５図（Ｄ）に示したような、エッヂ部
が鮮鋭化した波形となる。また、第５図（Ａ）の画像信
号ａｍｍに対し一第５図（Ｃ）に示す補正値Ｓｋを負極
性で加算すると、第５図（Ｅｌに示すように、エッヂ部
が平滑化された波形となる。

従って、このように補正されたディジタル化画像信号を
第６図につき説明した画像走査記録装置のＤ／Ａ変換器
を含む網点画像形成装置４・８に加え、そこで網点画像
信号に変換し、それにより得られた信号を光変調用ドラ
イバ５１に供給して記録用ンーザ３１からのＳ偏光を変
調することによって所望の鮮鋭度て補正した画像を記録
装置により記録することが出来る。

尚、テーブルＲＡＭ２１にプリセットする補正値Ｓｋを
算出する際、補正量Ｓに乗ぜられる補正係数には外部の
プロセツサにより容易かつ迅速に変更することが出来る
。またこの場合原稿画像の性質に応じ線形成いは非線形
に値の補正係数ｋを選択的に用いることが出来る。

尚、この発明は上述した実施例にのみ限定されるもので
はないこと明らかである。

又、この発明が適用出来る画像装置は第６図に示したタ
イプの装置に限定されるものではないことも明らかであ
る。

（発明の効果） 上述した説明からも明らかなように、この発明の方法に
よれば、各種の原画の補正に対処し得る最大のウィンド
のライン数に対応するラインメモリを用意し、所望のウ
ィンドの画素列数・■に関連して（ｎ　＋１　）個のラ
インメモリを循環的に用い、その一つに原画の画像情報
を記憶させて、その書込みモードのラインメモリを除く
ｎ個のラインメモリの出力を、同時に加算し、この加算
処理をライン方向に順次に行なって、これらの加算値を
順次にシフトレジスタに一旦記憶させ、その加算値を得
るために読出すラインメモリの個数を変えることによっ
て前記所望ウィンドサイズを設定し、要すればその切換
えをシフトレジスタの読出しレジスタ段とを連動させて
切換選択するように構成することによって、各種の画像
の補正に対応した大きさのウィンドを設定することが出
来ると共に、ウィンドの中心画素に対する画像情報の補
正演算をリアルタイムで行なうことが出来、従って、画
像信号の補正を従来よりも一層高速化することが出来る
。

さらに、このような高速処理を従来の装置とほぼ同規模
の装置によって容易に実施することが出来る。

第１表 第２表 第３表 第４表 第　５　表

【図面の簡単な説明】

第１図（Ａｌはこの発明の画像信号補正方法の一実施例
を説明するだめのブロック・線図、　−第１図ｆＢｌは
、第１図（Ａｌの実施例に用いる各種信号を得るだめの
制御部の構成の概略を示すブロック線図、 第２図はウィンドを５×５画素マトリックスと設定した
場合の画像信号補正方法を説明するだめの説明図、 第３図はこの発明の説明に供する説明図、第４図は５×
５画素マトリックスのライイド内での画素配列を示す線
図、 第５図はこの発明の方法による中心画像情報の補正の経
過を説明するだめの波形図、 第６図はこの発明を適用出来る両像走査記録装置の一例
を示す構成図である。 ■・・・データ信号入力端子 ２ａ＝２ｐ・・・ラインメモリ装置 ８・・・ラインメモリ ４　、１０ａ〜１０ｄ　、　１４　、１６ａ〜１６ｄ　
−マルチプレクサ５・・・制御部　６ａ〜６ｐ・・・ゲ
ート回路？　、　１２　、１９・・・加算器　８ａ〜８
ｐ・・除算器９・・・第一シフトレジスタ １０ａ〜１０ｄ　、　１４・・・マルチプレクサ１１・
・・減算器 １３　、１８　、２０　、２２・・・ラッチ回路１５・
・・第二シフトレジスタ １７・・・乗算６　２１・・・テーブルＲＡＭ２Ｂ・・
・加減算器２４・・・ラインカウンタｚ５・・・第一デ
コーダ　ｚ６・・・第二デコーダｚ７・・・読出しアド
レスカウンタ ２８・・・書込みアドレスカウンタ。 特許出願人　富士写真フィルム株式会社第１図 還＃柿号　ケート引ト４　選択イネ号 （［３） 唱１へみアトにス　９色出しアドレス 第３図 第５図 手続補正書 昭和６０年６月６日 特許庁長官　志賀　学　殿 ｌ事件の表示　昭和５８年特許願１１８８４４号２特許
の名称 画像信号補正方法 ３補正をする者 事件との関係　特許出願人 住所　神奈川県南足柄市中沼２１０番地名称（５２０）
富士写真フィルム株式会社代表者　大西　賞 ４代理人　〒１７０　箇（９８８）５５８３住所　東京
都豊島区東池袋１丁目２０番地５池袋ホワイトハウスビ
ル８０５号 明細書の発明の詳細な説明の欄及び図面の第６図 ７補正の内容　別紙の通り （１）、明細書、第４頁第７行「この走査方法」を１こ
の走査方向１と訂正する。 （２）、同、第６頁第１３行（補正対称」をｒ補正対象
」と訂正する。 （３）、同、第６頁第１５行「いう）。を設定し、」を
１いう）を設定し、１と訂正する。 （４）、同、第１４頁第１８行〜第２０行を下記の通り
訂正する。 ｒよび書込みクロック信号で１画素のデータ読出し終了
毎あるいは１画素のデータ書込み終了毎に出力アドレス
を＋１または−１だけ増減して、読出しアトｊ （５）、同、第１８頁第１１行ｒｌ［１ａ−１８ｄは」
をｆｌｅａ〜ｌｅｄはＪと訂正する。 （６）、同、第１８頁第１６行「９×９のウィンド」を
Ｆ９×９、ＩＩＸ　１１のウィンドＪと訂正する。 （７）、同、第２５頁第１９行「網点画像形成装置４８
」をｒ網点画像形成装置５５」と訂正する。 （８）、同、第２８頁第１行「ドライバ５１」をｒドラ
イバ４６」と訂正する。 （９）、同、第３０頁第３表を、次の通り訂正する。 第　８　！！ （１０）、図面第６図を添付した訂正図の通り訂正する
。

Claims (1)

1. 【特許請求の範囲】 Ｌ　原画を走査して得られた画像信号に対し、ｎ’Ｘｎ
   画素マトリックス（但し、ｎは奇数）のウィンドを設定
   し、該ウィンドの中心位置の画素情報ａｍｍに対する補
   正量Ｓを、ウィンド内の全画素情報に基づ込て所定の算
   出式により算出し、該補正量Ｓに応じて前記ウィンドの
   中上・画素の画像情報ａｍｍを補正するようにした画像
   信号の補正方法において、 前記ウィンド内の同一列上に並ぶ各ラインの画素の画像
   情報を、各列毎に加算して得られる順次の加算値の最新
   の加算値から、その加算値から数えて（ｎ＋１）回前に
   加算して得られた加算値を減算し、 この減算値を加算器を介しラッチ回路に導いてラッチし
   、 このラッチ値を該加算器に帰還させて前記減算値に順次
   加算することにより前記ウィンド内の全画素の画像情報
   に関連した加算値を得て、前記ラッチ回路のラッチ値を
   この加算値に対応させ、この加算値を用いて前記所定の
   算出式により前記補正量Ｓをめることを特徴とする画像
   信号補正力、法。