JPS60262453A - ポリシリコン中に抵抗を作る方法および半導体素子 - Google Patents

ポリシリコン中に抵抗を作る方法および半導体素子

Info

Publication number
JPS60262453A
JPS60262453A JP60116298A JP11629885A JPS60262453A JP S60262453 A JPS60262453 A JP S60262453A JP 60116298 A JP60116298 A JP 60116298A JP 11629885 A JP11629885 A JP 11629885A JP S60262453 A JPS60262453 A JP S60262453A
Authority
JP
Japan
Prior art keywords
polysilicon
doping
resistor
region
ambient temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60116298A
Other languages
English (en)
Inventor
ロナルド、アール、ブーラツサ
ダグラス、ビー、バトラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inmos Corp
Original Assignee
Inmos Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inmos Corp filed Critical Inmos Corp
Publication of JPS60262453A publication Critical patent/JPS60262453A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Silicon Polymers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、１．：とえぽランダムアクレスメ上りにおい
て典型的に使用される種類の半導体抵抗を製造づる方法
おＪ：びそのＪ：うな半導体素子（、−関Ｊるものであ
る。
〔従来の技術〕
熱活性化エネルギーの低いポリシリコン抵抗がＦＰ−Ａ
−０１１２−０９７および米国特許出願第４４９，９８
２号および第４４９．９８４号の明細書に記述されてい
る。これらの出願における開示は参照によってここに組
込まれる。
それらの特許出願の明細書には、絶縁体り′なわち誘電
体により基板から分離されたポリシリコン構造を有する
ポリシリコン抵抗が記載されている。
このポリシリコン構造の中央部分にはＰ形不耗物がドー
ピングされる。そのポリシリコン構造はＮ形不純物をド
ーピングされた領域も右する。それらのドーピングは熱
活性化エネルギーが約０．５ｅＶより低いＪ：うなもの
である。中間領域にはＰ形＝　４　− とＮ形の不純物をドーピングでき、実施例においては抵
抗の外側にはＰ影領域が形成され、内側にはＮ影領域が
形成される。熱活性化エネルギーが低いどポリシリコン
素子の構造を正常な動作温石で希望の抵抗値範囲内に置
くことができること、および高温度で過大な電流をとり
出すという欠点を示すことなしに、低い温度でもかなり
の洩れ電流を抵抗がマスクできることが見出されている
。
スタチックＲＡＭにお【」る負荷抵抗の桑型的な抵抗値
は約０．１〜５０ギガオームである。
本発明は、たとえばスタチックＲＡＭにおける負６８素
子として使用するのに適する抵抗を製造する方法に関す
るものである。先の特許出願はそのような抵抗素子を製
造する方法は開示しでいるが、本発明の方法は開示して
いない。要約すれば、それらの特許出願は開示された抵
抗を製造するための方法を少くとも３つ記述している。
第１の方法はシリコン基板上にフィールド酸化物を得る
ために、絶縁層の上にポリシリコンを付着し、そのポリ
シリコンにＮ形不純物を１立方１当り約１０２８個まで
の製電で一様にドーピングし、それからその淵ｒａに等
しいか、それより高いが、１立方ｃ＃ｒ当り１０１８＠
ｌより低くない濃度で１）形不純物をポリシリ−１ンに
一様にドーピングする。次の工程は抵抗領域をマスクし
、それからポリシリコンのマスクされていない部分をＰ
形不純物の温度より高い濃度でＮ形不純物をドーピング
する。前記特許出願に開示され−Ｃいる方法は、絶縁層
によりｑ１結晶シリ］ン層から分離されたポリシリコン
層も得る。
次に、抵抗領域をマスクし、残りのポリシリ−１ンにＮ
形不純物を１立方ｃｍ当り約１０２１個の濃度までドー
ピングする。それから、抵抗領域を除くポリシリ」ン領
域全体をマスクして、抵抗領域を１立方ｃｍ当り約１０
２０個の濃度ぐＮ形不純物をドーピングする。それから
、マスクをでのままにして、抵抗領域にＰ形不純物を１
立万ｃｍ当り約１０１８〜１０２０個のＩＩ庶で（ただ
し、抵抗領域にドーピングされたＮ形不純物の濃度Ｊ：
り高いか、その濃度に等しい）ドーピングする。
前記特ｎ出願に開示され−Ｃいる第３の方法はシリコン
基板−１−の絶縁層の上にポリシリコン層をＩＵＪるこ
とである。そのポリシリコンにＮ形不純物を１立方ｅｘ
当り約１０２０個までの濃度で一様にドーピングする。
ポリ線をエツチングした後で、抵抗領域にＮ形不純物の
濃度をこえる濃度でＰ形不純物をドーピングできるにう
に、抵抗領域を除く全ポリシリコン領域をマスクする。
それらの方法により、約０．１−０，３５ｅＶの熱活性
化エネルギーを有り−るポリシリコン抵抗が形成された
。その熱活性化工ネル１゛−は通常のポリシリコン抵抗
の０．５〜約０，６ｅＶの熱活性化エネルギーｊ−りか
なり効果的である。ぞのＪ：うに改良されたポリシリコ
ン抵抗は、メモリセルが状態を変えるほど大幅にメモリ
セルにお【ノる電圧を変えることなしに低温度において
より多くの洩れ電流を許容でき、しかも高温度において
最大電流限界内に留る。また、不純物潤度に対する抵抗
の感度が大幅に低下覆る。Ｊなわち、その感瓜は１１桁
当り約５．３桁、即ち１ディケード当り５．３デイケー
ド（抵抗値対不純物濃度）から１デイケー　７　− 一部当り０．２デイケードまで低下りる。
〔発明の概要〕
本発明はポリシリコン抵抗の製造に含まれるそれ以上の
処理■稈を記述り−るものである。この明ｉｌｌ書にお
いてはポリシリコン抵抗を表すために「ダイＡ−−ド」
という用語を時どき使用り−ることにする。その理由は
、得られた構造が、その構造のドーピングと構成を考え
ると、逆直列接続されたダイオードに電気的に類似する
からである。
本発明に従って、ポリシリコン構造の領域に導電形の異
なる不純物をドーピングする工程を備えるポリシリ−１
ン中に抵抗を作る方法においで、ドーピングの後で構造
を熱処理することにＪ：リポリシリコン中に抵抗を作る
方法が得られる。
本発明は、１つの導電形のドーピング不純物を含む第１
の領域と、電気的に逆の導電形のドーピング不純物を含
み、前記第１の領域に隣接する第２の領域とを右するポ
リシリ−１ン構造を形成Ｊる■稈と、 ポリシリコン構造をアニールする■稈と、−〇　− を備える半導体集積回路用のポリシリコン中に抵抗を作
る方法にも拡張される。
本発明の一実施例においては、ポリシリコン抵抗を支持
しているつ■バー全体の温度を１１００℃まで５秒間で
上昇させ、それから急速に冷却するＪ：うにして構造を
急速にアニールする。これはウェハー上の素子に金属を
加える前に行う。この熱処理により抵抗の特性が改善さ
れたことが認められた。熱処理の温度または時間を調整
することにより、または冷却速度を制御りることにＪ：
り抵抗値を調整できる。
本発明の方法により処理された素子はある程度物理的な
変化を受（）る。熱処理中に欠陥が動くことができるよ
うになり、動こうとする。この熱処理により粒子（ｏｒ
ａｉｎ　）境界が不活性化（パッシベート）される。ポ
リシリコンが再結晶化して単結晶状に極め−Ｃ近くなる
。
熱処理工程により熱活性化エネルギーが低くなることも
認められている。急速なアニールを行わないと、熱活性
化エネルギーは約０．２１ｅＶであつだ。しかし、急速
なアニールを使用することにＪ：り熱活性化工ネル１゛
−は約０．１３ｅＶまＣ低１；する。前記特許出願に開
示されているように、欠陥にＪ、りひぎ起きれる洩れを
マスクするために抵抗が用いられるから、熱活性化エネ
ルギーが低下Ｊることは、抵抗の全体の性能が向」］シ
たことになる。実際に、洩れ自体は少くとも約０．２ｅ
Ｖである温度活性化エネルギーを有Ｊ°るものと考える
ことができる。ポリシリコン抵抗の熱活性化エネルギー
を欠陥す＜ｆわら洩れに対する活性化エネルギーより低
いとすると、低温度では、ボリシリニ１ン抵抗は室温で
マスクされる電流より多くの電流をマスクできる。低温
度にお（）るテストは困姉で、費用がかかるから、それ
は重要となる。低湿ｉでは水の凝結によりプ［Ｉ−ブの
先端部で凍ることがあり、そのために良品が廃東される
ことがある。
その結果、得られたポリシリコン抵抗が（ＩＩ温度範囲
において非常に良く機能するから、本発明にＪ：り低温
度テストが可能とされる。製造者が２回の高温度テス］
・ど１回の低ｉ！！度テストを通常行うものどＪると、
本発明を使用することによりたつた２回のテストで満足
な結果を得ることができる。
これより製造者のデスト能力が３３％増大覆る。
低温度においては、メモリにおける重大な故障はデータ
保持の故障である。それらの故障は接合部における洩れ
により生ずる。本発明方法にＪ：す、従来の抵抗の接合
部洩れの１０倍までの接合部洩れレベルでポリシリコン
抵抗が満足に動作できる。
したがって、本発明ににり最終テストの合格率が高くな
る。このことは全ての製造者にとって小人な関心事であ
る。
〔実施例〕
以下、図面を参照して本発明を訂しく説明する。
第１図は、ポリシリコン抵抗を含んでいる集積回路、た
とえばメモリ回路、の製造に使用する半導体素子の一部
の横断面図を示す。ポリシリコン抵抗のみを製造する■
程は次の通りである。シリコン基板１０に約６０００オ
ンゲスト１］−ムの厚　１さのフィード酸化物すなわち
ゲート酸化物１２を被ｍする。厚さが約４５００オンゲ
ス］・１」−ムの＝　１１　− 多結晶シリコン（ポリシリコン）の層１４を層１２の上
に付着する。次に、ポリシリコン層１４の全面にホウ素
を、たどえば２７　ＫｃＶで打ちこみ（矢印１５）、１
平方ｃｍ当り約１×１０１５の１［にドーピング覆る。
これは比較的低い′Ｉａ度であることがわかるであろう
。この不純物ドーピングによりポリシリコンはＰ形とな
る。
次に、酸化物層１２の上にポリシリコン層１６を形成す
るために、マスクを使用するような従来の技術によりポ
リシリコン層を形成する。第２Δ図はこのｇＡ造工程に
お【）る構造の側面図である。
次のに稈はスチーム雰囲気中でボリシリニ１ンを加熱す
ることである。この加熱により、先に注入されたホウ素
がボリシリニ］ン層１６の全体に分布さｌられるととも
に、約４００〜５００オンダスト［１−ムの厚さの熱酸
化物層１８が形成される。
その熱酸化物層１８の横断面図が第３Ａ図に示され、側
面図が第３Ｂ図に示されている。
次に、ポリシリコン層１６の上にフォトレジストを冒く
。この例にお【ノるフォ１−レジス］・２０の−１２− 相対的な向きを示１゛平面図が第４図に示されている。
第５Ａ図は第４図のＩ−Ｉ線に沿う横断面図、第５Ｂ図
は第４図の１１４線に沿う断面図である。
フォトレジスト２０は当業者によりソース−トレイン注
入マスクと呼ばれる。このマスクの厚さは約１００００
オングストロームである。フォトレジストを付着した後
でポリシリコン層１６のうち抵抗を形成すべき部分すな
わちフォトレジストにより覆われていない部分にひ素を
多量に注入する。
このひ素ドーピングによりその部分はＮ形ポリシリコン
どなる。ポリシリコン層１６のうちフォトレジスト２０
により覆われている部分はＰ形のままであるが、そのＰ
影領域は２つのＮ影領域の間にサンドイッチ状に挟まれ
る。このＩＮ造は逆直列に接続されたＮＰＮホウ素・シ
リコンダイオードに多少類似する。このひ素注入工程は
希望により、約１８０にｅＶで１平方ｃｍ当り約５×１
０１５個の濃度のソース−ドレイン注入に組合わすこと
ができる。
それからフォトレジストマスク２０を除去するど第６図
に示づ構造が得られる。この第６図は第５Ｂ図に対応す
る側面図であって、ひ素をドーピングされたポリシリコ
ン領域２２．２＝１と、はう索をドーピングされた中央
領域２６とが示されている。それらの領域は全てポリシ
リコン層１６の中に示されている。このようにして（；
）られたＮ’　ＰＮ”の構造はポリシリコン中の逆直列
に接続されたホウ素ダイＡ゛−ドの電気的特性を右り゛
る。
逆バスアス抵抗率は熱処理と、ドーピング製電と、加熱
サイクル中の周囲条件おＪ：び電圧どの関数である。通
常の処即ａ３よび１０００’Ｃのす７０−（ｒｅｆｌｏ
ｗ）に対しては、抵抗値は、横断面の面積が約１ミクロ
ンの場合に５ボルトにおいて約１×１０９オームとなる
。
この構造の形成前と形成後に、メモリその他の種類の集
積回路に必要な１−ランジスタその他の構造を作るため
にその他の］二押が実行される。
しかし、金属、一般的にはアルミニウムを素子に加える
前に急速イ１アニールＴ程が行われる。このアニール■
稈はハロゲン加熱灯を用いる加熱装置を用いて行われる
。たとえば、この加熱装置どしては、アメリカ合衆国カ
リノＡルニア州９４３０３パロ・アルド（Ｐａｌｏ　八
１ｔｏ）所在のＡＧアソシエーツ（ＡＧ　Ａｓ５ｏｃｉ
ａｔｅｓ　）に、Ｊ、り製造されでいる１」Ｆ　Ａ　Ｔ
　Ｐ　ＬＪ　Ｉ　Ｓ　Ｅ　２１０１自動単−ｒ）　Ｔハ
加熱装置を使用できる。パリアン（ｖａｒｔａｎ）黒鉛
加熱装置のＪ：うな他の種類の加熱装置も使用できる。
加熱装置の種類は必要に応じて選択できる。
１−Ｉ　Ｅ　Ａ　Ｔ　Ｐ　Ｕ　Ｌ　Ｓ　Ｅ　２１０１加
熱装冒中の加熱灯を使用づ−る時は、半導体素子を含ん
でおり、加熱ずべぎウェハーを加熱室の中に置いてから
加熱灯を点灯覆る。つ■バーは急速に、たどえば２０秒
より短い時間内に加熱される。加熱の雰囲気はアルゴン
、窒素または空気である。つ」バーを２秒間またはそれ
以上この環境に置くが、なるべく５秒間に覆る。（しか
し、その環境内にあまり長く置きすぎると接合部が遠く
動ぎすぎて索子の特ｔ／１−に悪影響を及ばず。）次に
、高ルａ欠陥の分イ１１を固　１定するために、加熱灯
への供給電力をできるだ（）急速に減少覆る。
　１５− このアニール■稈の結果としてポリシリコンが再結晶す
ると信ぜられる。この結晶化はより粒界に基づく電位障
壁が低くイする。Ｊまた、結晶化ににすＪ、り多くの不
純物物質を活性化する。粒界の電位障壁が低くなったこ
とど、自由キ１１すＶの濃度が高くなったことが組合わ
されて、与えられた電圧に対づるポリシリコンダイオー
ドの逆バイアス電流が増大することになる。したがって
、ダイオードの実効抵抗値が約１桁はど低くなる。回路
中の他の抵抗値も低くなる。とくに、ドーピングされた
ポリシリコンの抵抗率が約２１％低くなり、埋込まれた
接点の抵抗値が約３２％低くなる。そのＩ（めにメモリ
の速度が高くなる。ドーピングされた単結晶の抵抗率も
１５％だけ低くなる。
最高持続温亀は１２００℃をこえ（Ｇ、’Ｕ　＜Ｌらな
いことが見出されており、１１００℃のアニール淵疫で
最適の結果が得られた。アニール時間はブ［１−ブの歩
留りを低下させることなしに２〜２０秒にできる。アニ
ール時間を知くＪるとセル抵抗（ＲＣＥＬＬ　”）の値
の低下が人ぎくなる。ポリシリコ−１６− ン抵抗率（ＲＰＯｌ、Ｙ　）のような他の抵抗値および
埋込まれた接点の抵抗値（ＲＢＣ）のよう２．に他の抵
抗値はその効果を示さない。１１４人の低下には２秒以
内に達し、アニール民間によっ−Ｃ変ることはない、。
以下に示１表は、アニール時間を変えた＋ｂ５のテスト
の結果を（標準偏差による平均数で）示Ｊものである。
第１表 アニール時間　型 １１００℃　ＲＣＥＬ土　ＲＰＯＩＹ　ＲＢ　Ｃ（秒）
　ウェハー　（ＧΩ）　〈Ω／ｆｉｉｉ’ｌ）　（ＫΩ
）２　平　均　１８２．０　０．１３４　１８．２５　
４３．９６標準偏差　２６．５　０．００６　０．３１
　２．６５５　平　均　１７６．８　０．１５０　１８
．０６　４５．９８標準偏差　３７．２　０．００５　
０．　／１５　２．　Ｅ）７１０　平　均　１７２．５
　０．１８２　１８．１７　／Ｉ７１．９８標準偏差　
３６．１　０．００３　０．２５　３．０８２０　平　
均　１８４．ＯＯ，２２２１８，４５４３，７’１標ｔ
ｌ＋：偏差　２６．２　０．００９　０．　／Ｉ５　２
．８５アニール時間は希望の抵抗値が冑ら杓るように選
）Ｒできる。温石が１１００℃で、最高冷１１速痘にお
いて２秒のアニール時間において最高の結果が１１１ら
れた。
接合部の洩れ障害に関しては、本発明のポリシリコン抵
抗【、１前記特許出願に記載されているホウ素がドーピ
ングされたポリシリコン抵抗に匹敵Ｊ−る。スタブック
メ七り、どくにインモス（Ｔｎｍｏｓ）ＩＭＳ１４００
素子にホウ素抵抗が使用される場合には、基板に負の１
０ボルトを加えてデータの保持について接合部の洩れを
テス：〜した。イのテストに使用しＩこホウ素抵抗は３
８％、２１　／１％、１４．７％、１５％（平均２１．
２％）の接合部洩れ障害を示した。−万、ＲＡＢＩＤ抵
抗を用いたメモリは１．８５％、０％、０゜６８％、２
．０９％（平均１．１３％）の接合部洩れ障害を示した
。したがつ−（、ＲＡＢＩＤ抵抗はより小ざい接合部洩
れ障害を示した。
第７図はスタチックメモリに使用できる各種の抵抗につ
いての抵抗値とり、［の関係を示すグラフである。標準
的なポリシリコン抵抗の活性化エネルギーは約０．５ｅ
Ｖで、−５５〜１００℃の濃度範囲にわたってｉｂ大ぎ
い変化を行う。それが第７図のカーブ３０で示されてい
る。いわゆる［はぼ補償されたダイオード、１（ＮＣＩ
））がカーブ３２により示されている。この素子は前記
特許出願に記載されており、中央領域にＰ形不純物どＮ
形不純物を有し、側面の２つの領域に［〕形またはＮ形
の不純物を右Ｊるポリシリコン抵抗より成る。
その種類の素子の熱活性化エネルギーは約０．３３ｅＶ
である。前記特許出願にも記載されているいわゆる「ホ
ウ素ダイＡ−ド」はカーブ３４で示され、それの熱活性
化エネルギーは約０．２０ｅＶである。カー１３４によ
り表されている抵抗番よ全湿度範囲にわたって抵抗値が
大きく変化する。このＲＡＢＩＤ抵抗の熱活性化エネル
ギーは０．１３ｅＶｒある。カー１３６は一５５℃にお
いても１０ナノアンペアの洩れ電流を遮へいす　する点
で理想に近い。ぞの」二に、１５０℃においてもメモリ
は電流の下限を超えさけない。
−１９− 第８図は第７図と同じ参照番号を使用しており、不純物
濃度（１平方Ｃｍ当り）と抵抗値（ギガΩ）の変化との
関係を示づグラフである。第８図を描く！こめに、イン
モスＩ　Ｍ　Ｓ　１　／１．　ＯＯ；（＋たは１４２０
メ王りを保持するつ■バーは、製造時に５秒間の１１０
０℃の急速イ【アニールど、ぞれに続く冷却を受けた。
理想的４ｒカーブ３７が、高温度にお番）る電力の下限
に適合し、与えられた不純物濃度に対し−Ｃ１ｑること
ができる熱活性化エネルギーを右Ｊる抵抗の泪咋された
抵抗値から描かれている。
ＲＡＳＩＤ抵抗（カーブ３６）はボウ累濃亀が１平方ｏ
ｎ当り１０１４〜１０１５の濃度範囲における理想的な
カーブ３７をたどることがわかる。
第９図は各種の抵抗についての熱活性化エネル１゛−を
示リグラフである。ＲＡＩＴ３１１）素子（カー１３６
）は、与えられた不純物ｍ度に対して、Ｎ　Ｃ［〕型ま
たはホウ素ダイオード型の抵抗より但い熱油＋１１化エ
ネルギーを右Ｊることが第９図かられかる。
結論として、本発明のポリシリコン抵抗の製造−２０− における急速アニール工程により、０℃において３０ナ
ノアンペアまでの電流をマスクする抵抗が得られた。こ
れは、ホウ素をドーピングされた標準偏向なポリシリコ
１ン抵抗の僅かに２ナノアンペアおよび標準的なポリシ
リコン抵抗の０．１ナノアンペアと比べられる。軍用の
一５５℃低温試験においては、本発明のＲＡＢＩＤ抵抗
は８ナノアンペアをマスクする。これは急速なアニール
工程を行わないホウ素ドーピングポリシリコン抵抗の０
．３ナノアンペア、および標準的なポリシリコン抵抗の
０．５ピコアンペアと比べられる。このように、本発明
により性能が劇的に向上する。
【図面の簡単な説明】
第１図は多結晶シリコンの抵抗の製造において用いられ
る半導体素子の横断面図、第２Ａ図は抵抗を作るポリシ
リコン層を示１横新面図、第２Ｂ図は第２Ａ図の側面図
、第３Ａ図および第３Ｂ図は後の処理工程において形成
された酸化物を示す横断面図および側面図、第４図はポ
リシリ］ン層の−１−にお１ノるフッ１１〜レジストの
向ぎを承り平面Ｍ１ＮＳ　５　Ａ図（，１第１図のＩ　
−Ｉ線に沿う中ｉ面図、第５）８図は第４図のＩｒ　−
ｎ線に沿う断面図、第６図は得られた構造を示？Ｊ［ｇ
ｉｉ面図第７図（，１本発明にＪ、り得られた抵抗ど従
来の抵抗を比較し−Ｃ示Ｊグラフ、第８図は注入された
不純物の淵疾ど抵抗値との関係を本発明の抵抗と従来の
抵抗を比較して示Ｊグラフ、第９図は何秤類かの抵抗に
ついＣ熱油ｖ１化］ネルギーと不純物ａ！　Ｗとの関係
を示１グラーノである。 １０・・・基板、１２・・・フィールド酸化物層、１４
・・・多結晶シリコン層、１６・・・ホウ素をドーピン
グされたポリシリ」ン層、１Ｂ・・・熱酸化物層、２゜
・・・フＡトレジスト。 出願人代理人　猪　股　酒 　２３− バー１２ＩＮ

Claims (1)

  1. 【特許請求の範囲】 １、　ポリシリコン構造の領域に異なる形の不純物をド
    ーピングＪる工程を備えるポリシリ二ｌン中に抵抗を作
    る方法において、ドーピングの後で構造を熱処理するこ
    とを特徴と覆るポリシリコン中に抵抗を作る方法。 ２、特許請求の範囲第１項記載の方法であって、前記熱
    処理工程は制御された温度まで構造を迅速に加熱覆るこ
    とを含むことを特徴とする方法。 ３、　特許請求の範囲第１項または第２項記載の方法で
    あって、前記熱処理工程は、構造の温度を制御された時
    間だけ高温度に保ち、それからその構造を制御しつつ冷
    に１１゛ることを含むことを特徴どする方法。 ４、　特許請求の範囲第１〜３項にいずれかに記載の方
    法であって、構造を迅速に加熱Ｊ“る■稈ど、制御され
    た時間の間高い周囲温度に保つ工程ど、それから構造を
    制御された速さで冷却する工程とを備えることを特徴と
    する方法。 ５、　特許請求の範囲第３項または第４項記載の方法で
    あって、前記冷却■稈は加熱出力をできるだけ速く減少
    させることを含むことを特徴どする方法。 ６、　特許請求の範囲第１〜５項のいずれかに記載の方
    法であって、９００度より高＜１２００度より低い周囲
    温度の迅速な変化にＷＪ造をさらす工程と、その周囲温
    度を約５秒間保つ工程と、周囲温度を制御された速さで
    降下させる■稈とを備えることを特徴どする方法。 ７、１つの形のドーピング不純物を含む第１の領域と、
    電気的に逆のドーピング不純物を含み、前記第１の領域
    に隣接する第２の領域とを有するポリシリコン構造を形
    成Ｊる■稈と、 ポリシリコン構造をアニールする工程と、を備えること
    を特徴とする半導体集積回路用のボリシリコン中に抵抗
    をｒｌ−る方法。 ８．　特許請求の範囲第７項のｌｊ法であっτ、前記ア
    ニーリングゴー稈は制御された温度まで構造を迅速に加
    熱覆ることを含むことを特徴どりるノｊ法。 ９、　特許請求の範囲第７項；１；たは第８項に記載の
    方法であって、前記アニーリング■稈は、構造の温石を
    制御された１１）間だ１′ｌ高温度に保ち、ぞれからそ
    の構造を制御しつつ冷７Ｊ１りることを含むことを特徴
    どする方法。 １０、　特許請求の範囲第７〜９項のいずれかに記載の
    方法であって、構造を迅速に加熱する工程と、制御され
    た時間の間高い周囲温度に保つＴ稈と、それから構造を
    制御された速ざで冷却Ｊ−る−１−稈どを備えることを
    特徴どＪる方法。 １１、　特許請求の範囲第９項または第１０項に記載の
    方法て゛あつＣ１前記冷却工程番、１加熱出力をできる
    だけ速く減少ざＩることを含むことを特徴とη゛る方法
    。 １２、特許請求の範囲第７・〜１１項のいずれかに記載
    の方法であって、９００度より高く１２００度より低い
    周囲温度の迅速な変化に構Ｗ■をざらす工程と、その周
    囲温度を約５秒間保っ工程と、周囲温度を制御された速
    さで降下ざＩＬ−る］−程どを備えることを特徴とする
    方法。 １３、　シリコン基板上に酸化物層とポリシリコン層を
    重畳する工程と、ポリシリコンに１つの導電形の第１の
    ドーピング物質をドーピング覆る工程と、ポリシリコン
    の部分に他の導電形の第２のドーピング物質をドーピン
    グする］二押ど、≧１′導体−素子をアニーリングする
    ■稈とを備えることを特徴とする半導体素子を製造する
    方法。 １４、　シリコン基板と、この基板上の重畳された酸化
    物層およびポリシリコン層とをゼ＾え、前記ポリシリコ
    ン層は第１の領域と第２の領域を右し、前記第１の領域
    には１つの導゛市形の不純物がドープされ、前記第２の
    領域には他の導電形の不純物がドープされ、前記第１の
    領域および前記第　１２の領域のドーピング後にアニー
    ルされることを特徴とする半導体素子。 −３−
JP60116298A 1984-05-30 1985-05-29 ポリシリコン中に抵抗を作る方法および半導体素子 Pending JPS60262453A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/615,166 US4560419A (en) 1984-05-30 1984-05-30 Method of making polysilicon resistors with a low thermal activation energy
US615166 1984-05-30

Publications (1)

Publication Number Publication Date
JPS60262453A true JPS60262453A (ja) 1985-12-25

Family

ID=24464276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60116298A Pending JPS60262453A (ja) 1984-05-30 1985-05-29 ポリシリコン中に抵抗を作る方法および半導体素子

Country Status (7)

Country Link
US (1) US4560419A (ja)
EP (1) EP0167249B1 (ja)
JP (1) JPS60262453A (ja)
KR (1) KR940001890B1 (ja)
AT (1) ATE51319T1 (ja)
CA (1) CA1213680A (ja)
DE (1) DE3576762D1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4616404A (en) * 1984-11-30 1986-10-14 Advanced Micro Devices, Inc. Method of making improved lateral polysilicon diode by treating plasma etched sidewalls to remove defects
US4637836A (en) * 1985-09-23 1987-01-20 Rca Corporation Profile control of boron implant
JPH07101677B2 (ja) * 1985-12-02 1995-11-01 株式会社東芝 半導体装置の製造方法
US4745079A (en) * 1987-03-30 1988-05-17 Motorola, Inc. Method for fabricating MOS transistors having gates with different work functions
GB8710359D0 (en) * 1987-05-01 1987-06-03 Inmos Ltd Semiconductor element
US5248623A (en) * 1988-02-19 1993-09-28 Nippondenso Co., Ltd. Method for making a polycrystalline diode having high breakdown
JPH02185069A (ja) * 1988-12-02 1990-07-19 Motorola Inc 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス
US5126279A (en) * 1988-12-19 1992-06-30 Micron Technology, Inc. Single polysilicon cross-coupled resistor, six-transistor SRAM cell design technique
US5196233A (en) * 1989-01-18 1993-03-23 Sgs-Thomson Microelectronics, Inc. Method for fabricating semiconductor circuits
US5065362A (en) * 1989-06-02 1991-11-12 Simtek Corporation Non-volatile ram with integrated compact static ram load configuration
US5151387A (en) 1990-04-30 1992-09-29 Sgs-Thomson Microelectronics, Inc. Polycrystalline silicon contact structure
US5141597A (en) * 1990-11-14 1992-08-25 United Technologies Corporation Thin polysilicon resistors
US5581159A (en) * 1992-04-07 1996-12-03 Micron Technology, Inc. Back-to-back diode current regulator for field emission display
JP2934738B2 (ja) * 1994-03-18 1999-08-16 セイコーインスツルメンツ株式会社 半導体装置およびその製造方法
US5847515A (en) * 1996-11-01 1998-12-08 Micron Technology, Inc. Field emission display having multiple brightness display modes
US6140684A (en) * 1997-06-24 2000-10-31 Stmicroelectronic, Inc. SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers
US6455392B2 (en) * 2000-01-21 2002-09-24 Bae Systems Information And Electrical Systems Integration, Inc. Integrated resistor having aligned body and contact and method for forming the same
US8072834B2 (en) * 2005-08-25 2011-12-06 Cypress Semiconductor Corporation Line driver circuit and method with standby mode of operation
US7881118B2 (en) * 2007-05-25 2011-02-01 Cypress Semiconductor Corporation Sense transistor protection for memory programming
US8064255B2 (en) * 2007-12-31 2011-11-22 Cypress Semiconductor Corporation Architecture of a nvDRAM array and its sense regime
US8059458B2 (en) * 2007-12-31 2011-11-15 Cypress Semiconductor Corporation 3T high density nvDRAM cell

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133661A (en) * 1981-02-10 1982-08-18 Matsushita Electric Ind Co Ltd Heat treatment for polycrystalline semiconductor
JPS57133660A (en) * 1981-02-10 1982-08-18 Matsushita Electric Ind Co Ltd Controlling method for resistance value of polycrystalline semiconductor
JPS5946057A (ja) * 1982-09-08 1984-03-15 Nec Corp 半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH581904A5 (ja) * 1974-08-29 1976-11-15 Centre Electron Horloger
US3943545A (en) * 1975-05-22 1976-03-09 Fairchild Camera And Instrument Corporation Low interelectrode leakage structure for charge-coupled devices
JPS5810863B2 (ja) * 1978-04-24 1983-02-28 株式会社日立製作所 半導体装置
US4309224A (en) * 1978-10-06 1982-01-05 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device
US4214918A (en) * 1978-10-12 1980-07-29 Stanford University Method of forming polycrystalline semiconductor interconnections, resistors and contacts by applying radiation beam
US4290185A (en) * 1978-11-03 1981-09-22 Mostek Corporation Method of making an extremely low current load device for integrated circuit
JPS5688818A (en) * 1979-12-17 1981-07-18 Hitachi Ltd Polycrystalline silicon membrane and its production
JPS5687354A (en) * 1979-12-17 1981-07-15 Matsushita Electric Ind Co Ltd Formation of resistor body
US4331485A (en) * 1980-03-03 1982-05-25 Arnon Gat Method for heat treating semiconductor material using high intensity CW lamps
US4381201A (en) * 1980-03-11 1983-04-26 Fujitsu Limited Method for production of semiconductor devices
US4409724A (en) * 1980-11-03 1983-10-18 Texas Instruments Incorporated Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
US4467518A (en) * 1981-05-19 1984-08-28 Ibm Corporation Process for fabrication of stacked, complementary MOS field effect transistor circuits
JPS5880852A (ja) * 1981-11-10 1983-05-16 Toshiba Corp 半導体装置の製造方法
US4467519A (en) * 1982-04-01 1984-08-28 International Business Machines Corporation Process for fabricating polycrystalline silicon film resistors
US4658378A (en) * 1982-12-15 1987-04-14 Inmos Corporation Polysilicon resistor with low thermal activation energy
US4489104A (en) * 1983-06-03 1984-12-18 Industrial Technology Research Institute Polycrystalline silicon resistor having limited lateral diffusion

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133661A (en) * 1981-02-10 1982-08-18 Matsushita Electric Ind Co Ltd Heat treatment for polycrystalline semiconductor
JPS57133660A (en) * 1981-02-10 1982-08-18 Matsushita Electric Ind Co Ltd Controlling method for resistance value of polycrystalline semiconductor
JPS5946057A (ja) * 1982-09-08 1984-03-15 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0167249B1 (en) 1990-03-21
CA1213680A (en) 1986-11-04
KR850008759A (ko) 1985-12-21
US4560419A (en) 1985-12-24
KR940001890B1 (ko) 1994-03-10
ATE51319T1 (de) 1990-04-15
DE3576762D1 (de) 1990-04-26
EP0167249A2 (en) 1986-01-08
EP0167249A3 (en) 1986-03-12

Similar Documents

Publication Publication Date Title
JPS60262453A (ja) ポリシリコン中に抵抗を作る方法および半導体素子
US4467519A (en) Process for fabricating polycrystalline silicon film resistors
US4679170A (en) Resistor with low thermal activation energy
US4214918A (en) Method of forming polycrystalline semiconductor interconnections, resistors and contacts by applying radiation beam
JPH11288883A (ja) 多結晶シリコン構造体に対する製造方法
JPH0325951B2 (ja)
US5015593A (en) Method of manufacturing semiconductor device
JPH0693457B2 (ja) 集積回路上への多結晶シリコンパタ−ンの形成方法
JPH0139227B2 (ja)
KR100624427B1 (ko) 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법
US5872381A (en) Semiconductor device and its manufacturing method
US5382549A (en) Method of manufacturing polycrystalline silicon having columnar orientation
JPS6139731B2 (ja)
Schaber et al. Laser‐recrystallized polycrystalline silicon resistors for integrated circuit applications
EP0073603A2 (en) Polycrystalline thin-film transistor,integrated circuit including such transistors and a display device including such a circuit
US6297120B1 (en) Method of manufacturing a semiconductor device
JP2004193542A (ja) 単電子素子及びその製造方法並びに単電子素子とｍｏｓトランジスタとを同時に形成する製造方法
JP2863767B2 (ja) 平面型アンチヒューズ素子の製造方法
Nishimura et al. Recrystallization of silicon film on nitride/oxide double insulating structure by CW laser irradiation
JP3182226B2 (ja) 導電性多結晶シリコン膜の製造方法
RU2170474C2 (ru) Способ изготовления резисторов в интегральных схемах
JPH0193132A (ja) 半導体装置の製造方法
JPH0637032A (ja) 半導体装置の製造方法
KR100475314B1 (ko) 반도체디바이스및그제조방법
JPS6328341B2 (ja)