JPS60257699A - 時分割スイツチ制御装置 - Google Patents
時分割スイツチ制御装置Info
- Publication number
- JPS60257699A JPS60257699A JP11296884A JP11296884A JPS60257699A JP S60257699 A JPS60257699 A JP S60257699A JP 11296884 A JP11296884 A JP 11296884A JP 11296884 A JP11296884 A JP 11296884A JP S60257699 A JPS60257699 A JP S60257699A
- Authority
- JP
- Japan
- Prior art keywords
- semi
- connection
- time slot
- fixed
- fixed connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の（ｌ用分野〕
本発明は、時分割通話路スイッチを用いたディジタル交
換機の通話路スイッチ制御装置に関するＯ 〔発明の背景〕 ディジタル交換機は、時分割多重化された任意の２個の
伝送路間で、任意のタイムスロット間の情報交攬全行な
う。このため、交換接続される通信データとともに、回
線のレベル信号等の回線制御信号も時分割多重化されて
伝送されている。ディジタル交換機では、この交換接続
制御に必要な回線制御信号を分離してこれを交換機内の
ディジタルトランクに接続する半固定接続や、トーン、
トーキ音源等の複数チャネルに多重分配全行なう通信情
報を各時分割スイッチの出側格子に接続する半固定接続
部、時分割スイッチの一部分金用いて行なうのが一般的
である。そして、システム運転開始時の初期設定で上述
の半固定接続がなされる。この半固定接続はシステム運
転中に変更されてはならないものである１、 しかるに従来（社）、この初期設定ｔこ用いる半固定接
続制御部どシステム運転開始後の通常の交換接続に用い
る接続制御部と全同一のものとしていｋ ＆め、システ
ム運転開始後の制御装置の制御擾乱、制御オーダの伝送
誤まり等によって、半固定接続が誤まって切断、又は誤
接続されてしまう危険性かあつ／と。しかも、従来装伊
では、このような事態が発生した場合にこれ全検知する
ことかできず、ディジタル交換機の有効な交換動作が停
止してし捷うという危険があった。
換機の通話路スイッチ制御装置に関するＯ 〔発明の背景〕 ディジタル交換機は、時分割多重化された任意の２個の
伝送路間で、任意のタイムスロット間の情報交攬全行な
う。このため、交換接続される通信データとともに、回
線のレベル信号等の回線制御信号も時分割多重化されて
伝送されている。ディジタル交換機では、この交換接続
制御に必要な回線制御信号を分離してこれを交換機内の
ディジタルトランクに接続する半固定接続や、トーン、
トーキ音源等の複数チャネルに多重分配全行なう通信情
報を各時分割スイッチの出側格子に接続する半固定接続
部、時分割スイッチの一部分金用いて行なうのが一般的
である。そして、システム運転開始時の初期設定で上述
の半固定接続がなされる。この半固定接続はシステム運
転中に変更されてはならないものである１、 しかるに従来（社）、この初期設定ｔこ用いる半固定接
続制御部どシステム運転開始後の通常の交換接続に用い
る接続制御部と全同一のものとしていｋ ＆め、システ
ム運転開始後の制御装置の制御擾乱、制御オーダの伝送
誤まり等によって、半固定接続が誤まって切断、又は誤
接続されてしまう危険性かあつ／と。しかも、従来装伊
では、このような事態が発生した場合にこれ全検知する
ことかできず、ディジタル交換機の有効な交換動作が停
止してし捷うという危険があった。
（発明の目的〕
本発明の目的は、上記した従来技術の欠点をなくシ、正
常な交換動作を行なうのに必須な時分割スイッチの半固
定接続部が通常のシステム運転時に破壊され方いように
した高信頼度の時分割スイッチ制御装置を提供すること
にある。
常な交換動作を行なうのに必須な時分割スイッチの半固
定接続部が通常のシステム運転時に破壊され方いように
した高信頼度の時分割スイッチ制御装置を提供すること
にある。
本発明では、上記目的のために時分割スイッチの接続制
御部を半固定接続制御部と半固定接続以外の接続制御部
とに分離して設け、夫々の接続制御部に対する動作指令
全区別すると共に、半固定接続以外の接続指令で半固定
接続が変更されないような手段金膜け、交換システムの
信頼性を高める。
御部を半固定接続制御部と半固定接続以外の接続制御部
とに分離して設け、夫々の接続制御部に対する動作指令
全区別すると共に、半固定接続以外の接続指令で半固定
接続が変更されないような手段金膜け、交換システムの
信頼性を高める。
以下、本発明の一実施例を図面を参照して説明する。
時分割スイッテ１にはタイムスロット読出回路２が接続
され、該タイムスロット読出回路２に半固定接続用スイ
ッチ制御メモリ３及び該メモリ５と別個に設けた半固定
接続以外の一般接続用スイッチ制御メモリ４が接続され
ている。
され、該タイムスロット読出回路２に半固定接続用スイ
ッチ制御メモリ３及び該メモリ５と別個に設けた半固定
接続以外の一般接続用スイッチ制御メモリ４が接続され
ている。
このタイムスロット読出回路２は、メモリ６若しくはメ
′モリ４に書かれた内容を順次読み出し、入線のｉ番目
のタイムスロットの通信情報全出線のｊ番目のタイムス
ロットに読み出して、スイッチング動作を行なう。
′モリ４に書かれた内容を順次読み出し、入線のｉ番目
のタイムスロットの通信情報全出線のｊ番目のタイムス
ロットに読み出して、スイッチング動作を行なう。
更に、各メモリ３及びメモリ４には、夫々別個に半固定
接続用タイムスロット書込回路６及び一般接続用タイム
スロット書込回路７が接続され、これ等のタイムスロッ
ト書込回路６．７がオーダデコーダ５に接続されて該オ
ーダデコーダ５によりタイムスロット書込回路６．７の
いずれか一方とコマンドレジスタ８．タイムスロットレ
ジスタ９．アドレスレジスタ１０とが接続される。
接続用タイムスロット書込回路６及び一般接続用タイム
スロット書込回路７が接続され、これ等のタイムスロッ
ト書込回路６．７がオーダデコーダ５に接続されて該オ
ーダデコーダ５によりタイムスロット書込回路６．７の
いずれか一方とコマンドレジスタ８．タイムスロットレ
ジスタ９．アドレスレジスタ１０とが接続される。
伝送路から送られてきた通信接続要求が図示しない制御
部によって解読され、通話路に対する接続指令が送出さ
れると、該接続指令は夫々コマンドレジスタ８．タイム
スロットレジスタ９、アドレスレジスタ１０で一旦受信
される。ここで、アドレスレジスタ１０の内容は入線側
のタイムスロットｉに対応し、タイムスロットレジスタ
９の内容は接続すべき出側のタイムスロットｊを表わし
ている。
部によって解読され、通話路に対する接続指令が送出さ
れると、該接続指令は夫々コマンドレジスタ８．タイム
スロットレジスタ９、アドレスレジスタ１０で一旦受信
される。ここで、アドレスレジスタ１０の内容は入線側
のタイムスロットｉに対応し、タイムスロットレジスタ
９の内容は接続すべき出側のタイムスロットｊを表わし
ている。
従って、半固定接続時にはオーダデコーダ５が動作（７
て半固定接続用タイムスロット書込回路６を介して半固
定接続用スイッチ制御メモリ３のアドレスｊにタイムス
ロットｊが書込まれ、前述のようにタイムスロット読出
回路２で読出されて接続制御が行なわれる０ また、一般接続では一般接続用タイムスロット書込回路
７と一般接続用スイッチ制御メモリ４を使用して同様に
接続制御が行なわれる。
て半固定接続用タイムスロット書込回路６を介して半固
定接続用スイッチ制御メモリ３のアドレスｊにタイムス
ロットｊが書込まれ、前述のようにタイムスロット読出
回路２で読出されて接続制御が行なわれる０ また、一般接続では一般接続用タイムスロット書込回路
７と一般接続用スイッチ制御メモリ４を使用して同様に
接続制御が行なわれる。
更に、半固定接続用スイッチ制御メモリ３と一般接続用
スイッチ制御メモリ４０２つから情報ｅ受ｆｆるタイム
スロット読出回路２には、半固定接続用スイッチ制御メ
モリ３上に接続要求があれば優先的に半固定接続を動作
させ、一般接続用スイッチ制御メモリ４の上記と同一タ
イムスロットに対する接続ｉ求を無視する手段金膜ける
。そして、ディジタル交換機のシステム運転開始時の初
期設定では半固定接続書込オーダ全周い、通常の交換接
続動作には一般接続書込オーダを用いることにする。
スイッチ制御メモリ４０２つから情報ｅ受ｆｆるタイム
スロット読出回路２には、半固定接続用スイッチ制御メ
モリ３上に接続要求があれば優先的に半固定接続を動作
させ、一般接続用スイッチ制御メモリ４の上記と同一タ
イムスロットに対する接続ｉ求を無視する手段金膜ける
。そして、ディジタル交換機のシステム運転開始時の初
期設定では半固定接続書込オーダ全周い、通常の交換接
続動作には一般接続書込オーダを用いることにする。
しかして、システム運転開始時の初期設定で接続された
半固定接続が、通常の交換動作において誤まって切断さ
れたりするような事態を確実に防止できる。
半固定接続が、通常の交換動作において誤まって切断さ
れたりするような事態を確実に防止できる。
以上述べたように、本発明によれば、正常な交換動作を
維持するのに必須な時分割スイッチの半固定接続の信頼
度を高めることができ、従って交換機の信頼性を大幅に
向上させることができる。
維持するのに必須な時分割スイッチの半固定接続の信頼
度を高めることができ、従って交換機の信頼性を大幅に
向上させることができる。
図は本発明の一実施例を示す時分割スイッチ制御装置の
概略構成図である。 １・・・時分割スイッチ ２・・・タイムスロット読出回路 ３・・半固定接続用スイッチ制御メモリ４・・・一般接
続用スイッチ制御メモリ５・・・オーダデコーダ ６・・・半固定接続用書込回路 ７・・・一般接続用書込回路 ８・・・コマンドレジスタ ９・・・タイムスロット番号レジスタ １０・・アドレスレジスタ 代理人弁理士 高 橋 明 夫
概略構成図である。 １・・・時分割スイッチ ２・・・タイムスロット読出回路 ３・・半固定接続用スイッチ制御メモリ４・・・一般接
続用スイッチ制御メモリ５・・・オーダデコーダ ６・・・半固定接続用書込回路 ７・・・一般接続用書込回路 ８・・・コマンドレジスタ ９・・・タイムスロット番号レジスタ １０・・アドレスレジスタ 代理人弁理士 高 橋 明 夫
Claims (1)
- 任意の伝送路間の任意のタイムスロットの間で時分割多
重情報の情報交換を行なう時分割スイッチ制御装置にお
（＾て、半固定接続部と半固定接続以外の接続部とを分
離ｌ〜で設けると共に、半固定接続以外の接続指令で半
固定接続の変更を阻止する手段を設けなことを特許とす
る時分割スイッチ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11296884A JPS60257699A (ja) | 1984-06-04 | 1984-06-04 | 時分割スイツチ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11296884A JPS60257699A (ja) | 1984-06-04 | 1984-06-04 | 時分割スイツチ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60257699A true JPS60257699A (ja) | 1985-12-19 |
| JPH0417599B2 JPH0417599B2 (ja) | 1992-03-26 |
Family
ID=14600052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11296884A Granted JPS60257699A (ja) | 1984-06-04 | 1984-06-04 | 時分割スイツチ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60257699A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63220695A (ja) * | 1987-03-09 | 1988-09-13 | Nec Corp | 時分割回線交換機における半固定回線収容方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5657386A (en) * | 1979-10-17 | 1981-05-19 | Nec Corp | Time-division switch |
-
1984
- 1984-06-04 JP JP11296884A patent/JPS60257699A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5657386A (en) * | 1979-10-17 | 1981-05-19 | Nec Corp | Time-division switch |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63220695A (ja) * | 1987-03-09 | 1988-09-13 | Nec Corp | 時分割回線交換機における半固定回線収容方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0417599B2 (ja) | 1992-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010220B1 (ko) | 시분할 스위칭 시스템 및 스위치 장치의 입출력 포트간의 연결 제어 방법 | |
| ES481887A1 (es) | Perfeccionamientos en dispositivos de conmutacion de prote- ccion para un sistema de conmutacion de comunicaciones. | |
| JPH06105927B2 (ja) | デ−タ転送速度可変制御方式 | |
| US5197065A (en) | Distribution mechanism for establishing communications between user interfaces of a communication system | |
| JPS60257699A (ja) | 時分割スイツチ制御装置 | |
| JPS5895492A (ja) | 時分割スイツチ制御装置 | |
| JPH10171559A (ja) | 周辺装置の接続方法および接続装置 | |
| JPS586583A (ja) | メジヤ／マイナ・ル−プ・バブル・メモリ・システム | |
| JPS607427B2 (ja) | 時分割通話路導通試験方式 | |
| JPS6010996A (ja) | 時分割ハイウエイスイツチ装置 | |
| JPS6335155B2 (ja) | ||
| KR100214945B1 (ko) | 이중화된 메인프로세서를 가지는 vms/ars 시스템의 안내음 송출 장치 | |
| JPH0139277B2 (ja) | ||
| SU1608746A1 (ru) | Запоминающее устройство | |
| JPS58225761A (ja) | 熱予備方式 | |
| JPS6333360B2 (ja) | ||
| JP2674003B2 (ja) | 時分割スイツチ制御メモリーコピー方式 | |
| JPS596554B2 (ja) | 遠隔局処理装置初期設定方式 | |
| JPS61289795A (ja) | 時分割スイツチ制御方式 | |
| JPS6031293B2 (ja) | ル−プ伝送方式 | |
| JPS5923677B2 (ja) | 交換処理装置の二重化方式 | |
| JPS61144947A (ja) | 通信制御装置 | |
| JPS63276659A (ja) | 複合コンピユ−タシステム | |
| JPH0744713B2 (ja) | Ｐｂｘ回線マルチドロップ交換機 | |
| JPH04318650A (ja) | 入出力処理装置 |