JPS596554B2 - 遠隔局処理装置初期設定方式 - Google Patents
遠隔局処理装置初期設定方式Info
- Publication number
- JPS596554B2 JPS596554B2 JP2473379A JP2473379A JPS596554B2 JP S596554 B2 JPS596554 B2 JP S596554B2 JP 2473379 A JP2473379 A JP 2473379A JP 2473379 A JP2473379 A JP 2473379A JP S596554 B2 JPS596554 B2 JP S596554B2
- Authority
- JP
- Japan
- Prior art keywords
- remote station
- data
- program
- control
- main storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/58—Arrangements providing connection between main exchange and sub-exchange or satellite
- H04Q3/60—Arrangements providing connection between main exchange and sub-exchange or satellite for connecting to satellites or concentrators which connect one or more exchange lines with a group of local lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0407—Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control
Landscapes
- Physics & Mathematics (AREA)
- Astronomy & Astrophysics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【発明の詳細な説明】
本発明は親局交換機と遠隔局がＰＣＭ伝送路のみで接続
され、前記伝送路障害時等により、親局交換機の制御が
不可能なとき遠隔局加入者相互間接続を可能にする遠隔
局処理装置を遠隔局内に有する遠隔局制御方式、さらに
詳しくいえば前記方式において、前記伝送路が正常時に
親局交換機の制御により親局ファイルメモリ内の遠隔局
に必要なプログラムおよびデータを遠隔局主記憶装置に
書込む方式による遠隔局処理装置の初期設定方式に関す
る。
され、前記伝送路障害時等により、親局交換機の制御が
不可能なとき遠隔局加入者相互間接続を可能にする遠隔
局処理装置を遠隔局内に有する遠隔局制御方式、さらに
詳しくいえば前記方式において、前記伝送路が正常時に
親局交換機の制御により親局ファイルメモリ内の遠隔局
に必要なプログラムおよびデータを遠隔局主記憶装置に
書込む方式による遠隔局処理装置の初期設定方式に関す
る。
蓄積プログラム制御方式の交換処理装置において、ソフ
トウェア障害すなわちソフトウェア設計上の不備（一般
にソフトウェアあるいは単にバグと呼ばれる）の完全除
去は不可能と考えられている。
トウェア障害すなわちソフトウェア設計上の不備（一般
にソフトウェアあるいは単にバグと呼ばれる）の完全除
去は不可能と考えられている。
このようなバグにより記憶内容の破壊が起こり、交換処
理装置の機能が停止することがある。この対策として本
発明の対象とするような親局交換機とＰＣＭ伝送路のみ
で接続され、さらにその伝送路障害時等、遠隔局加入者
相互間の接続を行なう遠隔局処理装置を有する遠隔局に
おいては、第１図に示す記憶装置構成をとり対処してい
る。第１図は遠隔局中央処理装置ＲＣＣにおけるソフト
ウエアバグに対する記憶装置構成を示している。図にお
いて、ＰＭは固定記憶装置であり読出し専用メモリで構
成され、ＴＭは一時記憶装置マあり読書き可能メモリで
構成されている。そしてＰＭには交換処理プログラムお
よび固定データが格納され、ＰＣＭ伝送路障害時等ＲＣ
ＣがこのプログラムによりＴＭの一時データを使用して
交換処理を進めている。ソフトウエアバグに対して、Ｐ
Ｍは読出し専用メモリを用いた装置であるためバグによ
る誤書込処理により記憶内容が破壊されることはない。
一方ＴＭについては、バグにより記憶内容の破壊が生じ
プログラム暴走を起こし得るが暴走検出後、全ＴＭ領域
を消去することにより、また不可避的に初期設定を必要
とする一時データについてはＰＭに前記データの初期デ
ータを持つことにより対処している。しかし、読出し専
用メモリは読書き可能メモリと比較して一般に高価であ
り小局においては経済的に適当とは言えない。
理装置の機能が停止することがある。この対策として本
発明の対象とするような親局交換機とＰＣＭ伝送路のみ
で接続され、さらにその伝送路障害時等、遠隔局加入者
相互間の接続を行なう遠隔局処理装置を有する遠隔局に
おいては、第１図に示す記憶装置構成をとり対処してい
る。第１図は遠隔局中央処理装置ＲＣＣにおけるソフト
ウエアバグに対する記憶装置構成を示している。図にお
いて、ＰＭは固定記憶装置であり読出し専用メモリで構
成され、ＴＭは一時記憶装置マあり読書き可能メモリで
構成されている。そしてＰＭには交換処理プログラムお
よび固定データが格納され、ＰＣＭ伝送路障害時等ＲＣ
ＣがこのプログラムによりＴＭの一時データを使用して
交換処理を進めている。ソフトウエアバグに対して、Ｐ
Ｍは読出し専用メモリを用いた装置であるためバグによ
る誤書込処理により記憶内容が破壊されることはない。
一方ＴＭについては、バグにより記憶内容の破壊が生じ
プログラム暴走を起こし得るが暴走検出後、全ＴＭ領域
を消去することにより、また不可避的に初期設定を必要
とする一時データについてはＰＭに前記データの初期デ
ータを持つことにより対処している。しかし、読出し専
用メモリは読書き可能メモリと比較して一般に高価であ
り小局においては経済的に適当とは言えない。
さらに新サービスの追加並びに加入者データの変更等の
ように固定記憶装置に格納されるプログラムやデータの
変更も容易ではなく保守上最良のものとは言えない。本
発明の目的は前述した問題を解決した遠隔局処理装置初
期設定方式を提供することにある。
ように固定記憶装置に格納されるプログラムやデータの
変更も容易ではなく保守上最良のものとは言えない。本
発明の目的は前述した問題を解決した遠隔局処理装置初
期設定方式を提供することにある。
前記目的を達成するために本発明による遠隔局処理装置
初期設定方式は遠隔局処理装置の主記憶装置を全て読書
き可能メモリで構成し、さらに、ソフトウエアバグに起
因する記憶内容の破壊による前記主記憶装置の初期設定
手段として、親局交換機に遠隔局交換処理プログラムお
よび固定・半固定データを記憶するフアイルメモリを持
ち、このフアイルメモリ内の遠隔局交換処理プログラム
および固定・半固定データの遠隔局への伝送制御手段並
びに前記プログラムおよび前記データの受信制御および
前記主記憶装置への書込制御手段を設けることにより、
親局交換機からの制御により遠隔局処理装置の初期設定
が行なえるように構成してある。なお親局交換機に持つ
フアイルメモリは親局主記憶装置のバツクアツプデータ
等を記憶する大容量記憶装置の使用が可能となるため、
遠隔局で必要とするプログラムおよびデータの追加によ
る経済性の悪化は無視できる。
初期設定方式は遠隔局処理装置の主記憶装置を全て読書
き可能メモリで構成し、さらに、ソフトウエアバグに起
因する記憶内容の破壊による前記主記憶装置の初期設定
手段として、親局交換機に遠隔局交換処理プログラムお
よび固定・半固定データを記憶するフアイルメモリを持
ち、このフアイルメモリ内の遠隔局交換処理プログラム
および固定・半固定データの遠隔局への伝送制御手段並
びに前記プログラムおよび前記データの受信制御および
前記主記憶装置への書込制御手段を設けることにより、
親局交換機からの制御により遠隔局処理装置の初期設定
が行なえるように構成してある。なお親局交換機に持つ
フアイルメモリは親局主記憶装置のバツクアツプデータ
等を記憶する大容量記憶装置の使用が可能となるため、
遠隔局で必要とするプログラムおよびデータの追加によ
る経済性の悪化は無視できる。
さらに遠隔局交換処理プログラムおよびデータの伝送制
御手段並びに受信制御手段は、近年公知のマイクロプロ
セツサを使用した論理回路により経済的損失も少なく実
現可能である。以下図面等を参照して本発明方式をさら
に詳しく説明する。
御手段並びに受信制御手段は、近年公知のマイクロプロ
セツサを使用した論理回路により経済的損失も少なく実
現可能である。以下図面等を参照して本発明方式をさら
に詳しく説明する。
第２図は本発明による遠隔局制御方式を適用した装置の
構成図である。
構成図である。
この装置では親局交換機と遠隔局は２４ＣＨ−ＰＣＭ伝
送路１本で接続されている。第２図において１は親局交
換機、２は遠隔局、３は遠隔局処理装置を示し、ＳＵＢ
は加入者電話器、ＬＣは加入者回路、ＬＳＷは１２０回
線を２４回線に集線する集線装置である。
送路１本で接続されている。第２図において１は親局交
換機、２は遠隔局、３は遠隔局処理装置を示し、ＳＵＢ
は加入者電話器、ＬＣは加入者回路、ＬＳＷは１２０回
線を２４回線に集線する集線装置である。
ＣＯＤＥＣは２４回線アナログ音声信号の標本化、符号
化およノびＰＣＭデイジタル信号の復号化を行なう２４
多重の符号化・復号化回路である。
化およノびＰＣＭデイジタル信号の復号化を行なう２４
多重の符号化・復号化回路である。
ＭＵＸは２４多重のデイジタル信号を多重化する多重化
回路、ＤＭＵＸはＭＵＸとは逆の多重分離を行なう多重
分離回路、ＴＳＷは読書き可能な高速メモリで構成され
る時分割スイツチあるいは高速切替ゲートで構成される
空間分割スイツチまたは両スイツチの組合せで構成され
る通話装置を示す。ＤＴＩはＰＣＭ伝送路インターフエ
イス回路であり、音声信号へ制御信号の挿入および抜き
取りを行なう。またＳＰＣおよびＲＳＰＣは通話装置Ｔ
ＳＷおよび後述する制御回路ＣＴおよびＲＣＴを制御す
る通話路制御装置である。ＲＣＣは遠隔局中央処理装置
、ＭＭは主記憶装置、ＲＭＭは遠隔局主記憶装置、ＤＣ
Ｈはデータチヤネル制御装置、ＤＲは不揮発性の大容量
記憶装置でＭＭのバツクアツプデータおよびＲＭＭに必
要なプログラムおよびデータ等が格納されている。ＣＴ
はＳＰＣを通して送られてくる遠隔局制御情報の送信制
御、遠隔局からの加入者変化検出情報等の受信制御を行
なうマイクロプロセツサ使用の制御回路である。ＲＣＴ
は親局交換機またはＲＣＣとの制御情報の送受信制御、
受信情報のＬＳＷおよびＬＣへ対する実行制御、ＬＣの
変化検出、親局交換機から遠隔局処理装置への制御情報
のインターフエイス制御を行なうマイクロプロセツサ使
用の遠隔局制御回路である。ＩＰＣは遠隔局交換処理プ
ログラムおよび固定・半固定データのＲＭＭへの書込制
御を行なうプログラムを記憶する読出し専用メモリおよ
び前記書込制御プログラムのＲＭＭへの転送制御回路か
ら成る初期設定回路である。さらにＣＣは中央処理装置
であつて、遠隔局内に置かれている遠隔局プログラム暴
走検出回路（図示されていない）からの制御情報により
または遠隔局処理装置の正常性確認試験等によりＲＣＣ
の暴走を検出した場合に初期設定制御情報をＣＴへ送出
する。それと共に０Ｒに格納されている遠隔局交換処理
プログラムおよび固定・半固定データを読出し、順次Ｃ
ＴへＲＭＭ書込制御情報として送出する。さらに、前記
プログラムおよびデータの転送終了時、転送終了制御情
報を送出する。次に、親局交換機と遠隔局間の制御情報
の伝送制御方式について説明する。
回路、ＤＭＵＸはＭＵＸとは逆の多重分離を行なう多重
分離回路、ＴＳＷは読書き可能な高速メモリで構成され
る時分割スイツチあるいは高速切替ゲートで構成される
空間分割スイツチまたは両スイツチの組合せで構成され
る通話装置を示す。ＤＴＩはＰＣＭ伝送路インターフエ
イス回路であり、音声信号へ制御信号の挿入および抜き
取りを行なう。またＳＰＣおよびＲＳＰＣは通話装置Ｔ
ＳＷおよび後述する制御回路ＣＴおよびＲＣＴを制御す
る通話路制御装置である。ＲＣＣは遠隔局中央処理装置
、ＭＭは主記憶装置、ＲＭＭは遠隔局主記憶装置、ＤＣ
Ｈはデータチヤネル制御装置、ＤＲは不揮発性の大容量
記憶装置でＭＭのバツクアツプデータおよびＲＭＭに必
要なプログラムおよびデータ等が格納されている。ＣＴ
はＳＰＣを通して送られてくる遠隔局制御情報の送信制
御、遠隔局からの加入者変化検出情報等の受信制御を行
なうマイクロプロセツサ使用の制御回路である。ＲＣＴ
は親局交換機またはＲＣＣとの制御情報の送受信制御、
受信情報のＬＳＷおよびＬＣへ対する実行制御、ＬＣの
変化検出、親局交換機から遠隔局処理装置への制御情報
のインターフエイス制御を行なうマイクロプロセツサ使
用の遠隔局制御回路である。ＩＰＣは遠隔局交換処理プ
ログラムおよび固定・半固定データのＲＭＭへの書込制
御を行なうプログラムを記憶する読出し専用メモリおよ
び前記書込制御プログラムのＲＭＭへの転送制御回路か
ら成る初期設定回路である。さらにＣＣは中央処理装置
であつて、遠隔局内に置かれている遠隔局プログラム暴
走検出回路（図示されていない）からの制御情報により
または遠隔局処理装置の正常性確認試験等によりＲＣＣ
の暴走を検出した場合に初期設定制御情報をＣＴへ送出
する。それと共に０Ｒに格納されている遠隔局交換処理
プログラムおよび固定・半固定データを読出し、順次Ｃ
ＴへＲＭＭ書込制御情報として送出する。さらに、前記
プログラムおよびデータの転送終了時、転送終了制御情
報を送出する。次に、親局交換機と遠隔局間の制御情報
の伝送制御方式について説明する。
第３図は公知のＰＣＭ−２４伝送方式のフレ一ム構成を
示したものであり、２４チヤネル（２４×８ビツト）に
同期信号１ビツトを付加した１９３ビツトで１フレーム
を構成し、さらに１２フレームで１マルチフレームを構
成している。
示したものであり、２４チヤネル（２４×８ビツト）に
同期信号１ビツトを付加した１９３ビツトで１フレーム
を構成し、さらに１２フレームで１マルチフレームを構
成している。
制御情報は６フレーム毎に各チヤネルの第８ビツトを盗
用することにより３２Ｋｂ／Ｓのスピードで送受信され
ている。第４図にＰＣＭ−２４伝送方式を使用した制御
情報の構成図を示す。
用することにより３２Ｋｂ／Ｓのスピードで送受信され
ている。第４図にＰＣＭ−２４伝送方式を使用した制御
情報の構成図を示す。
第４図でＣＭＤは制御情報の種別を表わすコマンド部、
ＤＡＴＡはデータ部、ＣＲＣはＰＣＭ伝送誤り検出のた
めにハードで付加する誤り検出データ部で、ＰＣＭ伝送
方式において公知のものである０本実施例においては、
２４チヤネルの制御信号ビツトを使用して２４ビツト／
語の制御情報を作成し、ＣＴ．ｌ５ＲＣＴ間の情報転送
を行なう。
ＤＡＴＡはデータ部、ＣＲＣはＰＣＭ伝送誤り検出のた
めにハードで付加する誤り検出データ部で、ＰＣＭ伝送
方式において公知のものである０本実施例においては、
２４チヤネルの制御信号ビツトを使用して２４ビツト／
語の制御情報を作成し、ＣＴ．ｌ５ＲＣＴ間の情報転送
を行なう。
つまりＣＣからＣＴへ対し送られてくる各制御情報はＣ
Ｔで第４図の制御情報に構成され、ＤＴＩにおいてＰＣ
Ｍ伝送路に挿入される。ＲＣＴはＤＴＩにおいて抜き取
られた制御情報を受信し、ＣＭＤ（５ビツト）を解析後
、前記制御情報に従つた各実行制御を行なう。またＬＣ
の変化検出等遠隔局から親局へ転送される情報も同様な
方法で伝送制御がなされる。ＲＣＴにおいて初期設定制
御情報を検出した時はＩＰＣへ対し起動信号を送出する
。
Ｔで第４図の制御情報に構成され、ＤＴＩにおいてＰＣ
Ｍ伝送路に挿入される。ＲＣＴはＤＴＩにおいて抜き取
られた制御情報を受信し、ＣＭＤ（５ビツト）を解析後
、前記制御情報に従つた各実行制御を行なう。またＬＣ
の変化検出等遠隔局から親局へ転送される情報も同様な
方法で伝送制御がなされる。ＲＣＴにおいて初期設定制
御情報を検出した時はＩＰＣへ対し起動信号を送出する
。
また、製書込制御情報および転送終了制御情報検出時は
ＲＣＴの対ＲＳＰＣバツフアへＤＡＴＡ（１６ビツト）
のみ順次積込み、ＲＳＰＣからの読出し要求信号受信時
にＤＡＴＡを１語ＲＳＰＣへ送出する。ＲＣＴから起動
を受けたＩＰＣの動作を第５図を使用して説明する。第
５図は初期設定回路１ＰＣの構成図であり、ＳＲＳＴは
前述したＲＣＴからの起動信号（Ｃ）を受信し、ＲＣＣ
およびＲＳＰＣへリセツト信号（ＲＣおよびＲＳ）を送
出するりセツト信号送出回路、ＩＣＴＬは初期設定制御
回路であり、各回路へのタイミングパルスを作成する。
ＲＣＴの対ＲＳＰＣバツフアへＤＡＴＡ（１６ビツト）
のみ順次積込み、ＲＳＰＣからの読出し要求信号受信時
にＤＡＴＡを１語ＲＳＰＣへ送出する。ＲＣＴから起動
を受けたＩＰＣの動作を第５図を使用して説明する。第
５図は初期設定回路１ＰＣの構成図であり、ＳＲＳＴは
前述したＲＣＴからの起動信号（Ｃ）を受信し、ＲＣＣ
およびＲＳＰＣへリセツト信号（ＲＣおよびＲＳ）を送
出するりセツト信号送出回路、ＩＣＴＬは初期設定制御
回路であり、各回路へのタイミングパルスを作成する。
ＲＣＭは記憶回路であり、遠隔局交換処理プログラムお
よびデータのＲＭＭへの書込制御を行ブエう書込制御プ
ログラム．が記憶されている読出し専用メモリ回路であ
る。ＣＮＴはカウンタ回路で、ＲＯＭの読出しアドレス
を示す。また、ＲＡＤＲはＲＭＭへの書込アドレスを示
すアドレス回路、ＦＦはＲＯＭからのデータをラツチす
るフリツプフロツプ回路を示す。ＳＲＳＴはＲＣＴから
の起動信号（Ｃ）を受信後、ＲＣＣおよびＲＳＰＣへリ
セツト信号（ＲＣおよびＲＳ）を送出して両装置のりセ
ツトを行なう。また同時にＩＰＣ内各プロツクヘリセツ
ト信号（ＲＥＳＥＴ）を送出する。次にＩＣＴＬに対し
ＲＯＭのデータの転送開始（ＳＴＡＲＴ）を指示し、初
期状態に復帰する。ＩＣＴＬ！″１ｔＣＮＴで示される
読出しアドレス（ＣＯ−Ｃ７）の内容をＲＯＭから読出
し、ＦＦにラツチ（ＣＰ）する。次にＲＭＭ書込信号（
図示されていない）を送出し、ＲＡＤＲで示すＲＭＭ書
込アドレス（ＡＯ−Ａｌ５）にこのデータ（ＤＯ−Ｄｌ
５）を書込む。ＲＭＭから書込終了信号（ＣＹＣＥＮＤ
）を受信後、全データ転送終了信号（ＣＡ）が“１”の
ときはＲＣＣを前記データ格納開始アドレスより実行さ
せる初期設定スタート信号（ＳＴ）をＲＣＣへ送出する
。転送未終了（ＣＡ＝０）のときはＣＮＴおよびＲＡＤ
Ｒの更新（ＵＰ）を行ない、次アドレスに対する処理へ
移る０上記ＲＯＭからの読出しおよびＲＭＭの書込み動
作を繰り返し、前記書込制御プログラムを掛へ順次転送
する。
よびデータのＲＭＭへの書込制御を行ブエう書込制御プ
ログラム．が記憶されている読出し専用メモリ回路であ
る。ＣＮＴはカウンタ回路で、ＲＯＭの読出しアドレス
を示す。また、ＲＡＤＲはＲＭＭへの書込アドレスを示
すアドレス回路、ＦＦはＲＯＭからのデータをラツチす
るフリツプフロツプ回路を示す。ＳＲＳＴはＲＣＴから
の起動信号（Ｃ）を受信後、ＲＣＣおよびＲＳＰＣへリ
セツト信号（ＲＣおよびＲＳ）を送出して両装置のりセ
ツトを行なう。また同時にＩＰＣ内各プロツクヘリセツ
ト信号（ＲＥＳＥＴ）を送出する。次にＩＣＴＬに対し
ＲＯＭのデータの転送開始（ＳＴＡＲＴ）を指示し、初
期状態に復帰する。ＩＣＴＬ！″１ｔＣＮＴで示される
読出しアドレス（ＣＯ−Ｃ７）の内容をＲＯＭから読出
し、ＦＦにラツチ（ＣＰ）する。次にＲＭＭ書込信号（
図示されていない）を送出し、ＲＡＤＲで示すＲＭＭ書
込アドレス（ＡＯ−Ａｌ５）にこのデータ（ＤＯ−Ｄｌ
５）を書込む。ＲＭＭから書込終了信号（ＣＹＣＥＮＤ
）を受信後、全データ転送終了信号（ＣＡ）が“１”の
ときはＲＣＣを前記データ格納開始アドレスより実行さ
せる初期設定スタート信号（ＳＴ）をＲＣＣへ送出する
。転送未終了（ＣＡ＝０）のときはＣＮＴおよびＲＡＤ
Ｒの更新（ＵＰ）を行ない、次アドレスに対する処理へ
移る０上記ＲＯＭからの読出しおよびＲＭＭの書込み動
作を繰り返し、前記書込制御プログラムを掛へ順次転送
する。
ＲＣＣはＩＰＣからの初期設定スタート信号により、Ｒ
ＭＭ内において前記書込制御プログラムを実行し、親局
交換機から送られてきて、ＲＣＴの対ＲＳＰＣバツフア
に積込まれている遠隔局交換処理プログラムおよび固定
・半固定データをＲＳＰＣを通して読出し、前記書込制
御プログラムで定められているアドレスから順次書込ん
で行く。
ＭＭ内において前記書込制御プログラムを実行し、親局
交換機から送られてきて、ＲＣＴの対ＲＳＰＣバツフア
に積込まれている遠隔局交換処理プログラムおよび固定
・半固定データをＲＳＰＣを通して読出し、前記書込制
御プログラムで定められているアドレスから順次書込ん
で行く。
遠隔局交換処理プログラム転送の終了を示す転送終了制
御情報を受信することにより、前記書込制御プログラム
は前記遠隔局交換処理プログラムへ制御を渡し、遠隔局
処理装置の初期設定を終了する。以上、本発明方式によ
る初期設定方式の実施例について説明してきたが、それ
以外に、遠隔局加入者データの変更等遠隔局主記憶装置
の固定・半固定データ並びにプログラムの書替えを行な
うときにも本発明は適用されるものである。
御情報を受信することにより、前記書込制御プログラム
は前記遠隔局交換処理プログラムへ制御を渡し、遠隔局
処理装置の初期設定を終了する。以上、本発明方式によ
る初期設定方式の実施例について説明してきたが、それ
以外に、遠隔局加入者データの変更等遠隔局主記憶装置
の固定・半固定データ並びにプログラムの書替えを行な
うときにも本発明は適用されるものである。
以上説明したように本発明方式をＰＣＭ伝送路のみで親
局交換機と接続され、さらに、通常は前記伝送路を通し
て親局交換機の制御により交換処理を行ない、前記伝送
路障害時等は遠隔局内蓄積プログラム方式の交換処理装
置により制御される遠隔局制御システムに適用すること
により、経済的効果の大きいシステムを実現することが
可能である。
局交換機と接続され、さらに、通常は前記伝送路を通し
て親局交換機の制御により交換処理を行ない、前記伝送
路障害時等は遠隔局内蓄積プログラム方式の交換処理装
置により制御される遠隔局制御システムに適用すること
により、経済的効果の大きいシステムを実現することが
可能である。
第１図は従来の遠隔局処理装置の中央処理装置に対する
記憶装置構成図、第２図は本発明方式を適用した遠隔局
制御システムの実施例の構成図、第３図はＰＣＭ−２４
伝送方式のフレーム構成図、第４図はＰＣＭ−２４伝送
方式を使用した制御情報の構成図、第５図は初期設定回
路の構成図であるＯ１：親局交換機、２：遠隔局、３：
遠隔局処理装置、ＲＣＣ：遠隔局中央処理装置、ＰＭ：
固定記憶装置、ＴＭ：ー時記憶装置、ＳＵＢ：加入者電
話器、ＬＣ：加入者回路、ＬＳＷ：集線装置、ＣＯＤＥ
Ｃ：符号化・復号化回路、ＭＵＸ：多重化回路、ＤＭＵ
Ｘ：多重分離回路、ＴＳＷ：通話装置、ＳＰＣ：通話路
制御装置、ＲＳＰＣ：遠隔局通話路制御装置、ＤＴＩ：
ＰＣＭ伝送路インターフエイス回路、ＭＭ：主記憶装置
、ＲＭＭ：遠隔局主記憶装置、ＤＣＨ：データチヤネル
制御装置、ＤＲ：大容量記憶装置、ＣＴ：制御回路、Ｒ
ＣＴ：遠隔局制御回路、ＩＰＣ：初期設定回路、ＣＣ：
中央処理装置、ＣＭＤ：コマンド部、ＤＡＴＡ：データ
部、ＣＲＣ：誤り検出データ部、ＳＲＳＴ：リセツト信
号送出回路、ＩＣＴＬ：初期設定制御回路、ＲＯＭ：記
憶回路、ＣＮＴ：カウンタ回路、ＲＡＤＲ：アドレス回
路、ＦＦ：フリツプフロツプ回路。
記憶装置構成図、第２図は本発明方式を適用した遠隔局
制御システムの実施例の構成図、第３図はＰＣＭ−２４
伝送方式のフレーム構成図、第４図はＰＣＭ−２４伝送
方式を使用した制御情報の構成図、第５図は初期設定回
路の構成図であるＯ１：親局交換機、２：遠隔局、３：
遠隔局処理装置、ＲＣＣ：遠隔局中央処理装置、ＰＭ：
固定記憶装置、ＴＭ：ー時記憶装置、ＳＵＢ：加入者電
話器、ＬＣ：加入者回路、ＬＳＷ：集線装置、ＣＯＤＥ
Ｃ：符号化・復号化回路、ＭＵＸ：多重化回路、ＤＭＵ
Ｘ：多重分離回路、ＴＳＷ：通話装置、ＳＰＣ：通話路
制御装置、ＲＳＰＣ：遠隔局通話路制御装置、ＤＴＩ：
ＰＣＭ伝送路インターフエイス回路、ＭＭ：主記憶装置
、ＲＭＭ：遠隔局主記憶装置、ＤＣＨ：データチヤネル
制御装置、ＤＲ：大容量記憶装置、ＣＴ：制御回路、Ｒ
ＣＴ：遠隔局制御回路、ＩＰＣ：初期設定回路、ＣＣ：
中央処理装置、ＣＭＤ：コマンド部、ＤＡＴＡ：データ
部、ＣＲＣ：誤り検出データ部、ＳＲＳＴ：リセツト信
号送出回路、ＩＣＴＬ：初期設定制御回路、ＲＯＭ：記
憶回路、ＣＮＴ：カウンタ回路、ＲＡＤＲ：アドレス回
路、ＦＦ：フリツプフロツプ回路。
Claims (1)
- １ ＰＣＭ伝送路のみで親局交換機と接続され、通常は
前記伝送路を通して親局交換機の制御により交換処理を
行ない、前記伝送路障害時等には遠隔局内に持つ蓄積プ
ログラム制御方式の遠隔局処理装置により制御され、さ
らに読書き可能なメモリを前記遠隔局処理装置の主記憶
装置とする遠隔局制御方式において、親局交換機に遠隔
局主記憶装置に必要とされる遠隔局交換処理プログラム
および固定・半固定データを記憶するファイルメモリ、
さらにこのファイルメモリの前記データを遠隔局へ転送
する伝送制御手段を設け、遠隔局には前記データを受信
する伝送制御手段および前記データを主記憶装置に書込
む制御機能を持つプログラムを記憶する読出し専用メモ
リと前記メモリ内容を主記憶装置へ転送制御する手段を
設け、さらに、遠隔局中央処理装置が前記プログラムを
主記憶装置において実行することにより遠隔局交換処理
プログラムおよび固定・半固定データを前記主記憶装置
へ書込むように構成したことを特徴とする遠隔局処理装
置初期設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2473379A JPS596554B2 (ja) | 1979-03-02 | 1979-03-02 | 遠隔局処理装置初期設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2473379A JPS596554B2 (ja) | 1979-03-02 | 1979-03-02 | 遠隔局処理装置初期設定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55117396A JPS55117396A (en) | 1980-09-09 |
| JPS596554B2 true JPS596554B2 (ja) | 1984-02-13 |
Family
ID=12146343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2473379A Expired JPS596554B2 (ja) | 1979-03-02 | 1979-03-02 | 遠隔局処理装置初期設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596554B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6345359U (ja) * | 1986-09-11 | 1988-03-26 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2792093B2 (ja) * | 1989-04-18 | 1998-08-27 | 日本電気株式会社 | リモートライン方式 |
-
1979
- 1979-03-02 JP JP2473379A patent/JPS596554B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6345359U (ja) * | 1986-09-11 | 1988-03-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55117396A (en) | 1980-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4862451A (en) | Method and apparatus for switching information between channels for synchronous information traffic and asynchronous data packets | |
| KR960003503B1 (ko) | 정보 전송 장치 및 정보 전송 장치 동작 방법 | |
| US4695952A (en) | Dual redundant bus interface circuit architecture | |
| US4791639A (en) | Communications switching system | |
| US5375119A (en) | Method for handling data transmission frames of variable length with a channel controller and for writing them to a cyclic buffer memory | |
| US4160127A (en) | Time-slot interchange with protection switching | |
| US5208803A (en) | Circuit for testing digital lines | |
| CZ285106B6 (cs) | Způsob přenosu dat z periferie do radiotelefonu a zařízení k provádění způsobu | |
| US4841513A (en) | Sequential buffer device | |
| KR920005216B1 (ko) | 저장 프로그램 제어식 통신시스템 및 그 작동방법 | |
| JPS596554B2 (ja) | 遠隔局処理装置初期設定方式 | |
| RU97114237A (ru) | Способ и система для мультиплексирования/демультиплексирования элемента межпроцессорного обмена в режиме асинхронной передачи при обмене в режиме асинхронной передачи | |
| US4333175A (en) | Telephone system using pulse code modulated subscriber lines | |
| CA1071742A (en) | Digital switching centre | |
| GB1560205A (en) | Signal transfer system for the division switching centres | |
| US7467179B2 (en) | Backplane architecture for a data server | |
| RU2180992C2 (ru) | Переключатель с однобитовым разрешением | |
| SU1389011A1 (ru) | Коммутатор | |
| JP2739528B2 (ja) | Ｓｄ信号データのｔｓｓｉ保証方式 | |
| JP3123929B2 (ja) | データ蓄積再生システム | |
| JPS60137197A (ja) | 通話路根定接続方式 | |
| JP2576580B2 (ja) | 時分割交換機における交信中呼の救済方式 | |
| US4195205A (en) | Signal transfer system for time division switching systems | |
| JPH0417599B2 (ja) | ||
| US4187402A (en) | Method of controlling channel assignment in a time division multiplexing network |