SU1608746A1 - Запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике. Целью изобретени   вл етс  расширение области применени  путем обеспечени  работы устройства в качестве внешнего энергонезависимого запоминающего устройства, энергонезависимого оперативного запоминающего устройства или энергонезависимого посто нного запоминающего устройства. Устройство содержит блок пам ти 1, блок управлени  2, дешифратор номера страницы 4, блок сопр жени  6, подключенный к магистрали ЭВМ 7, блок коммутации 8, элементы односторонней проводимости 9 - 11, резервный источник питани  12. Изобретение позвол ет уменьшить номенклатуру устройств, подключаемых к ЭВМ, а также переставл ть платы запоминающих устройств из одного конструктивного места в другое без потери информации. 2 ил., 2 табл.

Description

/V

СЛ

О5 О 00

4

05

Изобретение относитс  к вычислительной технике, в частности к запоминающим устройствам.

Целью изобретени   вл етс  расширение области применени  устройства за счет обеспечени  работы устройства в качестве внешнего энергонезависимого запоминающего устройства, энергонезависимого оперативного запоминающего устройства и энергонезависимого посто нного запоминающего устройства.

На фиг. 1 изображена структурна  схема предлагаемого устройства; на фиг. 2 - структурна  схема блока коммутации.

Запоминающее устройство содержит блок 1 пам ти, блок 2 управлени , первую схему 3 сравнени , дешифратор 4 номера страницы, формирователь 5 и блок 6 сопр жени , группа информационных входов которого подсоединена к магистрали ЭВМ 7, блок 8 коммутации, первый 9, второй 10 и третий 11 элементы односторонней проводимости, резервный источник 12 питани , мультиплексор 13 выборки страницы.

Блок 2 управлени  содержит первый 14 и второй 15 блоки логики, первый 16 и второй 17 триггеры, первую схему 3 сравнени , формирователь 5 и элемент 18 задержки.

Алгоритм функционировани  первого 14 и второго 15 блоков логики приведен в табл. 1 и 2 соответственно, где X - любое значение сигнала.

Элемент 18 задержки содержит четвертый элемент 19 односторонней проводимости , накопительный элемент 20 и ограничительный элемент 21.

Блок 8 коммутации содержит дешиф-. ратор 22 адреса, мультиплексор 23 каналов, первый 24, второй 25, третий 26 и четвертый 27 регистры обмена, вторую схему 28 сравнени  и блок 29 приема-выдачи данных , входами-выходами которого  вл ютс  двунаправленные каналы 1-4 блока 8 коммутации .

Блок 8 коммутации может быть выполнен на базе микросхемы К1802ВВ1. Первый 14 и второй 15 блоки логики могут быть выполнены на базе микросхем К155РЕЗ. Блок пам ти выполнен на базе микросхем пам ти статического типа К 537РУЗА. Магистраль ЭВМ 7 представл ет собой унифицированную систему св зей и сигналов между процессором (не показан) и подключенными к нему устройствами.

В первом режиме работы запоминающее устройство функционирует как внешнее энергонезависимое запоминающее устройство (ВЭЗУ) с информационной емкостью, определ емой количеством устройств (плат), подключенных к магистрали ЭВМ 7. На одной плате может быть размешен объем пам ти до 64 кбайт, т.е. при установке восьми устройств максимальна  информационна  емкость составл ет 512 кбайт.

Во втором режиме работы устройство функционирует, как энергонезависимое оперативное запоминающее устройство (ЭОЗУ) с максимальной информационной емкостью 56 Кбайт. При работе в режиме ВЭЗУ устройством реализован метод базового регистра и «окна. Одновременно . на магистрали ЭВМ 7 может находитьс  число устройств ВЭЗУ, определ емое числом

Q информационных разр дов, отведенных дл  определени  номера устройства (платы), каждое из которых имеет один и тот же адрес базового регистра и «окна размером 128 16-разр дных  чеек, расположенных в адресном пространстве в области внешних

5 устройств. Адрес базового регистра и «окна задаютс  перемычками на плате (не показаны ).

Адрес  чейки ВЭЗУ формируетс  из но0 мера платы (младшие разр ды содержимого базового регистра) восьми старших разр дов содержимого базового регистра и восьми младщих разр дов адреса  чейки «окна. Номер платы задаетс  перемычками на плате (не показаны). Таким образом,

5 сформированный адрес  чейки ВЭЗУ содержит 16+Т разр дов, где Т - число разр дов , отведенное дл  передачи кода номера платы, что позвол ет при и установке восьми плат иметь объем ВЭЗУ 512 кбайт. При включении питани  блок питани  (не показано) выставл ет сигнал «КПост - посто нное напр жение в норме единичным уровнем, который поступает с магистрали ЭВМ 7 .в блок 6 сопр жени  и далее по линии «Пост также единичным уровнем на вход формировател  5 и на управл ющий вход дещифратора 4 номера банка и подготавливает его работу. Затем процессор выставл ет на магистраль ЭВМ 7 сигнал «Сброс - сигнал начальной установки активным нулевым уровнем, который через

0 блок 6 сопр жени  по линии «Сброс поступает на динамический вход первого триггера 16 и по переходу сигнала «Сброс обратно из нулевого уровн  в единичный , в зависимости от установленного

g уровн  сигнала на информационном входе первого триггера 16, который устанавливаетс  при помощи перемычки на плате (не показан), взводит или сбрасывает первый триггер 16. При этом, если первый триггер 16 взведен, т.е. установлен в единич0 ное состо ние, указанное устройство будет активным на магистрали ЭВМ 7, что свидетельствует о том, что из N устройств, где N - число запоминающих устройств (плат), подключенных к магистрали ЭВМ 7, при обращении в цикле «Ввод ответит

5 всегда активное устройство (плата) пассивно , в цикле «Ввод оно не ответит. При этом на магистрали активным может быть только одно устройство.

5

Ь

случае необходимости обращени  к naccpiBHOMy устройству выполн етс  цикл I дл  записи новой информации в реги):тр страницы, т.е. первый регистр 24 адрес регистра страницы при этом в четвертом регистре 27 обмена того, сигнал «Сброс дл  обраще- к пассивным устройствам необходимо 13р ды 0-2 регистра страницы запи- номер пассивного устройства, к кото- надо обратитьс . Кроме того, сигнал «C6i|oc с группой управл ющих выходов 6 сопр жени  активным нулевым уров- поступает в первый 14 и второй 15 1 логики и подключает единичным уров- :игнала А10 сигнал управлени  дешиф- 22 адреса и нулевым уровнем All сигнал управлени  дешифрато- 22 адреса, поступающих с первого логики 14, с его седьмого и восьмого выходов на первый и второй входы блока коммутации, при этом так как сигнал синхронизации активного устройства «СИЛ пает из магистрали ЭВМ 7 единичным уровнем через блок 6 сопр жени , а с его упра:(л ющих выходов - на второй блок логики нулевым уровнем, происходит ь информации в первый регистр 24 ia нулевыми уровн ми сигналов М - запись с первой группы ин- входов-выходов старщих раз«Выюд реги :т обмана хран Kpoi ни  в рг сать

POMJ

«C6f

блок|а

нем

блок|н

нем

ратоЬом

сигнала

ром

блок

в

8

с

ПОСТ}

формационных

15

запш

обмена

юрл

рЯДО

Г кого

рали

так

деши с  в

П)

переходу сигнала «СИА из единич- в нулевое состо ние происходит запо1ие адреса, поступающего из магист- ЭВМ 7 в третий регистр 26 обмена, 1.ак в это врем  сигналы управлени  {оратором адреса 22 А11 и А10 наход т-, дикичном состо нии.

В

етс  А10

:лучае, если поступающий адрес  вл - лдресом регистра страницы, то сигнал принимает .единичное состо ние, АИ - нулевэе и происходит подключение к первой rf уппе информационных входов-выходов блока коммутации 8 первого регистра 24 обмена.

В ;лучае, если поступающий адрес  вл етс  г дресом «Окна, то сигнал А10 принимает пулевое, АИ единичное значение и про- ИСХОД1Т подключение к первой группе информационных входов-выходов блока 8 ком- мутац|ии второго регистра 25 обмена.

:ь с входов блока 8 коммутации ;л етс  .в четвертый регистр 27 так как адрес регистра обмена, ;нного к указанной группе входов, измен етс . Если адрес, записанный в треты м регистре 26 обмена,  вл етс  адре- )егистра страницы, то срабатывает втора; 1 схема 28 сравнени  блока 8 ком- мутащи и сигналы ФО, Ф1, Ф2, ФЗ выставл ютс  единичным уровнем. Если же адрес, записанный в третьем регистре 26 обмена, с  адресом «Окна, то единичное

состо ние примут сигналы Ф2 и ФЗ. Далее первый блок 14 логики в случае, если записанный в третий регистр 26 обмена адрес  вл етс  адресом регистра страницы, вы- 5 ставл ет на свой четвертый выход единичный уровень сигнала - сигнал управлени , первой схемой 3 сравнени , который по линии поступает на вход первой схемы 3 сравнени  и разрещает ее Q работу в режиме определени  равенства кодов, поступающих на ее первую и вторую группы информационных входов. В случае , если записанный в третий регистр 26 обмена адрес  вл етс  адресом регистра «Окна, то первый блок 4 логики выстав- 15 л ет на свой щестой выход нулевой уровень сигнала «128 - сигнал выборки регистра «Окна, который по линии «128 поступает на четвертый вход второго блока 15 логики и подготавливает выборку сиг- налов: «СИПЗ - сигнал синхронизации пассивн ого устройства до задержки, необходимой дл  согласовани  обмена по времени , «ЗПА - сигнал определени  направлени  передачи через вторую группу информационных входов-выходов блока 8 комму- 25 тации, «МВК и «СКВ - сигналы выборки восьми младших и восьми старших банков пам ти блока 1 пам ти.

В цикле «Ввод в фазе ввода данных процессор (не показан) вырабатывает сигнал «Ввод, который поступает на второй блок 30 15 логики,и, в случае, если идет обращение к регистру страницы, второй блок 16 логики вырабатывает сигнал «ЧТ1 - сигнал чтени  информации в первую группу информационных входов-выходов блока 8 коммутации и считывает из первого регистра 24 обмена 5 данные на магистраль ЭВМ 7. В случае, если идет обращение к  чейкам «Окна, то вырабатываетс  сигнал «МВК, «СВК, «ЧТЬ и «СИПЗ и идет чтение данных через второй регистр 25 обмена, при этом 0 сигналы «МВК, и «СВК поступают на дещифратор 4 номера страницы и вырабатываетс  сигнал разрешени  выбранного банка, из блока 1 считываетс  информаци , адрес которой выставлен первую и вторую группы информационных выходов 5 блока 8 коммутации.

В цикле «Вывод, если идет обращение к регистру страницы и если младщие разр ды данных, поступающие с магистрали ЭВМ 7 через блок 6 сопр жени  на вторую группу

0 информационных входов первой схемы 3 сравнени , совпали с информацией, установленной на первой группе информационных входов первой схемы 3 сравнени , перва  схема 3 сравнени  выдает сигнал «СПД - сигнал совпадени  данных, который посту5 пает на первый 14 и второй 15 блоки логики, и далее первый блок 14 логики выдает сигнал «УЬ - сигнал установки в единичное состо ние первого триггера 16,

нулевым уровнем устанавливает первый триггер 16 в единичное состо ние, если он не был установлен.

Далее вырабатываютс  сигналы «СП 1C («ЗП1М), идет запись информации в первый регистр 24 обмена и готовитс  выдача сигнала «СИПЗ, а на вторую группу информационных выходов блока 8 коммутации выставл етс  адрес - данные, записанные в первый регистр 24 обмена по адресу регистра страницы.

Если младшие разр ды, поступающие на вторую группу информационных входов первой схемы 3 сравнени  не совпадают с информацией, установленной на первой группе входов первой схемы 3 сравнени , то ожидаетс  сигнал «СИП, поступающий с магистрали ЭВМ 7 от платы, на которой данна  информаци  совпала, и если этот «СИП приходит через блок 6 сопр жени  на первый блок 14 логики, то первый блок 14 логики вырабатывает сигнал «УО - сигнал установки в нулевое состо ние первого триггера 16, а затем сбрасывает его.

Если сигнал «СИП из магистрали ЭВМ 7 не проходит (т.е. нет платы с таким номером),то первый триггер 16 не срабатывает и активна  плата остаетс  активной. Если адрес, по которому идет обращение,  вл етс  адресом «Окна, то в цикле «Вывод сигнал «Вывод поступает на первый 14 и второй 15 блоки логики, при этом второй блок 15 логики вырабатывает сигналы «МВК, «СВК, «ЗАП, «ЗП1С, «ЗП1М, «СИПЗ, а информаци , поступающа  с магистрали ЭВМ 7 через второй регистр обмена 25, выдаетс  на вторую группу информационных входов-выходов блока 8 коммутации , а с третьего регистра 26 обмена, выдаетс  на первую группу информационных выходов разр ды адреса «Окна, с нулевого по седьмой, а с первого регистра 24 обмена выдаютс  старшие разр ды содержимого регистра страницы, с восьмого по п тнадцатый, причем разр ды с тринадцатого по п тнадцатый поступают на дешифратор 4 номера страницы.

При поступлении сигналов «МВК, «СВК дешифратор 4 номера банка выдает разрешение выборки на соответствующие страницы пам ти блока 1 пам ти.

В случае, если запоминающее устройство работает в режиме ЭОЗУ, т.е. сигнал «Упр - сигнал выборки режима работы, находитс  в единичном состо нии, то информаци  на вторую группу информационных выходов блока 8 коммутации поступает не из первого регистра 24 обмена, а из третьего регистра 26 обмена, т.е. не производитс  обращение к регистру страницы.

Работа запоминающего устройства в режиме «ЭПЗУ (энергонезависимого посто нного запоминающего устройства) характерна тем, что отсутствует запись в блоке 1 пам ти.

т.е. второй блок 15 логики не вырабатывает сигналов «МВК и «СВК в цикле «Вывод.

В режиме «ЭОЗУ в устройстве преду- смотрена возможность подключени  и отключени  банка пам ти с помощью перемычек (не показаны), подключенных к группе информационных входов мультиплексора выборки страницы 13 (8 страниц по 10 4кх16).

Сигналы, поступающие на первую группу входов первого блока 14 логики позвол ют выделить область системного ОЗУ, предназначенную дл  работы с вычислительными устройствами (не показаны).

Питание в блок 1 пам ти подаетс  от щины питани  ЭВМ4-5В или от щины питани  ЭВМ4-БАТ, либо от установленного на плату резервного источника 12 питани .

Использование изобретени  позволит 20 уменьшить номенклатуру устройств, подключаемых к ЭВМ за счет использовани  устройства в качестве ВЭЗУ, ЭПЗУ или ЭОЗУ, а также позволит переставл ть платы запоминающих устройств из одного конструктивного места в другое без потери инфор- 25 мации.

Claims (1)

1. Формула изобретени 

   Запоминающее устройство, содержащее блок пам ти, блок управлени , дешифратор номера страницы, выходы которого соединены с входами выборки страниц блока пам ти , отличающеес  тем, что, с целью расширени  области применени  устройства путем обеспечени  работы устройства в ка- честве энергонезависимого запоминающего устройства или энергонезависимого оперативного .запоминающего устройства, или энергонезависимого посто нного запоминающего устройства, в него введены блок коммутации , мультиплексор выбора страницы

   0 блока пам ти, три элемента односторонней проводимости, резервный источник питани , информационные входы-выходы первой группы блока коммутации  вл ютс  информационными входами-выходами устройства, информационные входы-выходы второй группы блока коммутации соединены с информационными входами-выходами блока пам ти, выходы первой группы блока коммута/хии соединены с входами выбора первой группы блока управлени  и адресными входами

   Q первой группы блока пам ти, выходы второй группы блока коммутации соединены с соответствующими адресными входами второй группы блока пам ти, входами дешифратора номера страницы и с входами первой группы мультиплексора выбора страницы, входы

   5 второй группы которого  вл ютс  входами установки кода выбранных страниц устройства, выходы третьей группы блока коммутации соединены с входами выбора команд второй

   группы; блока управлени , входы третьей группы блока управлени   вл ютс  входами

   выбора

   кода номера блока управлени   вл ютс  входами установки кода номера устройства, вхо- ронизации блока управлени   вл ют- вл ющими входами устройства и соеДЫ СИИ)

   с  упра динены входам номера

   номера устройства, входы установки

   с соответствующими управл ющими -I блока коммутации, дешифратора страницы и блока пам ти, управл ющие выходы блока управлени  соединены с соответствующими управл ющими входам 1 блока коммутации и дешифра

     группа

   3-  Вх 2 3-  группагруппа

   Грутты i

   Входы

   Группа

   тора номера страницы, выход мультиплексора выбора страницы соединены с входами выборки блока управлени , вход установки режима которого  вл етс  входом установки режима устройства, выход синхронизации блока управлени   вл етс  выходом синхронизации устройства, вход питани  блока пам ти соединен с выходами элементов односторонней проводимости, выходы которых подключены соответственно к выходам резервного источника питани  и к первой и второй щинам питани  устройства.

   Таблица 1 СОЗУ I Ф к

   Фикс Упр А10 АИ УО I У1 1сОЗУ|ф кс 1128 | А-8

   3-  1-  Входы груп- группа па

   1 I 1

   1 1 1 1 1 1 1 О О 1

   Выходы

   о

   О О О 1 О О О О

   о о о о

   ТаСлица2

   ПЗУ-- ОЗУ| СИПЗ СВК МВК сип I СИПЗ 4т ll Зп1м Зп1с| Зап MBKJCBK

   О О l 1 1 1111 V

   11111 11000 11111

   Входы

   Выходы