JPS60254735A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60254735A JPS60254735A JP59111444A JP11144484A JPS60254735A JP S60254735 A JPS60254735 A JP S60254735A JP 59111444 A JP59111444 A JP 59111444A JP 11144484 A JP11144484 A JP 11144484A JP S60254735 A JPS60254735 A JP S60254735A
- Authority
- JP
- Japan
- Prior art keywords
- film
- psg
- amorphous silicon
- wiring
- cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＋１１発明の技術分野
本発明は半導体装置、詳しくは引出し電極部分以外に多
結晶シリコンあるいはアモルファスシリコンの保護膜を
設けた半導体装置に関する。
結晶シリコンあるいはアモルファスシリコンの保護膜を
設けた半導体装置に関する。
（２）技術の背景
半導体装置の微細化と共にそれの信頼度が重要となって
くる。信頼度の評価の重要な要素とじて耐湿性がある。
くる。信頼度の評価の重要な要素とじて耐湿性がある。
配線の上のカバー保護膜（以下にはカバー膜という）に
ピンホール、クランク等があるとデバイスが水分雰囲気
にさらされたとき、水分がピンホール等に浸み込み、配
線を腐食し断線の原因となる。
ピンホール、クランク等があるとデバイスが水分雰囲気
にさらされたとき、水分がピンホール等に浸み込み、配
線を腐食し断線の原因となる。
半導体装置の製造工程においてデバイスが作られた後に
例えばアルミニウム（＾ｌ）で配線を形成し、その上に
カバー膜を、燐・シリケート・ガラス（ＰＳＧ）、シリ
コンオキシナイトライド（ＳｉＯＮ） 、シリコンナイ
トライド（ＳｂＮ＋＋ ）などの材料で形成する（第１
図）。なお図において、ＩはＰＳＧ膜、２はＡ／配線、
３はＰＳＧ膜を示す。
例えばアルミニウム（＾ｌ）で配線を形成し、その上に
カバー膜を、燐・シリケート・ガラス（ＰＳＧ）、シリ
コンオキシナイトライド（ＳｉＯＮ） 、シリコンナイ
トライド（ＳｂＮ＋＋ ）などの材料で形成する（第１
図）。なお図において、ＩはＰＳＧ膜、２はＡ／配線、
３はＰＳＧ膜を示す。
このようなカバー膜を被着する理由は、半導体装置がパ
ッケージに組み込まれて使用現場におかれたとき、ナト
リウム（Ｎａ） 、水等に半導体装置がさらされ、例え
ば水が入ると、 ＩＩ配線の下地のＰＳＧ膜のＰと反応
して燐酸を作り、＾ｉが燐酸によって腐食され断線し、
半導体装置劣化の原因となる。それ故に、カバー膜はし
っかりしたもの（バンシベーション効果をもつ膜）で作
る必要がある。すなわち、カバー膜は、ピンホール、ク
ランク等がなく、水を通さず、Ｎａの如きアルカリ性金
属の侵入を防ぐものであることが要求される。
ッケージに組み込まれて使用現場におかれたとき、ナト
リウム（Ｎａ） 、水等に半導体装置がさらされ、例え
ば水が入ると、 ＩＩ配線の下地のＰＳＧ膜のＰと反応
して燐酸を作り、＾ｉが燐酸によって腐食され断線し、
半導体装置劣化の原因となる。それ故に、カバー膜はし
っかりしたもの（バンシベーション効果をもつ膜）で作
る必要がある。すなわち、カバー膜は、ピンホール、ク
ランク等がなく、水を通さず、Ｎａの如きアルカリ性金
属の侵入を防ぐものであることが要求される。
例えばＰＳＧはＮａを捕そくし、Ｎａがデバイスの活性
領域に入ることを防止し、５ｉＯＮ、 Ｓｉｘ Ｎａ膜
は水を全く通さない性質がある。
領域に入ることを防止し、５ｉＯＮ、 Ｓｉｘ Ｎａ膜
は水を全く通さない性質がある。
（３）従来技術と問題点
半導体集積回路の微細化が推進されると、ＡＡ配線相互
間の間隔が小になりＰＳＧ膜だけではＮａ。
間の間隔が小になりＰＳＧ膜だけではＮａ。
水等の侵入を防止できなくなり、ＰＳＧ膜の上に５ｉＯ
Ｎ膜、５ｉ３Ｎｏ膜を積層することが行われる。または
ＰＳＧ膜の代りに５ｉＯＮ膜、５ｉｙＮｕ膜を単独に用
いることも行われる。しかし、これ、にも問題があり、
５ｉＯＮ膜、Ｓｉｉ Ｎ＋＋膜はＮａに対してはそれを
十分に捕そくするが、Ｍ臭それ自体が硬いためクランク
が発生し易い難点がある。
Ｎ膜、５ｉ３Ｎｏ膜を積層することが行われる。または
ＰＳＧ膜の代りに５ｉＯＮ膜、５ｉｙＮｕ膜を単独に用
いることも行われる。しかし、これ、にも問題があり、
５ｉＯＮ膜、Ｓｉｉ Ｎ＋＋膜はＮａに対してはそれを
十分に捕そくするが、Ｍ臭それ自体が硬いためクランク
が発生し易い難点がある。
また、５ｉＯＮ膜、ＳｉＪ＋＋膜の成長においてモノシ
ランガス（ＳｉＨす）に含まれる水素（Ｈ２）が膜内に
取り込まれ、半導体装置を長年月にわたって使用すると
Ｈ２が装置の特性、特にしきい値電圧に影響を及ぼし、
最終的には装置が動作しなくなる問題がある。
ランガス（ＳｉＨす）に含まれる水素（Ｈ２）が膜内に
取り込まれ、半導体装置を長年月にわたって使用すると
Ｈ２が装置の特性、特にしきい値電圧に影響を及ぼし、
最終的には装置が動作しなくなる問題がある。
（４）発明の目的
本発明は上記従来の問題に鑑み、ピンホール、クランク
等がなく、水を通さず、バンシベーション効果をもった
、すなわちＮａ等のアルカリ系金属の汚染の侵入を防ぐ
カバー膜をもった半導体装置を提供することを目的とす
る。
等がなく、水を通さず、バンシベーション効果をもった
、すなわちＮａ等のアルカリ系金属の汚染の侵入を防ぐ
カバー膜をもった半導体装置を提供することを目的とす
る。
（５）発明の構成
そしてこの目的は本発明によれば、回路が形成された半
導体基板上に絶縁膜と多結晶シリコン膜あるいはアモル
ファスシリコン膜とをカバー膜として設けたことを特徴
とする半導体装置を提供することによって達成される。
導体基板上に絶縁膜と多結晶シリコン膜あるいはアモル
ファスシリコン膜とをカバー膜として設けたことを特徴
とする半導体装置を提供することによって達成される。
（６）発明の実施例
以下本発明実施例を図面によって詳説する。
本発明者は上記従来の問題を解決すべく、多結晶シリコ
ン（ポリシリコン）あるいはアモルファスシリコンの膜
が緻密であり、Ｎａ等の汚染を防止する作用（ブロッキ
ング作用）があり、クランクを生じることが少なく、水
分を通しにくり、耐湿性をもつことに着目し、ポリシリ
コン膜をカバー膜として使用することを考えた。
ン（ポリシリコン）あるいはアモルファスシリコンの膜
が緻密であり、Ｎａ等の汚染を防止する作用（ブロッキ
ング作用）があり、クランクを生じることが少なく、水
分を通しにくり、耐湿性をもつことに着目し、ポリシリ
コン膜をカバー膜として使用することを考えた。
ボ′リシリコン膜あるいはアモルファスシリコン膜の成
長は、配線の＾ｌの融点が高くないことを考慮し、６０
０〜６５０℃の温度で行われる熱分解化学気相成長法（
ＣＶＤ法）ではなく、１００〜４５０℃の温度条件で水
銀ランプを用いる光ＣＶＤ法、４００℃の温度条件で高
周波を用いるプラズマＣＶＤ法、スパッター法、または
蒸着法によって形成する。
長は、配線の＾ｌの融点が高くないことを考慮し、６０
０〜６５０℃の温度で行われる熱分解化学気相成長法（
ＣＶＤ法）ではなく、１００〜４５０℃の温度条件で水
銀ランプを用いる光ＣＶＤ法、４００℃の温度条件で高
周波を用いるプラズマＣＶＤ法、スパッター法、または
蒸着法によって形成する。
プラズマＣＶＤ法以外の場合、ポリシリコン膜あるいは
アモルファスシリコン膜に酸素（０２）が取り込まれて
絶縁性が増す利点がある。用いる反応ガスは熱分解ＣＶ
Ｄ法の場合と同様モノシラン（ＳｉＨ幡）ガスである。
アモルファスシリコン膜に酸素（０２）が取り込まれて
絶縁性が増す利点がある。用いる反応ガスは熱分解ＣＶ
Ｄ法の場合と同様モノシラン（ＳｉＨ幡）ガスである。
ポリシリコンは半絶縁性をもつものであり、＾ｌの上に
直接ポリシリコン膜あるいはアモルファスシリコン膜を
被着すると、ＡＮ配線の間隔が小であるときリーク電流
が発生する可能性があるから、ＡＮ配線の直上の第１層
目にはＰＳＧまたはＳｉ９Ｎｇの膜を成長し、その上に
ポリシリコン膜あるいはアモルファスシリコン膜を被着
する。更にポリシリコン膜あるいはアモルファスシリコ
ン膜の上に５ｔ３Ｎ、ｔｌｌｉを成長し、ポリシリコン
膜あるい−まアモルファスシリコン膜を絶縁膜で囲むと
良好なカバー膜が得られる。
直接ポリシリコン膜あるいはアモルファスシリコン膜を
被着すると、ＡＮ配線の間隔が小であるときリーク電流
が発生する可能性があるから、ＡＮ配線の直上の第１層
目にはＰＳＧまたはＳｉ９Ｎｇの膜を成長し、その上に
ポリシリコン膜あるいはアモルファスシリコン膜を被着
する。更にポリシリコン膜あるいはアモルファスシリコ
ン膜の上に５ｔ３Ｎ、ｔｌｌｉを成長し、ポリシリコン
膜あるい−まアモルファスシリコン膜を絶縁膜で囲むと
良好なカバー膜が得られる。
ＡＪ配線間のリーク電流発生のおそれがない場合には、
Ａｔ’配線上に直接ポリシリコン膜あるいはアモルファ
スシリコン膜を成長してもよく、必要があれば更にポリ
シリコン膜あるいはアモルファスシリコン膜の上に絶縁
膜を成長する。
Ａｔ’配線上に直接ポリシリコン膜あるいはアモルファ
スシリコン膜を成長してもよく、必要があれば更にポリ
シリコン膜あるいはアモルファスシリコン膜の上に絶縁
膜を成長する。
本発明実施例を第２図（ａｌの断面図を参照して説明す
ると、先ず典型的なＭＯＳトランジスタを形成する。な
お図において、１１はｐ型シリコン基板、１２はフィー
ルド酸化膜（５ｉＯ２Ｉｌｌｌり 、１３．１４はｎ＋
型のソース、ドレイン、１５は５ｉ０２のゲート酸化膜
、１６はポリシリコンで作ったゲート電極を示す。この
実施例においては、ＰＳＧ膜１７を成長し、次いでＡｆ
配線１８を形成する。第２図中）は同図（ａｌに対応す
る平面図である。
ると、先ず典型的なＭＯＳトランジスタを形成する。な
お図において、１１はｐ型シリコン基板、１２はフィー
ルド酸化膜（５ｉＯ２Ｉｌｌｌり 、１３．１４はｎ＋
型のソース、ドレイン、１５は５ｉ０２のゲート酸化膜
、１６はポリシリコンで作ったゲート電極を示す。この
実施例においては、ＰＳＧ膜１７を成長し、次いでＡｆ
配線１８を形成する。第２図中）は同図（ａｌに対応す
る平面図である。
第２図（ａ）に破線で示す部分の断面図は第３図（ａｌ
に示される。本発明によると、Ａｌ配線１８の上に１０
００〜５０００人の膜厚にＰＳＧＳｉＯ１成長し、次い
で同図（ｂｌに示される如＜ ＰＳＧＳｉＯ１上にポリ
シリコン膜あるいはアモルファスシリコンＭ＊２０を１
０００〜５０００人の膜厚に成長する。
に示される。本発明によると、Ａｌ配線１８の上に１０
００〜５０００人の膜厚にＰＳＧＳｉＯ１成長し、次い
で同図（ｂｌに示される如＜ ＰＳＧＳｉＯ１上にポリ
シリコン膜あるいはアモルファスシリコンＭ＊２０を１
０００〜５０００人の膜厚に成長する。
次いで第３図（Ｃ１に示される如くにパターニングし、
引続き同図＋ｄ）に示される如＜ ＰＳＧ膜２１を１０
００〜５０００人の膜厚に成長し、Ａｌ配線１８の上の
ＰＳＧ膜を除去すると、ポリシリコン膜あるいはアモル
ファスシリコン膜がＰＳＧ膜が囲まれ、良好なカバー膜
が得られる。なお、上記はＭＯＳ ｌ−ランジスタを例
に説明したが、本発明の適用範囲はその場合に限定され
るものでなく、その他の半導体装置の場合にも及ぶもの
である。
引続き同図＋ｄ）に示される如＜ ＰＳＧ膜２１を１０
００〜５０００人の膜厚に成長し、Ａｌ配線１８の上の
ＰＳＧ膜を除去すると、ポリシリコン膜あるいはアモル
ファスシリコン膜がＰＳＧ膜が囲まれ、良好なカバー膜
が得られる。なお、上記はＭＯＳ ｌ−ランジスタを例
に説明したが、本発明の適用範囲はその場合に限定され
るものでなく、その他の半導体装置の場合にも及ぶもの
である。
（７）発明の醜果
以上詳細に説明した如く本発明によれば、ポリシリコン
膜あるいはアモルファスシリコン膜を利用することによ
って、Ｎａ等の汚染が防止され、クランクを生じに＜＜
、水分を通さないカバー保護膜が得られ、半導体装置の
信頼性向上に効果大である。
膜あるいはアモルファスシリコン膜を利用することによ
って、Ｎａ等の汚染が防止され、クランクを生じに＜＜
、水分を通さないカバー保護膜が得られ、半導体装置の
信頼性向上に効果大である。
第１図は従来のカバー膜の断面図、第２図（ａｌと第３
図（ａ）〜Ｔｄ）は本発明実施例の断面図、第２図（ｂ
ｌは第２図（ａｌに対応する平面図である。 １１−ｐ型シリコン基板、１２−５ ｉ ０２膜、１３
−ｙ −ス、１４・−ドレイン、１５−ＳｉＯ２膜、１
６−ゲート電極、ｌ’？−ＰＳＧ膜、Ｉ ＥＬ−へｌ配
線、１９−’ＰＳＧ膜、２０−ポリシリコン膜あるいは
アモルファスシリコン膜、 ２ｌ−ＰＳＧ膜 第１図 第２図 第３図
図（ａ）〜Ｔｄ）は本発明実施例の断面図、第２図（ｂ
ｌは第２図（ａｌに対応する平面図である。 １１−ｐ型シリコン基板、１２−５ ｉ ０２膜、１３
−ｙ −ス、１４・−ドレイン、１５−ＳｉＯ２膜、１
６−ゲート電極、ｌ’？−ＰＳＧ膜、Ｉ ＥＬ−へｌ配
線、１９−’ＰＳＧ膜、２０−ポリシリコン膜あるいは
アモルファスシリコン膜、 ２ｌ−ＰＳＧ膜 第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 ＋１１回路が形成された半導体基板上に絶縁膜と多結晶
シリコン膜あるいはアモルファスシリコン膜とをカバー
膜として設けたことを特徴とする半導体装置。 （２）前記多結晶シリコン膜あるいはアモルファスシリ
コン膜の上にもう１つの絶縁膜が設けられたことを特徴
とする特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111444A JPS60254735A (ja) | 1984-05-31 | 1984-05-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111444A JPS60254735A (ja) | 1984-05-31 | 1984-05-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60254735A true JPS60254735A (ja) | 1985-12-16 |
Family
ID=14561352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59111444A Pending JPS60254735A (ja) | 1984-05-31 | 1984-05-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60254735A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5788734A (en) * | 1980-11-21 | 1982-06-02 | Toshiba Corp | Semiconductor device |
| JPS5929425A (ja) * | 1982-08-11 | 1984-02-16 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1984
- 1984-05-31 JP JP59111444A patent/JPS60254735A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5788734A (en) * | 1980-11-21 | 1982-06-02 | Toshiba Corp | Semiconductor device |
| JPS5929425A (ja) * | 1982-08-11 | 1984-02-16 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2760068B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP2010272785A (ja) | 半導体装置及びその製造方法 | |
| US6521526B2 (en) | Method of manufacturing flash memory | |
| JPH08167599A (ja) | 半導体装置及びその製造方法 | |
| JP3565993B2 (ja) | 半導体装置の製造方法 | |
| JPH03159250A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS60254735A (ja) | 半導体装置 | |
| JPS58112365A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07283211A (ja) | セラミックのバリヤ層を利用したシリコンの部分的酸化方法 | |
| JPH0878637A (ja) | 半導体装置およびその製造方法 | |
| JPS6028247A (ja) | 半導体装置 | |
| JPH0656856B2 (ja) | 半導体装置の製造方法 | |
| JPH06236972A (ja) | 層間絶縁膜の形成方法 | |
| JPS59103355A (ja) | 半導体装置 | |
| JPS58197876A (ja) | 半導体装置 | |
| US6020267A (en) | Method for forming local interconnect metal structures via the addition of a titanium nitride anti-reflective coating | |
| JPH06295880A (ja) | 半導体装置の製造方法 | |
| JPS6320383B2 (ja) | ||
| KR20030055804A (ko) | 비트라인 형성 방법 | |
| JPH07183250A (ja) | コンタクト形成方法 | |
| JPH03261144A (ja) | 集積回路装置用表面保護膜の被覆方法 | |
| JPH0562970A (ja) | 半導体装置 | |
| JPH0283951A (ja) | 半導体装置及びその製造方法 | |
| KR20000045871A (ko) | 반도체장치의 게이트전극 형성 방법 | |
| JPH0494567A (ja) | 半導体装置の製造方法 |