JPS6025262A - Ｉｃ用リ−ドフレ−ム - Google Patents
Ｉｃ用リ−ドフレ−ムInfo
- Publication number
- JPS6025262A JPS6025262A JP58134769A JP13476983A JPS6025262A JP S6025262 A JPS6025262 A JP S6025262A JP 58134769 A JP58134769 A JP 58134769A JP 13476983 A JP13476983 A JP 13476983A JP S6025262 A JPS6025262 A JP S6025262A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- alloy
- low melting
- base plate
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はＩＣ，ＬＳ Ｉ、ＶＬＳ Ｉ等の集積回路用
のパッケージ）ｒＡ ’Ａ”１１、特に低融点ガラスレ
ラミツクバックージの（Ａ料として使用される鉄−ニラ
クル合金Ｊ、りなるＩ Ｃ用す−ドフレームの改良に関
りるしのＣあり、ｉｙシ＜のべると、４７〜４９重ｒ１
１＋６の一ツクルを含イｊづる釦、−ニッケル合金基板
の両面に０．２〜１５μｇのアルミニウム層を被覆した
ことを１ｉｉ １’；ｌと−りるＩＣ用リードフレーム
に関するものである。
のパッケージ）ｒＡ ’Ａ”１１、特に低融点ガラスレ
ラミツクバックージの（Ａ料として使用される鉄−ニラ
クル合金Ｊ、りなるＩ Ｃ用す−ドフレームの改良に関
りるしのＣあり、ｉｙシ＜のべると、４７〜４９重ｒ１
１＋６の一ツクルを含イｊづる釦、−ニッケル合金基板
の両面に０．２〜１５μｇのアルミニウム層を被覆した
ことを１ｉｉ １’；ｌと−りるＩＣ用リードフレーム
に関するものである。
従来、Ｉｃのうち高信頼性を必要とするものに多層セラ
ミックパッケージや低融点ガラスセラミックパッケージ
が使用されている。ところが特に前者の場合は極めて高
い信頼性を有するが、半面パッケージ価格が高いためあ
まり好まれず、後右即ち低融点ガラスセラミックパッケ
ージの方が安価でかつ信頼性が高いことから、その需要
が増大しつつある。
ミックパッケージや低融点ガラスセラミックパッケージ
が使用されている。ところが特に前者の場合は極めて高
い信頼性を有するが、半面パッケージ価格が高いためあ
まり好まれず、後右即ち低融点ガラスセラミックパッケ
ージの方が安価でかつ信頼性が高いことから、その需要
が増大しつつある。
また、近年ＩＣチップの大型化が進む一方で、高密度実
装に対する要求もまずます増大しつつあり、封止特性の
改善はＩＣの高信頼性化のために大きな課題となってい
る。
装に対する要求もまずます増大しつつあり、封止特性の
改善はＩＣの高信頼性化のために大きな課題となってい
る。
即ち、第１図に承り従来の低融点ガラス封止用ＩＣの断
面構造にて説明すると、４２％ＮＬ−Ｆｅ合金（４２−
アロイ）基板よりなるリードフレーム１とパッケージ用
セラミック３．３−とは封止用低融点ガラス４，４−に
よって」１止され、シリコン半導体素子５を密封し、か
つこの半導体素子５はボンディングワイヤ６によってＦ
ｅ−ＮＬ合金基板より４ｆるリードフレーム１の先端上
面のＪＶ ＩＭ ２とボンディングされ（いる。
面構造にて説明すると、４２％ＮＬ−Ｆｅ合金（４２−
アロイ）基板よりなるリードフレーム１とパッケージ用
セラミック３．３−とは封止用低融点ガラス４，４−に
よって」１止され、シリコン半導体素子５を密封し、か
つこの半導体素子５はボンディングワイヤ６によってＦ
ｅ−ＮＬ合金基板より４ｆるリードフレーム１の先端上
面のＪＶ ＩＭ ２とボンディングされ（いる。
しかしなから最近ＩＣチップの大型化が進み、第′１図
にＪ３りる低融点万ラス４，４−とリードフレーム１ど
の月１１−面積が減少する１ｊ向にあり、下記のＪ：う
な欠陥、 即ら、（１） リードフレーム用Ｆｅ ＮＬ合金基板と
１１止用低融点ガラスの膨張特性を表わす第２図から理
解できるように、低融点カラスの膨張特性値Δと従来リ
ードフレーム用基板として用いられている４２％ＮＬ’
Ｆｅ合金（４２−アロイ）の膨張特性ｌｌｉ′ＮＢに
はかなりの差があるとともに、４２−アロイにお１ノる
熱膨張の変位点すは３６０℃ど低’ｌＩＡ ”Ｃあるた
め、ガラス封止後低融点ガラス４．４′とリードフレー
ム１との界面に亀裂が入りやりく、このためがラス封止
性が悪化づる。
にＪ３りる低融点万ラス４，４−とリードフレーム１ど
の月１１−面積が減少する１ｊ向にあり、下記のＪ：う
な欠陥、 即ら、（１） リードフレーム用Ｆｅ ＮＬ合金基板と
１１止用低融点ガラスの膨張特性を表わす第２図から理
解できるように、低融点カラスの膨張特性値Δと従来リ
ードフレーム用基板として用いられている４２％ＮＬ’
Ｆｅ合金（４２−アロイ）の膨張特性ｌｌｉ′ＮＢに
はかなりの差があるとともに、４２−アロイにお１ノる
熱膨張の変位点すは３６０℃ど低’ｌＩＡ ”Ｃあるた
め、ガラス封止後低融点ガラス４．４′とリードフレー
ム１との界面に亀裂が入りやりく、このためがラス封止
性が悪化づる。
（２） リードフレーム１にお（づるＡ＆層が被覆され
ていない面７においては、４２−アロイが直接低融点が
ラス４−と接触し、Ｍ層２と密着しているリードフレー
ム先端上面に比べると封止性が劣る。これは封止面積が
減少するにつれて界面剥離につながるものである。
ていない面７においては、４２−アロイが直接低融点が
ラス４−と接触し、Ｍ層２と密着しているリードフレー
ム先端上面に比べると封止性が劣る。これは封止面積が
減少するにつれて界面剥離につながるものである。
が発生している。
この発明は上記のような欠点を防止し、リードフレーム
とセラミックパッケージとの低融点カラスによる封止面
積が減少した場合にＪ３いてす、％の封止が満足できる
ＩＣ用リードフレームについて検問した結果、得られた
ものである。
とセラミックパッケージとの低融点カラスによる封止面
積が減少した場合にＪ３いてす、％の封止が満足できる
ＩＣ用リードフレームについて検問した結果、得られた
ものである。
即ち、この発明はリードフレーム用基板月料として４７
〜４９重Ｄ％のＮ１を含有するＦｅ −Ｎｊ金合金用い
ることによって、より低融点ガラスの膨張係数に近く、
封止後のガラス亀裂の発生の少ないパッケージ材料とし
、しも封止面積の減少による気密度が不安定なる点につ
いては、この４７〜４９％Ｎｊ −Ｆｅ合金よりなるリ
ードフレームの先端両面に０．２〜１０μ厚のＭ層を被
覆することにより低融点カラスとＮ表面酸化膜を密着さ
せて、ＩＣの信頼性を向」ニさせることに成功したもの
である。
〜４９重Ｄ％のＮ１を含有するＦｅ −Ｎｊ金合金用い
ることによって、より低融点ガラスの膨張係数に近く、
封止後のガラス亀裂の発生の少ないパッケージ材料とし
、しも封止面積の減少による気密度が不安定なる点につ
いては、この４７〜４９％Ｎｊ −Ｆｅ合金よりなるリ
ードフレームの先端両面に０．２〜１０μ厚のＭ層を被
覆することにより低融点カラスとＮ表面酸化膜を密着さ
せて、ＩＣの信頼性を向」ニさせることに成功したもの
である。
以下この発明を一実施例を示す図面に基づいで説明する
。
。
リードフレーム材料として４７〜４９ｊｌ＞（、ｔ％の
ＮＬを含有りるＦｅ −ＮＬ合金材料を第３図に承りよ
うに圧延してＩＩ ２５ ｎｕｎ、厚み０ 、２５ ｍ
ｍの基板１８を作成し、ぞの両面に連続的に０．２〜１
０μ厚のＭ１〆ｉ １２，１２′をＩＩ−る。この際Ｆ
ｅ −４７〜４９重■％Ｎ、、合金の両面に／Ｖ層１２
．１２−を冷間圧接法にＪ、って被覆する場合は、被覆
されるＮが４０％以上の加工痕が得られるように冷間圧
延を行うのが好ましい。
ＮＬを含有りるＦｅ −ＮＬ合金材料を第３図に承りよ
うに圧延してＩＩ ２５ ｎｕｎ、厚み０ 、２５ ｍ
ｍの基板１８を作成し、ぞの両面に連続的に０．２〜１
０μ厚のＭ１〆ｉ １２，１２′をＩＩ−る。この際Ｆ
ｅ −４７〜４９重■％Ｎ、、合金の両面に／Ｖ層１２
．１２−を冷間圧接法にＪ、って被覆する場合は、被覆
されるＮが４０％以上の加工痕が得られるように冷間圧
延を行うのが好ましい。
また物理的気相蒸着法によって／Ｖを被覆する場合には
真空熱着払にＪ、す１０１−ｏｒｒ以１・の真空中で行
えばＪ、い。
真空熱着払にＪ、す１０１−ｏｒｒ以１・の真空中で行
えばＪ、い。
第４図は上記の方法で得られた両面にＮ被覆１２．１２
′Ｌ、たＦ。−４７〜４９重量％Ｎｊ合金基板１８がら
Ｊ’Ｊ抜き加］二により作成したリードフレーム１１と
パッノノージ用しラミック １３．１３−を低ＦＡ１点
ガラス１４．１４＝で月止し、内部にシリコン半導体素
子１５をイｊＪる低融点封止型ＩＣの断面構造を示した
ちのＣある。そし’Ｃ１ｉｉ１図にＪ３いて１Ｇは半導
体素子１５どリードフレーム１１の先端Ａｇ層１２とを
結線するボンア’−（ングソイ髪７である。
′Ｌ、たＦ。−４７〜４９重量％Ｎｊ合金基板１８がら
Ｊ’Ｊ抜き加］二により作成したリードフレーム１１と
パッノノージ用しラミック １３．１３−を低ＦＡ１点
ガラス１４．１４＝で月止し、内部にシリコン半導体素
子１５をイｊＪる低融点封止型ＩＣの断面構造を示した
ちのＣある。そし’Ｃ１ｉｉ１図にＪ３いて１Ｇは半導
体素子１５どリードフレーム１１の先端Ａｇ層１２とを
結線するボンア’−（ングソイ髪７である。
この弁明における第１の特徴は、リードフレーム用基板
としてＦａ −４７〜４９重但％Ｎ１合金利石を用いた
ことである。
としてＦａ −４７〜４９重但％Ｎ１合金利石を用いた
ことである。
しかしてこのＦｅ −４７〜４９重■％Ｎ１合金４．Ｊ
ｌ’ｌの膨張特性値Ｃは第２図に示す通りであり、そ
の変位点Ｃは５００℃である。
ｌ’ｌの膨張特性値Ｃは第２図に示す通りであり、そ
の変位点Ｃは５００℃である。
これはＦｅ −ＮＬ金合金おいて、Ｎしの含有重め比が
４７重伝％以下では、熱膨張の変位点が第２図に示すよ
うに４００℃以下であり、これでは４５０℃×１０分の
ガラス封止条イζＦでは低融点ガラスとの間に亀裂が発
生しやすくなって好ましくなく、また４９重量％をこえ
るＮＬを含有するＦａ−Ｎ１合金では熱膨張係数自体が
封止用低融点ガラスＡのそれよりも大きくなり、亀裂が
発生しやすくなって、封止性が損なわれるためである。
４７重伝％以下では、熱膨張の変位点が第２図に示すよ
うに４００℃以下であり、これでは４５０℃×１０分の
ガラス封止条イζＦでは低融点ガラスとの間に亀裂が発
生しやすくなって好ましくなく、また４９重量％をこえ
るＮＬを含有するＦａ−Ｎ１合金では熱膨張係数自体が
封止用低融点ガラスＡのそれよりも大きくなり、亀裂が
発生しやすくなって、封止性が損なわれるためである。
またこの発明の第２の特徴であるリードフレーム先端両
面へのＡＩ層被覆においてその被覆厚を０．２〜１０μ
の範囲としたのは、これが０．２μ以下では封止用ガラ
スとの間の封止性をＪ： ＜ する効果がなく、また１
０μをこえると、クラッド法でＮ被覆りる揚台に材料の
局部歪みが過大となり、プレス打抜き性が著しく劣り、
また物理的気相蒸着法；ｃ ｔ、Ｌ署しく価格が高くな
るためて・ある。
面へのＡＩ層被覆においてその被覆厚を０．２〜１０μ
の範囲としたのは、これが０．２μ以下では封止用ガラ
スとの間の封止性をＪ： ＜ する効果がなく、また１
０μをこえると、クラッド法でＮ被覆りる揚台に材料の
局部歪みが過大となり、プレス打抜き性が著しく劣り、
また物理的気相蒸着法；ｃ ｔ、Ｌ署しく価格が高くな
るためて・ある。
かくしてこの発明のＦｅ −４７〜４９重量％Ｎｊ合金
材籾をリードフレーム用基板とし−く用いて打抜き加工
によってリードフレームどし、ＰｂＯＢ２５３系低ｆ、
ｔｌ ｒｊ、ｉガラスを用いて４５０℃×１０分間のガ
ラス封着後、９０℃× ５時間の高温多湿試験を行った
ところ、従来品、即６４２−ア目イを用いたリードフレ
ームＵ−ｔま水分浸入による酸化浸食距離が３ ｍｍ以
上あったが、このざで明になるＦｅ −４７〜４９％Ｎ
１合金基板よりなるリードフレームは全て０．１１１１
１１１以下であった。
材籾をリードフレーム用基板とし−く用いて打抜き加工
によってリードフレームどし、ＰｂＯＢ２５３系低ｆ、
ｔｌ ｒｊ、ｉガラスを用いて４５０℃×１０分間のガ
ラス封着後、９０℃× ５時間の高温多湿試験を行った
ところ、従来品、即６４２−ア目イを用いたリードフレ
ームＵ−ｔま水分浸入による酸化浸食距離が３ ｍｍ以
上あったが、このざで明になるＦｅ −４７〜４９％Ｎ
１合金基板よりなるリードフレームは全て０．１１１１
１１１以下であった。
また２００℃の半［′ｌ］チップ槽と２０ ’Ｃの水僧
に １分づ゛つ１（）回繰返し、−ぞの後のガラス亀裂
の発生率を測定したどころ、従来のリードフレームは２
％前後ひあ−）だのに、この発明ににリリードフレーム
ＩＪ０．５％以トになることがわかった。
に １分づ゛つ１（）回繰返し、−ぞの後のガラス亀裂
の発生率を測定したどころ、従来のリードフレームは２
％前後ひあ−）だのに、この発明ににリリードフレーム
ＩＪ０．５％以トになることがわかった。
以上のように、この発明のリードフレームは封」１特↑
’ｊ面では槓Ｆｉ ｔラミックパッケージと同等の１、
（頼性が得られ、また価格の而ではより安価のものを提
供することが可能となったのであり、その実用的効果は
非常に大きいのである。
’ｊ面では槓Ｆｉ ｔラミックパッケージと同等の１、
（頼性が得られ、また価格の而ではより安価のものを提
供することが可能となったのであり、その実用的効果は
非常に大きいのである。
第１図は従来の低融点ガラス１」化タイプＩＣの断面図
、第２図はリードフレーム川Ｆｅ −Ｎ１合金と封止用
低融点ガラスの膨張曲線を示づグラフ、第３図はこの発
明にて用いるリードフレーム川Ｆｅ−４７〜４９重ω％
Ｎ１合金材料の両面に〃被覆を施した状態を示す斜視図
、第４図はこの発明のＦｅ−４７〜４９重量％ＮＬ合金
両面にＮ被覆層を有する基板Ｊ、り作成したリードフレ
ームを用いた低融点がラスト１止ＩＣの断面図である。 １１・・・リードフレーム １２．１２−・・・Ａｉ！
層１３、１３−・・・パッケージ用しラミツク１４．１
４′・・・低融点カラス １５・・・半導（水素子１８
− Ｆｅ −４７−− ４９重 ’７’ ”、（＋ ｈ
ｆ 合 金 塁イ反特許出願人 任友電気上葉株式会社 代 理 人 弁理士 和 １） ｏｆｆ第１図 第３図 第２図 あ 温 Ｔｅｒｎｐ （０Ｃ） 第４図
、第２図はリードフレーム川Ｆｅ −Ｎ１合金と封止用
低融点ガラスの膨張曲線を示づグラフ、第３図はこの発
明にて用いるリードフレーム川Ｆｅ−４７〜４９重ω％
Ｎ１合金材料の両面に〃被覆を施した状態を示す斜視図
、第４図はこの発明のＦｅ−４７〜４９重量％ＮＬ合金
両面にＮ被覆層を有する基板Ｊ、り作成したリードフレ
ームを用いた低融点がラスト１止ＩＣの断面図である。 １１・・・リードフレーム １２．１２−・・・Ａｉ！
層１３、１３−・・・パッケージ用しラミツク１４．１
４′・・・低融点カラス １５・・・半導（水素子１８
− Ｆｅ −４７−− ４９重 ’７’ ”、（＋ ｈ
ｆ 合 金 塁イ反特許出願人 任友電気上葉株式会社 代 理 人 弁理士 和 １） ｏｆｆ第１図 第３図 第２図 あ 温 Ｔｅｒｎｐ （０Ｃ） 第４図
Claims (1)
- 鉄−ニッケル合金基板よりなるリードフレームとパッケ
ージ用しラミツクを低融点カラスによって封止してなる
ＩＣ用リードフレームにおいて、４７〜４９重Ｍ％のニ
ッケルを含有づる鉄−ニッケル合金基板の両面に０．２
−１５μ厚のアルミニウム層を被覆したことを特徴とす
るＩＣ用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58134769A JPS6025262A (ja) | 1983-07-21 | 1983-07-21 | Ｉｃ用リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58134769A JPS6025262A (ja) | 1983-07-21 | 1983-07-21 | Ｉｃ用リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6025262A true JPS6025262A (ja) | 1985-02-08 |
Family
ID=15136129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58134769A Pending JPS6025262A (ja) | 1983-07-21 | 1983-07-21 | Ｉｃ用リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6025262A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63151435A (ja) * | 1986-12-16 | 1988-06-24 | Sekisui Chem Co Ltd | 連続気泡プラスチツクフオ−ムの製造方法 |
| US4816216A (en) * | 1985-11-29 | 1989-03-28 | Olin Corporation | Interdiffusion resistant Fe--Ni alloys having improved glass sealing |
| JPH01117048A (ja) * | 1987-10-29 | 1989-05-09 | Nec Kyushu Ltd | 半導体装置用サーディップ |
| US4905074A (en) * | 1985-11-29 | 1990-02-27 | Olin Corporation | Interdiffusion resistant Fe-Ni alloys having improved glass sealing property |
-
1983
- 1983-07-21 JP JP58134769A patent/JPS6025262A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4816216A (en) * | 1985-11-29 | 1989-03-28 | Olin Corporation | Interdiffusion resistant Fe--Ni alloys having improved glass sealing |
| US4905074A (en) * | 1985-11-29 | 1990-02-27 | Olin Corporation | Interdiffusion resistant Fe-Ni alloys having improved glass sealing property |
| JPS63151435A (ja) * | 1986-12-16 | 1988-06-24 | Sekisui Chem Co Ltd | 連続気泡プラスチツクフオ−ムの製造方法 |
| JPH047989B2 (ja) * | 1986-12-16 | 1992-02-13 | Sekisui Chemical Co Ltd | |
| JPH01117048A (ja) * | 1987-10-29 | 1989-05-09 | Nec Kyushu Ltd | 半導体装置用サーディップ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1219104A (en) | Copper alloys for suppressing growth of cu-al intermetallic compounds | |
| EP0485627B1 (en) | Lead frame and semiconductor package using it | |
| JPS60242653A (ja) | リ−ドフレ−ム用複合材 | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JP3336741B2 (ja) | 金属薄膜積層セラミックス基板 | |
| JPS6025262A (ja) | Ｉｃ用リ−ドフレ−ム | |
| US4745036A (en) | Jumper chip for semiconductor devices | |
| JPH05315511A (ja) | リードフレーム材およびその製造方法 | |
| US4837928A (en) | Method of producing a jumper chip for semiconductor devices | |
| US4605533A (en) | Lead frame coated with aluminum as a packaging material in integrated circuits | |
| JPS5854507B2 (ja) | リ−ドフレ−ムの製造方法 | |
| US4816216A (en) | Interdiffusion resistant Fe--Ni alloys having improved glass sealing | |
| JP2926819B2 (ja) | 半導体素子搭載用ケース | |
| JPS6227733B2 (ja) | ||
| JPS6232622B2 (ja) | ||
| JPS639957A (ja) | 半導体リ−ドフレ−ム | |
| JPS60101957A (ja) | Ｉｃ用リ−ドフレ−ム | |
| JPS601853A (ja) | 半導体用リ−ドフレ−ム | |
| JPH06283623A (ja) | 半導体パッケージ | |
| JPH07202109A (ja) | 半導体パッケージ | |
| JPS62285456A (ja) | ガラス封止型半導体装置用リ−ドフレ−ム | |
| JPS61102055A (ja) | 半導体装置 | |
| JPH0140514B2 (ja) | ||
| JPH02100355A (ja) | Ｉｃリード用部材 | |
| JPS6269541A (ja) | Ｉｃ用リ−ドフレ−ム |