JPS60247885A - 電子機器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 分　野 本発明は機器本体に着脱可能な外部装置を有する電子機
器に関する。

従来技術 機器本体に装着された外部装置を機器本体より離脱させ
る為の指示させるスイッチを設けた電子機器において、
スイッチの指示によりモータやソレノイドを駆動して離
脱作動を行うものがあったが、スイッチの指示が行われ
る毎に、その指示が実行されるので、電力消費の点から
好ましくなかった。

目　的 本発明の目的は上述の点を考慮し、機器本体に着脱可能
な外部装置を有する電子機器において、前記機器本体に
装着された前記外部装置の接続端子と前記機器本体の接
続端子とが接続されていることを検出する手段を有する
電子機器を提供するものである。

実施例 第１図は機器本体に着脱可能な外部装置を有する電子機
器の一実施例を示す斜視図である。同図に於いて、外部
装置としてＲＡＭ　（読み書き記憶装置）カードを示し
、機器本体はワードプロセッサで、ＲＡＭカードＣに文
書を記憶させ、また記憶した文書を読み出すものである
。

図に於いて、カードＣはメモリ（読み出し、書き込み可
能）を内蔵しており、メモリをアクセスする為の複数の
接続端子Ｔを有する。　複数の接続端子Ｔは同一ピッチ
で配列され、右端の２つ端子Ｔ１．２はショートされて
いる。図示の端子はプリント形成したもので端子Ｔｌ、
２はプリント時にシシートするように形成したものであ
る。しかし配線によりショート回路を形成しても良い。

上述の２つの端子Ｔ１，２はカードＣが機器本体の端子
と接続されているかのチェックを行なう為の端子である
。つまり機器本体側よりの信号をカードの端子Ｔ１．２
のいずれか一方を介して受けとることにより接続を確認
する。　かかる信号はタイミング信号でも固定的な信号
でも良い。

Ｌは機器本体のカード接続部で、カードＣを挿入する為
の挿入Ｏ５，カードＣが挿入されたことを物理的に検知
するスイッチＩＮ及びカーＦＣの端子・Ｔと１対Ｉに対
応して設けられる端子を有するコネクタＨＴを有する。

但しカードＣの端子Ｔｌ、２に対応する端子ＨＴＩ、Ｈ
Ｔ２はショートされていない。従って端子ＨＴＩ、ＨＴ
２のいずれか一方より信号を供給し、端子Ｔ１を介して
端子ＨＴ１．ＨＴ２の残りからその信号を受ければ、カ
ードＣがコネクタＨＴに接続されたことを検出しうる。

第１図に於いて、さらにカードＣをコネクタＨＴより離
脱させる為のモータ（不図示）を有する。

第１の実施例は操作者によりカードを押し下げることで
コネクタにカードを装着させ、コネクタよりカードを離
脱させる為に前述のモータを用いるようにしである。

第２図は機器本体に装着されたカードＣを離脱させる制
御回路である。

ＩＮは前述した挿入検知スイッチであり、挿入されたこ
とを検知するとＨレベルになる。

ＬＰは前述した端子ループ検知スイッチであり、カード
と本体の端子が正常に接続されるとＨレベルになる。

ＥＪは挿入されたカードを本体から離脱しカードを押し
上げるためのエジェクトスイッチである。

未実施例ではこのスイッチが押されるとカードはモータ
駆動により自動的に本体から＃脱し上部に押し上げられ
ることを想定している。

ＰＲはプロテクトキーで、機器本体とカードとの交信中
にエジェクト（離脱）スイッチＥＪが押下されたとき、
エジェクトキーＥＪの指示を無効とする為の指示信号を
出力する。

ＵＰはノンプロテクトキーで１機器本体とカードとの交
信中にエジェクトキーＥＪが押下されたとき、エジェク
トキーＥＪの指示を有効とする為の指示信号を出力する
。

プロテクトキーＰＲとノンプロテクトキーＵＰは１つの
キーのＯＮ、ＯＦＦの状態で信号を出方するようにして
も良い。

ＡＣは検出部で、機器本体がカードＣと交信中であると
き、Ｈレベルの信号を出方する。

Ｆｌはフリップフロップで、プロテクトキーＰＲを押下
すると２リツプフロツプＦ１のセット端子に入り出力Ｑ
がＨレベルとなり、ナントゲートＧ１の出力はアクセス
状態信号ＡＣの出力に順することになる。

ノンプロテクトキーＵＰを押下すると２リツプフロ、プ
Ｆ２のリセット端子に入り出力ＱがＬレベルとなり、ナ
ンドケートＧ１の出方はＡＣの出方に無関係に常にＨレ
ベルとなり、アクセス中の離脱動作を許容することにな
る。

Ｇ２はアントゲートで、ＩＮ、ＬＰ、ＥＪとナントケー
）Ｇｌの一致によりカードＣを離脱させる為のトリガー
信号Ｒとなる。従ってＩＮ、ＬＰ、ＥＪとナントゲート
Ｇ１のいずれが１つでも条件を満たさなければ、トリガ
ー信号Ｒはでない。

Ｆ２はフリップフロップで、セット端子Ｓにインパータ
エ１を介してアンドゲートＧ２の出力を受け、リセット
端子ＲにアンドゲートＧ２の出力を受ける。

ＰＬはワンショットパルス発生器で、第３図の如き入力
信号があったとき１図示の如き信号を出力する。その具
体的構成は第４図に示す如き構成から成る。第３図のパ
ルス幅ＦＴは第４図のコンデンサＣ１抵抗Ｒに依存する
ことは、いうまでもない。ワンショットパルス発生器Ｐ
１はフリップフロップＦ２の出力でトリガーされる。

Ｆ３はフリップフロップで、セット端子Ｓにワンショッ
トパルス発生器ＰＬの出力を受け、リセット端子Ｒにワ
ンショットパルス発生器Ｐ２の出力を受ける。

フリップフロップＦ３のＱ出力が次段に供給される。

Ｄは遅延回路で、フリップフロップＦ３の出力を遅延さ
せる。遅延回路りは第５図のタイミングチャートに示す
如き信号を出力するものであり。

その回路の一実施例としては第６図のとおりである。第
５図のディレィタイムＤＴは第６図のコンデンサＣ９抵
抗Ｒに依存することはいうまでもない。

Ｍはモータで、遅延回路りの出力で駆動される。

かかるモータＭはホームポジションパルスＨＰを発生し
、かかるパルスによりワンショ・ントパルス発生器Ｐ２
を駆動する。

工２はインバータで、ホームポジションパルスＨＰを反
転した信号を出す。

Ｆ２はワンショットパルス発生器で、インパークエ２を
介して得られる信号で起動され、フリップフロップＦ３
をリセットさせる。

又、フリップ２０ツブＦ３の出力Ｑはカード離脱のトリ
カー信号Ｒと共に制御回路ＲＥＬのゲートＧ５を介して
ＲＥＬ信号を生成する。これはカード離脱動作が起動す
ることを前もって検知しそれを出力する信−号であり、
特にアクセス中のカート離脱動作を禁止していない時か
かる′信号を機器本体が、検出してカードＣにカード離
脱を表わす信号を書き込む。ＣＰＵは中央処理部で、後
述する要な作動を行なわせる制御手順を記憶したメモリ
ＲＯＭ、メモリＲＯＭの制御手順により論理φ判断・演
算等を行なう処理部ＡＬＵ、処理部ＡＬＵによって制御
信号を出力する制御部Ｃ０ＮＴを有する。

中央処理部ＣＰＵはカードＣと交信中Ｈレベルの信号を
検出部ＡＣに出力し、また回路ＲＥＬからの信号により
カードＣにアクセス中にカードＮＬ説があったことを書
き込む。かかる処理はＲＯＭのプログラム処理により行
なう。

上述の構成から成る実施例の作動を説明する。

例えば機器本体にカー１”　Ｃが装着され、機器本体が
カードＣをアクセス中に制御回路ＲＥＬにより離脱開始
信号ＲＥＬがＨレベルとなるとアクセス途中の離脱が行
なわれたことをカードＣに書き込み、再挿入された時、
引き続き次の情報の文書のアクセスを再実行できるよう
にプロテクト処理を行なう等の対処を行なう。

従って、前述した遅延回路りはＲＥＬ信号Ｈレベルにな
ってから実際のカード離脱までの間に上記プロテクト処
理を行なう時間が確保されるように具備されたものであ
る。

カードの離脱はモータの■端子にＨレベルが印加されて
いる間カードを離脱するためのモータが駆動され、ギヤ
（不図示）を介してカードＣを押し上げ、カム（不図示
）が回りつづける６又、押しｈ　＋−ｒカムが１回転し
てそのホームポジションに戻り１回の押し一ヒげ動作が
終了するとＨレベルのホームポジション信号を出力する
ＨＰ端子を具備する。これはナントゲートＧ４を介して
ワンショットパルス発生回路Ｐ　２．に入力され、Ｈレ
ベルのパルスがフリップフロップＦ３のリセット端子Ｒ
に入力され、Ｆ３の出力ＱがＬレベルとなり遅延回路り
を介してモータＭの■端イがＬレベルとなり離脱動作は
停止することになる。

第７図にカード離脱動作が完了するまでのタイミングチ
ャートを示す。

すなわち、カード離脱トリガー信号ＲがＨレベルになる
とインバータＧ３を介してフリップフロップＦ２の七−
２ト端子（Ｆ２−３）にＬレベルが印加されその出力Ｆ
２−ＱもＬレベルになる。これがワンショット発生回路
Ｐ１に入力されその出力がフリップフロ、プＦ３のセッ
ト端子Ｓに印加される。

従ってトリガー信号Ｒはワンショットパルス発生回路Ｐ
ｉのコンデンサと抵抗で規定されるパルス幅ＭＩＮ以上
にすればよい。すなわち第７図のＲ１，Ｒ２の値をその
ように設定する。

さて、このＦ３−ＳにＨレベルのパルスが印加されると
フリップフロップＦ３の出力ＱがＨレベルにラッチされ
遅延回路りを介してモータＭの■端子にＨレベルが印加
され、離脱動作を開始する。

このＭのカード押しＬげカムが１回転して再びホームボ
ジシゴンを検出するとＬ−Ｈに変化してインパータエ２
を介してＨＰが生成され、ワンショットパルス発生回路
Ｐ２によりフリツプフロツプＦ３のリセット端子Ｆ３−
ＲにＨレベルか印加され、フリップフロップＦ３の出力
ＱがＨ→Ｌに変化してカー１”　Ｍ脱動作は終了する。

以上の説明から明らかな様にカードが挿入され（ＩＮ＝
Ｈ）端子が接続され（Ｉ、Ｐ＝Ｈ）カードがアクセス中
でない時（Ａ　Ｃ＝　Ｈ）エジェクトスイッチＥＪの信
号はカード離脱トリガー信号Ｒと同値になる。従ってワ
ンショットパルス発生回路Ｐ１の出力信号のパルス幅を
フリップフロップＦ３のセット端子Ｓの入力信号セット
アツプ許容時間程度に小さくとれば操作者がエジェクト
スイッチＥＪの押している時間の長さに無関係に１回の
カード離脱動作を行なうことが可能となる。

又、このエジェクトスイッチＥＪは ■　カードが物理的に未挿入のとき（ＩＮ＝Ｌ）。

■　カードが物理的に挿入されても表裏反対や正規のカ
ードでない時端子に障害物があり正常に接続されてない
とき。

■　アクセス中の離脱動作を禁止していない時のアクセ
ス中のとき。

■　カードＣの離脱が行なわれて検知スイッチＬＰがＬ
信号を出力したとき。

■　ゲートＧｌがＨレベルの信号を出力していないとき
、（例えばＰＲが操作されているとき）。

にはこのＥＪ倍信号アンドゲートＧ２の入力条件により
無効になる。

以上の説明は外部装置としてＲＡＭカードを想定して行
なったが本発明は、カードと本体の信号の方向や依存関
係によらないことは明白であり、従ってＲＯＭ　（固定
記憶装Ｍ）パックやＣＰＵ（中央処理装置）カード又は
それらを組み合わせたカセント、カードに対しても全く
同様の説明が可能なことはいうまでもない。

【図面の簡単な説明】

第１図は本発明の実施例の全体概観図、第２図は本発明
の実施例のブロック回路図、第３図はワンショットパル
ス発生回路Ｐ１のタイミングチャート、 第４図は第３図の１実施例を示すブロック図、第５［Ａ
は遅延回路のタイミングチャート、第６図は第５図の１
実施例を示すプロ、２り図、第７図は本発明の実施例の
タイミングチャート。 ＩＮ−−−一検知スイッチ Ｅ　Ｊ−−−一エジェクトスイッチ Ｇ　２−−−−アンドゲート 出願人　キャノン株式会社

Claims (1)

1. 【特許請求の範囲】 機器本体に着脱可能な外部装置を有する電子機器におい
   て、 前記機器本体に装着された前記外部装置の接続端子と前
   記機器本体の接続端子とが接続されていることを検出す
   る手段を有する電子機器。