JPS60245058A - デ−タ送受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の目的 （産業上の利用分野） この発明は電子機器本体と外部機器との間で通信線を介
してデータをブロック単位で送受信可能なデータ送受信
装置に関するものである。

（従来技術） 従来、例えば電子タイプライタ等の電子機器本体と外部
記憶装置等の外部機器との間でブロック単位のデータの
送受信を行う場合には、−担、インターフェース回路が
ＯＮされた後、すべてのデータの送受信が終了するまで
インターフェース回路が動作状態に保持されるようにし
たものがある。

又、データの送受信を行うごとに前記両機器に備えられ
たインターフェース回路がＯＮ、ＯＦＦされるようにし
たものもある。

（発明が解決しようとする問題） ところが、前述した第一の従来例においては、−担、イ
ンターフェース回路がＯＮｇれた後に無通信状態が一時
的に生じても、電力が継続して消費されるため、消費電
力が増大し、特に電池駆動の場合には電池を頻繁に交換
する必要がある。

又、前述した第二の従来例においては、データ送受信が
頻繁に行われる場合、インターフェース回路をＯＮにし
てから実際に通信可能な状態になるまで多少の時間を要
し、そのためにデータ転送効率の低下を招くばかりでな
く、消費電力が増大するという問題点がある。

発明の構成 （問題を解決するための手段） 上記の問題を解決するためにこの発明においては、送受
信データを通信線を介して外部機器に送信し、あるいは
外部機器から受信するインターフェース回路と、そのイ
ンターフェース回路を介しての通信を制御する制御手段
と、その制御手段に設けられ前記インターフェース回路
を動作状態あるいは停止状態にするための制御信号を供
給する手段と、前記制御手段に設けられ外部機器に前記
インターフェース回路が動作状態であることを認知させ
る制御信号を出力する出力手段とを設けている。

（作用） 上述した構成によりこの発明においては、送受信データ
がブロック単位で連続的に転送される時にのみ、インタ
ーフェース回路を動作状態に保持するとともに出力手段
によりデータ転送中であることを外部機器に認知させる
ようになっている。

（実施例） 以下この発明を具体化した一実施例を第１図〜第５図に
従って説明する。第１図に示すように、電子機冊本°体
を構成する電子タイプライタ１は外部機器を構成する外
部記憶装置２に対してデータ送受信可能に接続され、電
子タイプライタ１のキーボード３上にはシフトキー４、
スペースキー５及び多数の文字キー６等からなる各種の
キーが設けられている。キーボード３の後側中央には液
晶からなる表示装置７が設けられ、その表示装置７には
前記文字キー６によって入ツノされた文字データ又は前
記外部記憶装置２の後述するフロッピーディスク１７に
記憶した文字データに基づき文字が表示されるようにな
っている。キーボード３の後側部にはキャリッジ８、ザ
ーマルヘッド９及びプラテン１０等を備えたプリンタ装
置１１が設けられ、前記文字キー６によって入力した文
字データ又はフロッピーディスク１７に記憶した文字デ
ータに基づいてこのプリンタ装置１１が作動され、印字
用紙１２上に文字が印字されるようになっている。

一方、外部記憶装置２の後側部にはフロッピーディスク
装置１４が設けられ、外部記憶装置２の前側部に設けた
ニジエフ１−スイッチ１５を操作することにより、この
フロッピーディスク装置１４のディスク挿入部１６が第
１図に実線で示す位置から二点鎖線で示す上方位置まで
回動され、上方位置に配置された状態で第２図に示すフ
ロッピーディスク１７を挿入し得るようになっている。

次に、上記のように構成された電子タイプライタ１及び
外部記憶装置２の電気回路を第２図に従って説明する。

本発明において、インターフェース回路２３を介しての
通信を制御する制御手段２０は制御信号供給手段２６ど
出力手段２７とを含み、電子タイプライタ１の中央処理
装置にて構成されている。

中央処理装置に含まれるホストｃＰＵには前記キーボー
ド３、表示装置７及びプリンタ装置１１がそれぞれ接続
されるとともに、キーボード３上の文字キー６の操作に
基づいて入力される文字データを記憶するためのランダ
ムアクセスメモリ（以下、ＲＡＭという）２１が接続さ
れ、さらに前記ＲＡＭ２１に記憶された文字データを外
部記憶装置２に転送するためのプログラム等を記憶した
リードオンリーメモリ（以下、ＲＯＭという）２２が接
続されている。前記制御手段２０には入出力端子を備え
たホスト側インターフェース回路２３が接続され、その
ホスト側５インターフエー　ス回路２３には電子タイプ
ライタ全体を駆動するための乾電池からなる電源２４が
ＯＮ、ＯＦＦ回路２５を介して接続されている。前記制
御手段２０に含まれる制御信号供給手段２６はデータ送
受信時においてインターフェース回路２３を動作状態あ
るいは停止状態にするだめの制御信号を前記ＯＮ。

ＯＦＦ回路２５に出力する。又、出力端子を備えた出力
手段２７は通信ｍＬ１を介し、外部記憶装置２の中央処
理装置（以下、外部ＣＰＵという）２８に前記インター
フェース回路２３が動作状態であることを認知させる制
御信号（コントロール信号）を出力する。

一方、前記外部記憶装置２の外部ＣＰＵ２８には出力手
段２７の出力端子に対して通信線Ｌ１を介して接続され
る入力端子が設けられるとともに、入出力端子を備えた
外部側インターフェース回路２９が接続され、その外部
側インターフェース回路２９の入出力端子には通信線Ｌ
２を介して前記ホスト側インターフェース回路２３の入
出力端子が接続されている。又、この外部側インターフ
ェース回路２９には外部記憶装置全体を駆動するための
電源３１がＯＮ、ＯＦＦ回路３０を介して接続されてい
る。さらに、前記外部ＣＰＵ２８には前記フロッピーデ
ィスク装置１，４が接続され、前記電子タイプライタ１
からの文字データをそのフロッピーディスク装置１４を
介してフロッピーディスク１７に記憶したり、反対にフ
ロッピーディスク１７に記憶された文字データをフロッ
ピーディスク装＠１４を介して読出したりできるように
なっている。

次に上記のように構成されたデータ送受信装置の作用に
ついて第３図〜第５図に従って説明する。

さて、この実施例においては、ＲＡＭ２１に記憶された
文字データがブロック単位で、すなわち２５６バイトを
１ブロツクとしてフロッピーディスク１７に単独で又は
連続的に転送されたり、フロッピーディスク１７からＲ
ＡＭ２１に転送されたりする。そこで、第５図の左半部
に示すように、電子タイプライタ１から外部記憶装置２
に２５６バイト以下の文字データを１ブロツクとして送
信する場合には、まず所定のキー操作に基づき、制御手
段２０に例えば５ＡＶＥ命令を入力すると、制御手段２
０はＲＯＭ２２からデータ転送用プログラムを読出し、
そのプログラムに基づき、制御信号供給手段２６はホス
ト側インターフェース回路２３を動作状態にするための
制御信号をＯＮ。

ＯＦＦ回路２５に供給する。これに基づき、第３−図の
ステップＳ１においてホスト側インターフェース回路２
３が動作状態になる。それと同時に、同図のステップＳ
２において、出力手段２７は第５図に示すように、コン
トロール信号を外部ＣＰＵ２８に出力し、前記ホスト側
インターフェース回路２３が動作状態であることを外部
ＣＰＵ２８に認知させる。

次にステップＳ３において１ブロツクの文字データの送
信が行われ、引続きステップＳ４においてブロック単位
の文字データが連続的に送信されるか否かが判別される
。この場合においてはその判別結果がＮＯになるので、
次のステップＳ５において制御信号供給手段２６はホス
ト側インターフェース回路２３を停止状態にするための
制御信号をホスト側ＯＮ、ＯＦＦ回路２５に出力する。

それに基づき、ホスト側インターフェース回路２３が停
止状態にされ、又、ステップ＄６において出力手段２７
はコントロール信号の出力を停止する（第５図参照）。

一方、外部記憶装置２においては、第４図のステップＳ
７において外部ＣＰＵ２８にコン１−ロール信号が入力
されているか否かが判別され、その結果がＹＥＳになる
と、次のステップＳ８において外部側ＯＮ、ＯＦＦ回路
３０に所定の制御信号が入力され、それにより外部側イ
ンターフェース回路２９が動作状態になる。そしてステ
ップＳ９において前記１ブロツクの文字データの受信が
行われ、フロッピーディスク装＠１４を介してフロッピ
ーディスク１７に記憶される。続いてステップ８１０に
進みコントロール信号が入力中であるか否かが判別され
、前記ステップＳ６においてコントロール信号の出力が
停止された時点で外部ＣＰＵ２８は外部側ＯＮ、ＯＦＦ
回路３０に外部側インターフェース回路２９を停止状態
にするための制御信号を出力する。それに基づき、次の
ステップＳ１１において、外部側インターフェース回路
２９が停止状態にされる。

上記のように送信データが１ブロツクのみである場合に
は、そのデータの送信後にポスト側インターフェース回
路２３の作動を停止した後、コントロール信号に基づい
て外部側インターフェース回路２９の作動が停止される
ので、第一従来例に比して消費電力を少なくすることが
できる。

又、第５図の右半部に示すように、１ブロツクのみのデ
ータ送受信後、引き続き、多量の文字データを数ブロッ
クにわけて連続的に送信する場合には、再び第３図のス
テップ８１〜Ｓ３が実行される。そして、第３図に示す
ステップＳ４における判別結果がＹＥＳになるため、ブ
ロック単位の文字データが連続的に送信される場合にお
ける最初の１ブロツクの文字データ送信後においてホス
ト側インターフェース回路２３が停止状態になることは
なく、また、出力手段２７はコントロール信号を継続し
て外部ＣＰ　ｊＪ　２８に出力する。従って、外部側イ
ンターフェース回路２９が動作状態に保持される。そし
て、最後のブロックの文字データが送信されて外部記憶
装置２で受信された後にホスト側インターフェース回路
２３が停止状態にされるとともに１、コントロール信号
の出力が停止され、その結果外部側インターフェース回
路２９が停止状態にされる。

このように、ブロック単位の文字データが連続的に電子
タイプライタ１から送信される場合には第５図に示すよ
うに、各ブロック単位データの送信中においてコントロ
ール信号の出力が停止されることはないため、ブロック
単位の文字データが送信されるごとにインターフ［−ス
回路の動作状態及び停止状態が設定される従来装置に比
べてデータ転送効率を高くすることができるとともに、
消費電力を少なくすることができる。

又、１ブロツクのみの文字データの単独送受信後に、所
定の時間間隔をおいて数ブロックのデータが連続的に送
受信される場合、第５図に示すように、無通信状態の間
にインターフェース回路が作動されることはないので、
無駄な電力を消費することがない。

なお、外部記憶装置２のフロッピーディスク１７からの
データを電子タイプライタ１において受信する場合には
所定のキー操作により例えばＬＯＡＤ命令を入力すると
、前記の場合と同様に制御信号供給手段２６から出力さ
れる制御信号に基づいてホスト側インターフェース回路
２３の動作、停止状態が制御されるとともに、出力手段
２７から出力されるコントロール信号に基づいて前記ホ
スト側インターフェース回路２３が動作状態であること
を外部ＣＰＵ２８に認知させて両インターフェース回路
２３．２９を動作状態に保持することができ、データの
転送を行うことができる。

発明゛の効果 以上詳述したようにこの発明は、データの転送効率を高
めることができるとともに消費電力を小さくすることが
でき、特に、電池駆動の場合において電池を頻繁に交換
する必要がないという優れた効果を奏する。

【図面の簡単な説明】

第１図はこの発明を具体化したデータ送受信装置の斜視
図、第２図はデータ送受信装置の電気回路図、第３図は
ホスト側の作動順序を示すフローチャート、第４図は外
部側の作動順序を示すフローチャート、第５図はタイム
チャートである。 図において１は電子タイプライタ、２は外部機器を構成
する外部記憶装置、２０は制御手段、２３はホスト側イ
ンターフェース回路、２６は制御信号供給手段、２７は
出力手段、２８ば外部ＣＰＵ１２９は外部側インターフ
ェース回路、１１゜Ｌ２は通信線である。 特許出願人　ブラザー工業株式会社 代　理　人　弁理士　恩１）博宣 第４図

Claims (1)

1. 【特許請求の範囲】 １、通信線（Ｌｌ、Ｌ２）を介して外部機器（２ンとの
   間でブロック単位でデータの送受信が可能なデータ送受
   信装置において、 送受信データを通信線（Ｌｌ、Ｌ２’）を外して外部機
   器（２）に送信し、あるいは外部機器（２）から受信す
   るインターフェース回路（２３）と、そのインターフェ
   ース回路（２３）を介しての通信を制御する制御手段（
   ２０）と、 その制御手段（２０）に設けられ前記インターフェース
   回路（２３）を動作状態あるいは停止状態にするための
   制御信号を供給する手段（２６）と、 前記制御手段（２０）に設けられ外部機器（２）に前記
   インターフェース回路（２３）が動作状態であることを
   認知させる制御信号を出力する出力手段（２７）と を備え、 送受信データがブロック単位で連続的に転送されるとき
   前記インターフェース回路（２３）を動作状態に保持す
   るとともに、前記出力手段（２７）により外部機器（２
   ）に認知させることを特徴とするデータ送受信装Ｍ。