JPS60242637A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60242637A JPS60242637A JP59099839A JP9983984A JPS60242637A JP S60242637 A JPS60242637 A JP S60242637A JP 59099839 A JP59099839 A JP 59099839A JP 9983984 A JP9983984 A JP 9983984A JP S60242637 A JPS60242637 A JP S60242637A
- Authority
- JP
- Japan
- Prior art keywords
- region
- well region
- type well
- film
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法に係り、特に分離用不
純物導入領域の形成方法の改良に関するものである。
純物導入領域の形成方法の改良に関するものである。
第１図Ａ −Ｄは従来の製造方法の主要段階における状
態を示す断面図である。まず、第１図ＡＩＣ示すように
、半導体基板、例えばシリコン基板（１）にｎ形つェル
領域（２）とｐ形つニル領＊ （３）とを形成した後に
、その全土面に下敷酸化膜（４）を形成し、次に後述の
分離用酸化膜の形成用のマスクとなるべき窒化膜（５）
を形成する。つづいて、第１図Ｂに示すように、所要パ
ターンに形成した第１のレジスト膜（６）を介して、窒
イし膜（５）に選択的にエツチングを施して分離用酸化
膜を形成すべきｎ形つェル領域（２）とｐ形つェル領域
（３）との境界部位の上に開孔（７）を形成する。次に
１第１図ＣＫ示すように、開孔（７）Ｋ露出するｎ形つ
ェル領域（２）の表面部分を覆うようにバターニングさ
れた第２のレジスト膜（８）を形成した後に、ホウ素（
Ｂ）等のイオンを注入して分離用不純物導入領域（９）
を形成する。そし玉、第１図ＤＫ示すように、第２のレ
ジスト膜（８）および第１のレジスト膜（７）を除去し
た後忙、窒化膜（５）をマスクとして酸化を施し、分離
用酸化膜αＱ′ｆ：形成していた。
態を示す断面図である。まず、第１図ＡＩＣ示すように
、半導体基板、例えばシリコン基板（１）にｎ形つェル
領域（２）とｐ形つニル領＊ （３）とを形成した後に
、その全土面に下敷酸化膜（４）を形成し、次に後述の
分離用酸化膜の形成用のマスクとなるべき窒化膜（５）
を形成する。つづいて、第１図Ｂに示すように、所要パ
ターンに形成した第１のレジスト膜（６）を介して、窒
イし膜（５）に選択的にエツチングを施して分離用酸化
膜を形成すべきｎ形つェル領域（２）とｐ形つェル領域
（３）との境界部位の上に開孔（７）を形成する。次に
１第１図ＣＫ示すように、開孔（７）Ｋ露出するｎ形つ
ェル領域（２）の表面部分を覆うようにバターニングさ
れた第２のレジスト膜（８）を形成した後に、ホウ素（
Ｂ）等のイオンを注入して分離用不純物導入領域（９）
を形成する。そし玉、第１図ＤＫ示すように、第２のレ
ジスト膜（８）および第１のレジスト膜（７）を除去し
た後忙、窒化膜（５）をマスクとして酸化を施し、分離
用酸化膜αＱ′ｆ：形成していた。
ところが、上記従来の方法では、分離用不純物導入領域
（９）の形成のためのマスクとなる第２のレジスト膜（
８）のバターニングに当って写真製版工程を必要とする
が、これはその時点では既に形成されているｐ形つニル
領［（３）と直接結びつけてパターン合わせをする手段
がないのでパターンずれを生じ、適確に分離用不純物導
入領域（９）を形成できないおそれがあった。
（９）の形成のためのマスクとなる第２のレジスト膜（
８）のバターニングに当って写真製版工程を必要とする
が、これはその時点では既に形成されているｐ形つニル
領［（３）と直接結びつけてパターン合わせをする手段
がないのでパターンずれを生じ、適確に分離用不純物導
入領域（９）を形成できないおそれがあった。
この発明は以上のような点Ｋｆｉ！みてなされたもので
、第２導電形（ｐ形）ウェル＠域を形成すると ためのマスク妻分離用不純物導入領域の形成にも利用す
ることによって、写真製版工程を減少させるとともに、
両領域間のパターンのずれのない半導体装置の製造方法
を提供するものである。
、第２導電形（ｐ形）ウェル＠域を形成すると ためのマスク妻分離用不純物導入領域の形成にも利用す
ることによって、写真製版工程を減少させるとともに、
両領域間のパターンのずれのない半導体装置の製造方法
を提供するものである。
第２図Ａ−Ｆはこの発明の一実施例方法の主要段階にお
ける状態を示す断面図で、第１図の従来例と同一符号は
同等部分を示す。まず、第２図Ａに示すように、シリコ
ン基板（１）の主面部の一部にリン（Ｐ） ｙ’ヒ素（
Ａｔｓ）などの゛イオンを注入してｎ形つェル領域を形
成するためのｎ形領ｖｃ←υを形成し、その全土面に下
敷酸化膜（４）を形成し、次に分離用酸化膜の形成用の
マスクとなるべき窒化膜（５ａ）を形成した後に、所要
パターンに形成した第１のレジスト膜（６ａ）を介して
窒化膜（５ａ）にエツチングを施して後に分離用酸化膜
形成のための開孔（７ａ）を １形成する。次に、第２
図Ｂに示すように、第１のレジスト膜（６ａ）を除去し
た後に、開孔（’７ａ）の内部を含めて、窒化膜（５ａ
）の上に酸化膜（２）を形成し、更に、その上にｐ形り
エル領域形成部位の上に開孔を有するようにバターニン
グされた第２のレジスト膜０を形成する。つづいて、第
２図Ｃに示すように、この第２のレジスト膜（２）を介
して酸化膜（２）にエツチングを施してｐ形つニル領填
ゝ形成部位に対応する開孔Ｑ４を形成し、その部位の窒
化膜（５ａ）を露出させ、次に、この窒化膜（５ａ）を
貫通する加速電圧で、図示矢印のように、ホウ素（Ｂ）
などのイオンを打込んでｐ形つェル領域を形成するため
のｐ＋形領領域２）を形成する。更につづいて、第２図
ＤＫ示すように、高温処理して、シリコン基板（１）の
上面露出部を酸化させつつ、♂形領ｖ、、（ロ）および
ｐ＋形須域（イ）の不純物をドライブしてそれぞれｎ形
つェル領域（２）およびｐ形つェル領域（３）を形成す
る０次に、第２図Ｅに示すように、酸化膜（２）とｐ形
つェル領域（３）上の窒化膜（５ａ）とをマスクとして
、図示矢印のように、ホウ素（Ｂ）などのイオンを低エ
ネルギーで打込むか、または拡散によって、分離用不純
物導入領ｊｉＥ （９）をｐ形つェル領域（３）のｎ形
つニル領＊ （２）に接する部分に形成する。その後に
、第２図Ｆに示すように、酸化膜（２）を除去踵窒化膜
（５ａ）をマスクとして酸化を施して、ｐ形つェル領域
（３）とｎ形つェル領域（２）との境界の表面部に分離
用酸化膜ａＱを形成する。
ける状態を示す断面図で、第１図の従来例と同一符号は
同等部分を示す。まず、第２図Ａに示すように、シリコ
ン基板（１）の主面部の一部にリン（Ｐ） ｙ’ヒ素（
Ａｔｓ）などの゛イオンを注入してｎ形つェル領域を形
成するためのｎ形領ｖｃ←υを形成し、その全土面に下
敷酸化膜（４）を形成し、次に分離用酸化膜の形成用の
マスクとなるべき窒化膜（５ａ）を形成した後に、所要
パターンに形成した第１のレジスト膜（６ａ）を介して
窒化膜（５ａ）にエツチングを施して後に分離用酸化膜
形成のための開孔（７ａ）を １形成する。次に、第２
図Ｂに示すように、第１のレジスト膜（６ａ）を除去し
た後に、開孔（’７ａ）の内部を含めて、窒化膜（５ａ
）の上に酸化膜（２）を形成し、更に、その上にｐ形り
エル領域形成部位の上に開孔を有するようにバターニン
グされた第２のレジスト膜０を形成する。つづいて、第
２図Ｃに示すように、この第２のレジスト膜（２）を介
して酸化膜（２）にエツチングを施してｐ形つニル領填
ゝ形成部位に対応する開孔Ｑ４を形成し、その部位の窒
化膜（５ａ）を露出させ、次に、この窒化膜（５ａ）を
貫通する加速電圧で、図示矢印のように、ホウ素（Ｂ）
などのイオンを打込んでｐ形つェル領域を形成するため
のｐ＋形領領域２）を形成する。更につづいて、第２図
ＤＫ示すように、高温処理して、シリコン基板（１）の
上面露出部を酸化させつつ、♂形領ｖ、、（ロ）および
ｐ＋形須域（イ）の不純物をドライブしてそれぞれｎ形
つェル領域（２）およびｐ形つェル領域（３）を形成す
る０次に、第２図Ｅに示すように、酸化膜（２）とｐ形
つェル領域（３）上の窒化膜（５ａ）とをマスクとして
、図示矢印のように、ホウ素（Ｂ）などのイオンを低エ
ネルギーで打込むか、または拡散によって、分離用不純
物導入領ｊｉＥ （９）をｐ形つェル領域（３）のｎ形
つニル領＊ （２）に接する部分に形成する。その後に
、第２図Ｆに示すように、酸化膜（２）を除去踵窒化膜
（５ａ）をマスクとして酸化を施して、ｐ形つェル領域
（３）とｎ形つェル領域（２）との境界の表面部に分離
用酸化膜ａＱを形成する。
以上この実施例ではｐ形つニル頼＊ （３）の形成に用
いたマスク酸化膜（２）を分離用不純物導入領域（９）
の形成にも用いたので、写真製版工程を１回減らすこと
ができ、従ってパターンずれのおそれもない０ なお、上記実施例ではｐ形つェル領域とｎ形つニル領斌
との分離の場合を示したが、半導体基板内の第１導電形
層とそれに接して形成された第２導電形ウエル領域との
分離に広く、この発明は適用できる。
いたマスク酸化膜（２）を分離用不純物導入領域（９）
の形成にも用いたので、写真製版工程を１回減らすこと
ができ、従ってパターンずれのおそれもない０ なお、上記実施例ではｐ形つェル領域とｎ形つニル領斌
との分離の場合を示したが、半導体基板内の第１導電形
層とそれに接して形成された第２導電形ウエル領域との
分離に広く、この発明は適用できる。
以上説明したように、ウェル領域の形成に用いたマスク
を分離用不純物導入領域の形成にも利用するようにした
ので、写真製版工程が１回減少し、従ってマスクずれの
おそれもなくなり、コストの低減と製品品質の向上が可
能となる。
を分離用不純物導入領域の形成にも利用するようにした
ので、写真製版工程が１回減少し、従ってマスクずれの
おそれもなくなり、コストの低減と製品品質の向上が可
能となる。
第１図Ａ −Ｄは従来の製造方法の主要段階における状
態を示す断面図、第２図Ａ −Ｆはこの発明の一実施例
方法の主要段階における状態を示す断面図である。 図において、（１）は半導体基板、（２）はｎ形つニル
領ＶＣ（第１の領［）、（３）はｐ形つェル領域（第２
導電形のウェル類Ｍ、）、（５ａ）は窒化膜（第１の膜
） 、（７ａ）は第１の開孔、（９）は分離用不純物導
入領域、（２）は酸化膜（第２の膜）、Ｑ４は第２の開
孔である。 なお、図中同一符号は同一または相当部分を示す０ 頬人大岩増雄 第１図 第２Ｒ 第２図
態を示す断面図、第２図Ａ −Ｆはこの発明の一実施例
方法の主要段階における状態を示す断面図である。 図において、（１）は半導体基板、（２）はｎ形つニル
領ＶＣ（第１の領［）、（３）はｐ形つェル領域（第２
導電形のウェル類Ｍ、）、（５ａ）は窒化膜（第１の膜
） 、（７ａ）は第１の開孔、（９）は分離用不純物導
入領域、（２）は酸化膜（第２の膜）、Ｑ４は第２の開
孔である。 なお、図中同一符号は同一または相当部分を示す０ 頬人大岩増雄 第１図 第２Ｒ 第２図
Claims (2)
- （１）半導体基板内に第１導電形の第１の領域と接し、
ともに上記半導体基板の表面に露出する第２導電形のウ
ェル領域を形成するに際して、上記第１の領域と上記ウ
ェル領域との境界となるべき線を挾んで上記両領域にわ
たる所要幅の第１の開孔を有する第１の膜を上記半導体
基板の上に形成する工程、上船ウェル領域を形成すべき
′部位に第２の開孔を有する第２の膜を形成する工程、
上記第２の膜をマスクとして上記第２の開孔内にある上
記第１の膜を貫通する加速電圧で第２導電形不純物イオ
ンを打込んだ後に熱処理して上記ウェル領域を形成する
工程、及び上記第１の膜および上記第２の開孔内にある
上記第１の膜をマスクとして第２導電形不純物を導入し
て上記ウェル領域の表面部の上記第１の領域に接する部
分に分離用不純物導入領域を形成する工程を備えたこと
を特徴とする半導体装置の製造方法。 - （２）第１＃！電形の第１の領域がｎ形りエル領域であ
シ、第２導電形のウェル領域がｐ形つェル領域であるこ
とを特徴とする特許請求の範囲第１項記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59099839A JPS60242637A (ja) | 1984-05-16 | 1984-05-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59099839A JPS60242637A (ja) | 1984-05-16 | 1984-05-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60242637A true JPS60242637A (ja) | 1985-12-02 |
| JPH0519309B2 JPH0519309B2 (ja) | 1993-03-16 |
Family
ID=14257966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59099839A Granted JPS60242637A (ja) | 1984-05-16 | 1984-05-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60242637A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5436077A (en) * | 1977-08-24 | 1979-03-16 | Toshiba Corp | Sintered electrode for use in discharge tube lamp |
-
1984
- 1984-05-16 JP JP59099839A patent/JPS60242637A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5436077A (en) * | 1977-08-24 | 1979-03-16 | Toshiba Corp | Sintered electrode for use in discharge tube lamp |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0519309B2 (ja) | 1993-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5076098B2 (ja) | 第二のポリ層の形成後に二重ポリバイポーラトランジスタの２つのレベルをドーピングするプロセス | |
| JPS6196759A (ja) | 集積回路の形成方法 | |
| US4343080A (en) | Method of producing a semiconductor device | |
| JPS59130465A (ja) | Ｍｉｓ半導体装置の製造方法 | |
| US4170500A (en) | Process for forming field dielectric regions in semiconductor structures without encroaching on device regions | |
| JP2775765B2 (ja) | 半導体装置の製造法 | |
| JPS60242637A (ja) | 半導体装置の製造方法 | |
| JPH05251649A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPH04216651A (ja) | 半導体装置の製造方法 | |
| JPH0917779A (ja) | 半導体装置の素子分離用酸化膜形成方法 | |
| JPH11150181A (ja) | 半導体装置の製造方法 | |
| JPH0349236A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH0274042A (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JPH0475346A (ja) | 半導体装置の製造方法 | |
| JPH0350741A (ja) | 半導体装置の製造方法 | |
| JPS6120367A (ja) | 半導体装置の製造方法 | |
| JPH05335407A (ja) | 半導体装置の製造方法 | |
| JPS588140B2 (ja) | 半導体装置の製造方法 | |
| JPS5922348A (ja) | 半導体装置の製造方法 | |
| JPS63144544A (ja) | 半導体素子間分離領域の形成方法 | |
| JPH02305467A (ja) | 半導体集積回路の製造方法 | |
| JPH06188250A (ja) | 半導体装置の製造方法 | |
| JPH05335409A (ja) | 半導体装置の製造方法 | |
| JPS63111667A (ja) | 半導体装置の製造方法 | |
| JPH0758318A (ja) | 半導体素子の製造方法 |