JPS60241140A - Address tracing device of microprogram - Google Patents
Address tracing device of microprogramInfo
- Publication number
- JPS60241140A JPS60241140A JP59096665A JP9666584A JPS60241140A JP S60241140 A JPS60241140 A JP S60241140A JP 59096665 A JP59096665 A JP 59096665A JP 9666584 A JP9666584 A JP 9666584A JP S60241140 A JPS60241140 A JP S60241140A
- Authority
- JP
- Japan
- Prior art keywords
- address
- trace
- memory
- microprogram
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はマイクロプログラムのアドレストレース装置に
関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a microprogram address tracing device.
(従来の技術)
従来のマイクロプログラムのアドレストレース装置では
、トレース用メモリ容量が有限であり、その書込みタイ
ミングはクロック毎、一定時間毎、命令毎、事象毎、あ
るいは外部入力信号毎に発生していた。従って、プログ
ラムにループが発生した場合、あるいはトレース必要ア
ドレスと次のトレース必要アドレスの間に多くのトレー
ス該当タイミングが存在する場合には、必要とするトレ
ース情報が消えてしまうという欠点があったの
(発明の課題)
本発明は、上述の如き従来技術の欠点を解消するために
なされたものであって、その目的はトレースタイミング
をマイクロプログラムのアドレスで任意に決定するとと
もにループでの書込み禁止を任意に指定することにより
有効なトレース情報の収集が可能なマイクロプログラム
のアドレストレース装置を提供することにある。(Prior art) In a conventional microprogram address trace device, the trace memory capacity is limited, and the write timing occurs every clock, every fixed time, every instruction, every event, or every external input signal. Ta. Therefore, if a loop occurs in the program, or if there are many trace timings between one trace-required address and the next trace-required address, the necessary trace information will be lost. (Problems to be solved by the invention) The present invention has been made in order to eliminate the drawbacks of the prior art as described above, and its purpose is to arbitrarily determine the trace timing by the address of a microprogram and to prevent writing in a loop. An object of the present invention is to provide a microprogram address tracing device capable of collecting effective trace information by arbitrarily specifying it.
(発明の概要)
本発明は、メモリを使用してマイクロプログラム制御を
行なっている制御装置のマイクロプログラムアドレスト
レースにおいて、任意のアドレスをトレース情報として
トレース用メモリへ格納でき、しかも指定アドレスが連
続して発生した場合には2度目以降はトレースを禁止す
るようにしたものである。(Summary of the Invention) The present invention allows arbitrary addresses to be stored in the trace memory as trace information in the microprogram address trace of a control device that performs microprogram control using memory, and furthermore, the specified addresses are continuous. If this occurs, tracing is prohibited from the second time onwards.
そしてその特徴は、マイクロプログラムアドレスを格納
するトレース用メモリと、成るマイクロプログラムアド
レスにおいて該マイクロプログラムアドレスを前記トレ
ース用メモリに格納するかどうかを指示する格納指示手
段と、トレースの状態を指示する状態指示手段と、現マ
イクロプログラムアドレスがトレースできる状態である
かどうかの制御状態を管理する制御状態管理手段と、制
御状態がトレース可能状態にありマイクロプログラムア
ドレスの格納が指示されているとき一前記トレース用メ
モリに書込み指示を与える手段とを有することにある。Its features include a trace memory for storing a microprogram address, storage instruction means for instructing whether or not to store the microprogram address in the trace memory, and a state for instructing the trace state. an instruction means, a control state management means for managing a control state as to whether or not the current microprogram address is in a traceable state; and means for giving a write instruction to the memory for use.
(実施例) 以下本発明の一実施例を図面を参照して説明する。(Example) An embodiment of the present invention will be described below with reference to the drawings.
第1図は本発明の一実施例のマイクロプログラムのアド
レストレース装置を示すブロック図である。同図におい
て、1は現マイクロブ、ログラムの次のマイクロプログ
ラムアドレスの生成をするマイクロプログラムアドレス
生成回路、2は次のマイクロプログラムアドレス、現マ
イクロプログラムアドレスにおける制御データ等を格納
するコントロールメモリ、3はあるマイクロプログラム
アドレスにおいてそのマイクロプログラムアドレスをト
レース用メモリに格納するかどうか指示し、2ビツト幅
のROMまたはRAMよりなるトレース用コントロール
メモリ、4はマイクロアドレスを一時格納しておくため
の一時記憶レジスタ、5はトレース用メモリへアドレス
の格納を指示するトレース制御回路、6はトレース情報
を格納するトレース用メモリである。なお、トレース用
コントロールメモリ3は、ROMで構成して一意に決め
ておいても良いし、RAMで構成して自由に書き替えら
れるようにしておいて、保守装置からの指示または上位
装置からの指示で任意に書き替えても良い。また、一時
記憶レジスタ4はマイクロプログラムアドレスをラッチ
する回路であり、マイクロプログラムアドレスが変化す
る前にトレース用メモリ6にマイクロプログラムアドレ
スが正常に記憶できれば必要はない。FIG. 1 is a block diagram showing a microprogram address tracing device according to an embodiment of the present invention. In the figure, 1 is a microprogram address generation circuit that generates the current microprogram address and the next microprogram address of the program, 2 is a control memory that stores the next microprogram address, control data, etc. at the current microprogram address, and 3 is a control memory that stores the next microprogram address, control data, etc. A trace control memory consisting of a 2-bit wide ROM or RAM that instructs whether or not to store the microprogram address in the trace memory at a certain microprogram address; 4 is a temporary storage register for temporarily storing the microaddress; , 5 is a trace control circuit that instructs the trace memory to store an address, and 6 is a trace memory that stores trace information. Note that the tracing control memory 3 may be configured with ROM and uniquely determined, or configured with RAM so that it can be freely rewritten, so that it can be configured in accordance with instructions from the maintenance device or from the host device. It may be rewritten arbitrarily according to instructions. Further, the temporary storage register 4 is a circuit that latches the microprogram address, and is not necessary if the microprogram address can be normally stored in the trace memory 6 before the microprogram address changes.
トレース用コントロールメモリ3の2ビツトは、制御回
路内部状態指示ビット(以後、状態ビットと称する。)
及び制御回路5へのアドレス格納指示ビット(以後、格
納ビットと称する。)から成っている。制御回路5は内
部にO′、1.′のいずれかの状態(以後、制御状態と
称する。)を有しており、上記2ビツト及びそのときの
制御状態に基づいてトレース用メモリ6に対し、アドレ
スの格納を指示し、また制御状態を変化させる。トレー
ス用メモリ6は制御回路5からの格納指示信号に基づき
一時記憶レジスタ4によりマイクロプログラムアドレス
を格納する。第1表にトレース用コントロールメモリ2
ビツト、制御状態及び制御回路5からトレース用メモリ
6への格納指示信号の関係を示す。Two bits of the trace control memory 3 are control circuit internal state indication bits (hereinafter referred to as state bits).
and an address storage instruction bit to the control circuit 5 (hereinafter referred to as storage bit). The control circuit 5 has O', 1. ' (hereinafter referred to as the control state), it instructs the trace memory 6 to store an address based on the above two bits and the control state at that time, and also controls the control state. change. The trace memory 6 stores the microprogram address using the temporary storage register 4 based on a storage instruction signal from the control circuit 5. Table 1 shows trace control memory 2.
The relationship between bits, control states, and storage instruction signals from the control circuit 5 to the trace memory 6 is shown.
第1表
トレース用コントロールメモリ3の2ビツトをTCM
(状態ビット、格納ビット)で表わした場合、TCM
(0、O)は格納指示信号を送出せず、制御状態に変化
を与えない。TCM (0。TCM 2 bits of control memory 3 for tracing in Table 1
When expressed as (status bit, storage bit), TCM
(0, O) does not send a storage instruction signal and does not change the control state. TCM (0.
1)は制御状態に無関係な格納指示信号を送出するが、
制御状態には変化を与えない。TCM(1,0)は格納
指示信号は送出せず、制御状態をOに設定する。TCM
(1,1)は制御状態が0′のときには格納指示信号
を送出し、制御状態を反転するが、制御状態が1のとき
には何も行なわない。1) sends out a storage instruction signal that is unrelated to the control state, but
No change is made to the control state. TCM (1,0) does not send out a storage instruction signal and sets the control state to O. TCM
(1,1) sends out a storage instruction signal and inverts the control state when the control state is 0', but does nothing when the control state is 1.
無条件にトレースする必要のあるアドレスでは、そのア
ドレスのトレース用コントロールメモリ3をTCM (
0,1)とする。制御状態によりトレースするかしない
かを決める場合はTCM(1、1)とする。TCM (
1,1)はループなどで同一アドレスがくり返しトレー
ス要求を出してきた場合、1度目をトレースし、2度目
以降はトレースしないときなどに使用する。まず制御状
態OでTCM (1,1)のアドレスを通過すると格納
指示信号が送出され、アドレスがトレース用メモリ6へ
格納され、制御状態を1に反転させる。次に同アドレス
を通過するときは制御状態が1であるため、格納指示信
号は送出されず、制御状態も1′のままである。以後何
度同アドレスを通過しても制御状態が1であるかぎりト
レースされない。For addresses that need to be traced unconditionally, the trace control memory 3 for that address is transferred to the TCM (
0,1). When determining whether or not to trace based on the control state, use TCM (1, 1). TCM (
1, 1) is used when the same address repeatedly issues a trace request due to a loop, etc., and the first time is traced and the second and subsequent times are not traced. First, when the control state O passes the address of TCM (1,1), a storage instruction signal is sent, the address is stored in the trace memory 6, and the control state is inverted to 1. The next time the same address is passed, the control state is 1, so the storage instruction signal is not sent, and the control state remains 1'. No matter how many times the same address is passed thereafter, as long as the control state is 1, it will not be traced.
第2図は本実施例の動作を示すマイクロプログラムフロ
ーチャートである。このフローにおいて、制御の流れだ
けを知りたい場合、−例として同図に示すような状態ビ
ットと格納ビットの設定が考えられる。例えば分岐がす
べて不成立の場合にはプログラムは第2表のごとく流れ
、トレース用メモリ6には第3表に示すデータが格納さ
れる。FIG. 2 is a microprogram flowchart showing the operation of this embodiment. In this flow, if you want to know only the control flow, you can consider setting the status bit and storage bit as shown in the figure, for example. For example, if all branches are not taken, the program flows as shown in Table 2, and the data shown in Table 3 is stored in the trace memory 6.
(以下余白)
第2表
第 3 表
また、プログラムが第4表に示すように流れた場合には
、トレース用メモリ6には第5表で示すデータが格納さ
れる。(The following is a margin) Table 2 Table 3 Furthermore, when the program flows as shown in Table 4, the data shown in Table 5 is stored in the trace memory 6.
(却下余白)
第 4 表
第 5 表
第2図においてアドレスn+11. n+19のループ
は何回ループしても1度しかトレースしないようになっ
ているが、例えばアドレスn+19をループした回数だ
けトレースしたければアドレスn+19のトレース用コ
ントロールメモリをTCM(0゜l)とすればよい。(Rejection margin) In Table 4, Table 5, and Figure 2, address n+11. The loop at n+19 is designed to be traced only once no matter how many times it loops, but for example, if you want to trace the number of times address n+19 is looped, set the trace control memory at address n+19 to TCM (0゜l). Bye.
以上のように本実施例は、任意アドレスをトレースでき
、しかもループでは1度だけトレースすることも可能で
あり、必要情報を有効にしかも小容量のメモリで格納可
能である。As described above, in this embodiment, an arbitrary address can be traced, and it is also possible to trace only once in a loop, and necessary information can be stored effectively and in a small memory capacity.
(発明の効果)
以上詳細に説明したように、本発明によれば、トレース
タイミングをマイクロプログラムのアドレスで任意に決
定でき、またループでの書込み禁止も任意に指定するこ
とができる。従って必要情報を有効にしかも小容量のメ
モリで格納できるという利点がある。(Effects of the Invention) As described above in detail, according to the present invention, the trace timing can be arbitrarily determined by the address of the microprogram, and write prohibition in a loop can also be arbitrarily specified. Therefore, there is an advantage that necessary information can be stored effectively and in a small memory capacity.
第1図は本発明の一実施例を示すブロック図、第2図は
本発明の一実施例の動作を示すフローチャートである。
1−m−マイクロプログラムアドレス生成回路。
2−m−コントロールメモリ、
3−−− トレース用コントロールメモリ、4−一一一
時記憶レジスタ、
5−−− )レース制御回路、
6−−− トレース用メモリ。
本1図FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG. 2 is a flowchart showing the operation of one embodiment of the present invention. 1-m-Microprogram address generation circuit. 2-m-control memory, 3--control memory for trace, 4--11 temporary storage register, 5--) race control circuit, 6-- memory for trace. Book 1 illustration
Claims (1)
リと、成るマイクロプログラムアドレスにおいて該マイ
クロプログラムアドレスを前記トレース用メモリに格納
するかどうかを指示する格納指示手段と、トレースの状
態を指示する状態指示手段と、現マイクロプログラムア
ドレスがトレースできる状態であるかどうかの制御状態
を管理する制御状態管理手段と、制御状態がトレース可
能状態にありマイクロプログラムアドレスの格納が指示
されているとき前記トレース用メモリに書込み指示を与
える手段とを有することを特徴とするマイクロプログラ
ムのアドレストレース装置。a trace memory for storing a microprogram address; storage instruction means for instructing whether or not to store the microprogram address in the trace memory; and a state instruction means for instructing a trace state; a control state management means for managing a control state as to whether a microprogram address is in a traceable state; and a control state management means for instructing a write to the trace memory when the control state is in a traceable state and storage of the microprogram address is instructed. A microprogram address tracing device characterized in that it has means for giving.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59096665A JPS60241140A (en) | 1984-05-16 | 1984-05-16 | Address tracing device of microprogram |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59096665A JPS60241140A (en) | 1984-05-16 | 1984-05-16 | Address tracing device of microprogram |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60241140A true JPS60241140A (en) | 1985-11-30 |
Family
ID=14171107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59096665A Pending JPS60241140A (en) | 1984-05-16 | 1984-05-16 | Address tracing device of microprogram |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60241140A (en) |
-
1984
- 1984-05-16 JP JP59096665A patent/JPS60241140A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60238944A (en) | Storage device for tracing | |
JPS60241140A (en) | Address tracing device of microprogram | |
JPS6081662A (en) | Memory writing circuit | |
JPS6226055B2 (en) | ||
JPH0540698A (en) | Main storage page managing system | |
JPS62241044A (en) | History information collecting device | |
JPS59121561A (en) | Common resource access protecting system in multiprocessor system | |
JPS62224842A (en) | Action history storage system | |
SU1564620A2 (en) | Device for control of microprocessor system | |
JPH02244342A (en) | Trace for branch instruction | |
JP2526893B2 (en) | Semiconductor memory device | |
JPS6229813B2 (en) | ||
JPS626341A (en) | Information processor | |
JPH02138650A (en) | Bus tracer | |
JPS61110245A (en) | Operation history device | |
JPS6136641B2 (en) | ||
JPS59173822A (en) | Bus monitoring system | |
JPS62147536A (en) | Tracing system for software operation | |
JPH03196339A (en) | Real time tracer | |
JPS60204078A (en) | Automatic logic design system | |
JPS626270B2 (en) | ||
JPS5890253A (en) | Working history storage device | |
JPS6069742A (en) | Microprogram controlling method | |
JPS6010363A (en) | Memory address designating system | |
JPH04205436A (en) | Logic circuit |