JPS60239854A - 分散形デ−タ処理システム - Google Patents
分散形デ−タ処理システムInfo
- Publication number
- JPS60239854A JPS60239854A JP59095514A JP9551484A JPS60239854A JP S60239854 A JPS60239854 A JP S60239854A JP 59095514 A JP59095514 A JP 59095514A JP 9551484 A JP9551484 A JP 9551484A JP S60239854 A JPS60239854 A JP S60239854A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- storage device
- address
- dma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は伝送効率を向上させた分散形データ処理シス
テムに関するものである。
テムに関するものである。
第１図は従来のこの種のＤＭＡ転送を含むデータ処理シ
ステムの構成図である。図において１はモデム回路、２
は受信装置、３は送信装置、４は通信権検出切替装置、
５は通信用装置、６はＤＭＡ装置、７は中央処理装置、
８は内部記憶装置、９は上記各装置及び回路を収納する
筐体、１０は上記筐体９と他の同様の筐体（図示せず）
を接続する伝送用のパス（ＢＵＳ’）である。
ステムの構成図である。図において１はモデム回路、２
は受信装置、３は送信装置、４は通信権検出切替装置、
５は通信用装置、６はＤＭＡ装置、７は中央処理装置、
８は内部記憶装置、９は上記各装置及び回路を収納する
筐体、１０は上記筐体９と他の同様の筐体（図示せず）
を接続する伝送用のパス（ＢＵＳ’）である。
第２図は上記内部記憶装置８内のデータであシ、１１は
送信に必要なデータを示す。
送信に必要なデータを示す。
次に動作について説明する。例えば、中央処理装置７が
、通信権検出切替装置４からの信号により送信動作に移
行したとする。
、通信権検出切替装置４からの信号により送信動作に移
行したとする。
とこで、内部記憶装置８では第２図に示すように不連続
なデータが格納されているため、上記送信動作への移行
によ！ＤＤＭＡ装置６が転送する際その不連続な全デー
タをそのまま通信用装置５に送出する。この送出動作に
よりモデム回路１を経由してＢＵＳＩＯに表われたデー
タはそのＢＵＳＩＯ上にある図示しない他の筐体のモデ
ム回路を経由し、その内部記憶装置（図示せず）に格納
される。
なデータが格納されているため、上記送信動作への移行
によ！ＤＤＭＡ装置６が転送する際その不連続な全デー
タをそのまま通信用装置５に送出する。この送出動作に
よりモデム回路１を経由してＢＵＳＩＯに表われたデー
タはそのＢＵＳＩＯ上にある図示しない他の筐体のモデ
ム回路を経由し、その内部記憶装置（図示せず）に格納
される。
従来の分散形データ処理システムは以上のように構成さ
れているので、送信側において必要なデータのみに再編
集するか、または受信側において不必要なデータの判別
をするかしなければならず、また伝送上に不必要なデー
タまでが表われるため、伝送効率が低下するなどの欠点
があった。
れているので、送信側において必要なデータのみに再編
集するか、または受信側において不必要なデータの判別
をするかしなければならず、また伝送上に不必要なデー
タまでが表われるため、伝送効率が低下するなどの欠点
があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、送信に必要なデータのアドレスパ
ターンを格納する記憶装置を装置内部に設けることによ
！Ｄ、ＤＭＡ装置が送信に不必要なデータをアクセスし
たときはそのデータをバイパスさせて送信させないよう
にし、伝送ライン上に送信に必要なデータのみを載せて
高効率にデータ転送ができる分散型データ処理システム
を提供するものである。
めになされたもので、送信に必要なデータのアドレスパ
ターンを格納する記憶装置を装置内部に設けることによ
！Ｄ、ＤＭＡ装置が送信に不必要なデータをアクセスし
たときはそのデータをバイパスさせて送信させないよう
にし、伝送ライン上に送信に必要なデータのみを載せて
高効率にデータ転送ができる分散型データ処理システム
を提供するものである。
以下、この発明の一実施例を第３図に基づいて説明する
。第３図において、１はモデム回路、２は受信装置、３
は送信装置、４は通信権検出切替装置、５は通信用装置
、６はＤＭＡ装置、７は中央処理装置、８は内部記憶装
置、９は上記各装置及び回路を収納している筐体、ｌＯ
は同様の装置を持った他の筐体ｌＯを接続する伝送用Ｂ
ＵＳであシ、１１はデータ判別記憶装置である。
。第３図において、１はモデム回路、２は受信装置、３
は送信装置、４は通信権検出切替装置、５は通信用装置
、６はＤＭＡ装置、７は中央処理装置、８は内部記憶装
置、９は上記各装置及び回路を収納している筐体、ｌＯ
は同様の装置を持った他の筐体ｌＯを接続する伝送用Ｂ
ＵＳであシ、１１はデータ判別記憶装置である。
第４図は送信側装置のデータ編集を行う際のデータの流
れを示しており、図中、８ａは内部記憶装置８内のデー
タを示し、そのデータのうち１３の斜線部分は送信に必
要なデータを表わす。ｌｌａは上記データ８ａが符号化
されたデータ判別記憶装置１１内のデータを示し、この
データｌｌａによシデータ判別記憶装置１１は送信に不
用なデータであるかどうかを判別し、不要のデータの場
合はＤＭＡ装置６に対して送信を禁止するように働き、
必要なデータのみを通信用装置５に転送させる。
れを示しており、図中、８ａは内部記憶装置８内のデー
タを示し、そのデータのうち１３の斜線部分は送信に必
要なデータを表わす。ｌｌａは上記データ８ａが符号化
されたデータ判別記憶装置１１内のデータを示し、この
データｌｌａによシデータ判別記憶装置１１は送信に不
用なデータであるかどうかを判別し、不要のデータの場
合はＤＭＡ装置６に対して送信を禁止するように働き、
必要なデータのみを通信用装置５に転送させる。
従って、通信用装Ｒ５内のデータ５ａは送信に必要なデ
ータのみが扱われ、順次送信動作を行なう。
ータのみが扱われ、順次送信動作を行なう。
なお、１２はＤＭＡ装置６によシ自動的にインクリメン
トされるＤＭＡのポインタを示す。
トされるＤＭＡのポインタを示す。
次に動作について説明する。送信する権利が任意の筐体
９に巡回してくると、中央処理装置７はデータ判別記憶
装置１１にその時点で伝送に必要なデータのアドレス指
定パターンを格納する。この時点で内部記憶装置９に格
納されているデータのうち送信に必要なデータの定義付
けが決められる。
９に巡回してくると、中央処理装置７はデータ判別記憶
装置１１にその時点で伝送に必要なデータのアドレス指
定パターンを格納する。この時点で内部記憶装置９に格
納されているデータのうち送信に必要なデータの定義付
けが決められる。
ＤＭＡ装置６はこの上記の動作に無関係に中央処理装置
７からの指令があれば連続して内部記憶装置８に格納さ
れたデータ８ａを通信用装置５に転送動作を開始する。
７からの指令があれば連続して内部記憶装置８に格納さ
れたデータ８ａを通信用装置５に転送動作を開始する。
このときＤＭＡ装置６から出力される内部記憶装置８内
に格納されているデータ８ａのアドレスがデータ判別記
憶装置１１により監視され、そのアドレスに対応したデ
ータ有効、無効信号を出力し、ＤＭＡ装置６から出力さ
れたデータに対してゲー）６ａの開閉を行なう。
に格納されているデータ８ａのアドレスがデータ判別記
憶装置１１により監視され、そのアドレスに対応したデ
ータ有効、無効信号を出力し、ＤＭＡ装置６から出力さ
れたデータに対してゲー）６ａの開閉を行なう。
この場合、無効のときにはＤＭＡ装置６に対しデータ判
別記憶装置１１からポインタ１２のインクリメントを促
し、また有効時には通信用装置５よυ促進信号が返送さ
れてくる。このような動作が行なわれることによシ通信
用装置５を経由して伝送用ＢＵＳ １０に表われたデー
タは他の筐体にとってすべて有効データとなっている。
別記憶装置１１からポインタ１２のインクリメントを促
し、また有効時には通信用装置５よυ促進信号が返送さ
れてくる。このような動作が行なわれることによシ通信
用装置５を経由して伝送用ＢＵＳ １０に表われたデー
タは他の筐体にとってすべて有効データとなっている。
また、上記実施例では送信動作について説明したが、受
信動作でも同様に受信側へデータ判別記憶装置を設ける
こ′とによシ、受信データのうち自局に必要なデータを
内部記憶装置に格納することができる。
信動作でも同様に受信側へデータ判別記憶装置を設ける
こ′とによシ、受信データのうち自局に必要なデータを
内部記憶装置に格納することができる。
以上のように、この発明によればＤＭＡ装置に対してデ
ータ伝送可否の指示を行なうデータ判別記憶装置を設け
、不要データの伝送動作を禁止させるように構成したの
で、受信側に受信データの有効、無効を判別する処理が
不要となり、また不要なデータが転送されないため伝送
ライン上に送出されるデータの絶対量が減少して通信周
回サイクルが短くなシ、伝送スピードの向上と共に伝送
効率の非常に高い分散形データ処理システムが得られる
という効果がある。
ータ伝送可否の指示を行なうデータ判別記憶装置を設け
、不要データの伝送動作を禁止させるように構成したの
で、受信側に受信データの有効、無効を判別する処理が
不要となり、また不要なデータが転送されないため伝送
ライン上に送出されるデータの絶対量が減少して通信周
回サイクルが短くなシ、伝送スピードの向上と共に伝送
効率の非常に高い分散形データ処理システムが得られる
という効果がある。
第１図は従来の分散形データ処理システムを示す構成図
を示し、第２図は同システムで送信されるデータを示す
データ図、第３図は本発明の一実施例による分散形デー
タ処理システムを示す構成図、第４図は同要部データの
処理状態を示す説明図である。 １・・・モデム回路、４・・・通信権検出切換装置、５
・・・通信用装置、６・・・ＤＭＡ装置、６ａ・・・ゲ
ート、７・・・中央処理装置、８・・・内部記憶装置、
１０・・・バス、１１・・・データ判別記憶装置。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 第１図
を示し、第２図は同システムで送信されるデータを示す
データ図、第３図は本発明の一実施例による分散形デー
タ処理システムを示す構成図、第４図は同要部データの
処理状態を示す説明図である。 １・・・モデム回路、４・・・通信権検出切換装置、５
・・・通信用装置、６・・・ＤＭＡ装置、６ａ・・・ゲ
ート、７・・・中央処理装置、８・・・内部記憶装置、
１０・・・バス、１１・・・データ判別記憶装置。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 第１図
Claims (1)
- ＤＭＡ方式で送受信データの転送がバス上で行な−われ
る分散形データ処理システムにおいて、上記分散形デー
タ処理システムに有するＤＭＡ装置から同通信用装置に
転送されるデータを所要時禁止するゲートと、上記転送
されるデータのアドレスを逐次監視し、このアドレスが
不要な送出データのアドレスであることを検知すること
により上記ＤＭＡ装置に対し、ポインタのインクリメン
トを促すデータ判別記憶装置とを備えたことを特徴とす
る分散形データ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59095514A JPS60239854A (ja) | 1984-05-15 | 1984-05-15 | 分散形デ−タ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59095514A JPS60239854A (ja) | 1984-05-15 | 1984-05-15 | 分散形デ−タ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60239854A true JPS60239854A (ja) | 1985-11-28 |
Family
ID=14139678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59095514A Pending JPS60239854A (ja) | 1984-05-15 | 1984-05-15 | 分散形デ−タ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60239854A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62209655A (ja) * | 1986-02-20 | 1987-09-14 | Fujitsu Ltd | デ−タ制御方式 |
| JPS63133253A (ja) * | 1986-11-26 | 1988-06-06 | Iwatsu Electric Co Ltd | デ−タ伝送装置 |
| EP0470624A2 (en) * | 1990-08-08 | 1992-02-12 | Nec Corporation | DMA controller having jump function |
| KR20030074866A (ko) * | 2002-03-14 | 2003-09-22 | 엘지산전 주식회사 | 배전 자동화용 개폐기기의 선로고장 제어장치 |
-
1984
- 1984-05-15 JP JP59095514A patent/JPS60239854A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62209655A (ja) * | 1986-02-20 | 1987-09-14 | Fujitsu Ltd | デ−タ制御方式 |
| JPS63133253A (ja) * | 1986-11-26 | 1988-06-06 | Iwatsu Electric Co Ltd | デ−タ伝送装置 |
| EP0470624A2 (en) * | 1990-08-08 | 1992-02-12 | Nec Corporation | DMA controller having jump function |
| KR20030074866A (ko) * | 2002-03-14 | 2003-09-22 | 엘지산전 주식회사 | 배전 자동화용 개폐기기의 선로고장 제어장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4631534A (en) | Distributed packet switching system | |
| US4760571A (en) | Ring network for communication between one chip processors | |
| CA2091087A1 (en) | Communications system to boundary-scan logic interface | |
| US4471425A (en) | A data transfer control system for multiple units on a common bus using a serially transmitted transfer permission signal | |
| US5311510A (en) | Data storing system for a communication control circuit | |
| JPS60239854A (ja) | 分散形デ−タ処理システム | |
| JPS61165170A (ja) | バス制御方式 | |
| KR0182707B1 (ko) | 교환기에 있어서 프로세서간통신 메세지에 대한 모니터장치 및 방법 | |
| JPH0373039A (ja) | 処理装置およびマルチプロセッサシステム | |
| JPS5759233A (en) | Signal transmitting circuit | |
| JPS59231952A (ja) | マルチプロセツサ間通信制御方式 | |
| KR950006320B1 (ko) | 통신 제어 장치 | |
| JPH0256662A (ja) | メモリ保護方式 | |
| JPH03255749A (ja) | 通信制御装置のデータ転送方式 | |
| JPS59158422A (ja) | 情報転送制御方式 | |
| JPS58182735A (ja) | チヤネル制御装置 | |
| JPS58177053A (ja) | デ−タ通信システム | |
| JPS5858649U (ja) | 情報処理装置 | |
| JPS6165642A (ja) | デ−タ通信方式 | |
| JPH05134969A (ja) | Ｄｍａ転送回路 | |
| JPH04256059A (ja) | ハードウェアエンジンシステム | |
| JPS6093849A (ja) | 通信制御方法 | |
| JPH04257960A (ja) | データ転送方式 | |
| JPH0421149A (ja) | Ｄｍａデータ伝送装置 | |
| JPS60134648A (ja) | 信号伝送装置 |