KR950006320B1 - 통신 제어 장치 - Google Patents

통신 제어 장치 Download PDF

Info

Publication number
KR950006320B1
KR950006320B1 KR1019910025272A KR910025272A KR950006320B1 KR 950006320 B1 KR950006320 B1 KR 950006320B1 KR 1019910025272 A KR1019910025272 A KR 1019910025272A KR 910025272 A KR910025272 A KR 910025272A KR 950006320 B1 KR950006320 B1 KR 950006320B1
Authority
KR
South Korea
Prior art keywords
transmission
microcomputer
communication
control means
data
Prior art date
Application number
KR1019910025272A
Other languages
English (en)
Other versions
KR920015775A (ko
Inventor
노리오 마쯔모또
에쯔야 요꼬야마
Original Assignee
미쯔비시 덴끼 가부시끼가이샤
시끼 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쯔비시 덴끼 가부시끼가이샤, 시끼 모리야 filed Critical 미쯔비시 덴끼 가부시끼가이샤
Publication of KR920015775A publication Critical patent/KR920015775A/ko
Application granted granted Critical
Publication of KR950006320B1 publication Critical patent/KR950006320B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

내용 없음.

Description

통신 제어 장치
제1도는 본 발명의 일실시예를 따른 통신 제어 장치의 블럭도.
제2a도 내지 2e도는 제1도의 실시예의 수신 데이타 처리를 설명하기 위한 타이밍 챠트.
제3a도 내지 3e도는 제1도의 실시예의 승신 데이타 처리를 설명하기 위한 타이밍 챠트.
제4도는 종래의 통신 제어 장치의 블럭도.
* 도면의 주요부분에 대한 부호의 설명
1 : 다중 통신 버스 인터페이스 2 : 다중 통신 버스 제어 수단
3 : 송신 버퍼 4 : 수신 버퍼
5 : 시리얼 전송 인터페이스 6 : 시리얼 전송 제어 수단
9 : 마이크로 컴퓨터 10 : 통신 제어 장치
20 : 다중 통신선
[산업상의 이용분야]
본 발명은 자동차에 탑재된 복수의 전자 장치간의 다중 통신을 제어하는 통신 제어 장치에 관한 것이다.
[종래 기술]
제4도는 종래의 통신 제어 장치의 구성을 도시하는 블럭도이다. 이 제4도에 도시한 통신 제어 장치(10)는 다중 통신선(20)과 접속하여 정보의 수수를 행하는 다중 통신 버스 인터페이스(1)와, 그 다중 통신 버스 인터페이스(1)를 제어하는 다중 통신 버스 수단(2)과, 송수신 데이타를 축적하는 소신 버퍼(3), 수신 버퍼(4)와, 이 송신 버퍼(3), 수신 버퍼(4)와 전자 장치를 제어하는 마이크로 컴퓨터(9)와의 사이에서 데이타의 수수를 행하는 버스 인터페이스(7)와, 이 버스 인터페이스(7)를 제어하는 버스 제어 수단(8)으로 구성되어 있다.
다음으로 통신 데이타의 송수신 방법에 대해서 설명한다. 다중화 통신 방법으로서, CSMA/CD(Carrier Sence Multiple Acess/Collision Detector) 방식을 취하는 경우, 다중화된 다중 통신선(20)상의 신호를 다중 통신 버스 인터페이스(1)에 의해 내장시켜, 그 신호의 어드레스가 미리 할당된 그 노드의 어드레스와 일치하느냐 아니하느냐를 비교하므로서, 수신해야할 신호인가 어떤가를 다중 통신 버스 제어 수단(2)으로 검지한다. 수신해야할 신호만을 수신 버퍼(4)에 기입한다.
또한, 다중 통신 버스 제어 수단(2)은 수신 버퍼(4)로의 기입과 함께, 기입 완료 신호를 버스 제어 수단(8)으로 송신한다.
버스 제어 수단(8)은 기입 완료 신호를 받아, 전자 장치를 제어하고 있는 마이크로 컴퓨터(9)로 수신 버퍼의 판독출력을 요구하는 INT(수신 요구) 신호를 송출하여, 통상 8개의 데이타 버스와, 이 버스를 제어하는 수개의 제어 신호에 의해 마이크로 컴퓨터(9)로 수신 데이타를 건네준다.
역으로, 마이크로 컴퓨터(9)로부터 송신하는 경우는, 버스 제어 수단(8)을 거쳐서 송신 버퍼(3)로의 기입을 요구하는 REQ(송신 요구)신호를 송출하며, 송신 버퍼(3)가 비워있는지 여부를 확인한후, 버스 인터페이스(7)를 거쳐서 소신 버퍼(3)로 송신 데이타를 기입한다.
송신 버퍼에 기입된 데이타는 다중 통신 버스 제어 수단(2)이 다중 통신선의 상태를 검출하여, 통신 데이타가 송수신되어 있지 않다는 것을 확인하여, 다중 통신 버스 인터페이스(1)에서 송신된다.
[발명이 해결하고자 하는 과제]
종래의 통신 제어 장치(10)는 이상과 같이 구성되어 있으므로, 전자 제어 장치를 제어하는 마이크로 컴퓨터(9)와 접속하여 통신 데이타의 수수를 하기 위해서는, 통상 8개의 데이타 버스와, 이 데이타 버스를 제어하기 위한 제어 신호가 필요하며, 마이크로 컴퓨터(9) 및 통신 제어 장치(10)의 사이즈가 커짐과 동시에, 내부에 ROM을 구비한, 데이타 버스가 외부 단자에 없는 싱글 칩 타잎 마이크로 컴퓨터에는 접속할 수 없는 문제가 있었다.
본 발명은 상기와 같이 과제를 해소하기 위해 이루어진 것으로, 싱글 칩 타잎의 마이크로 컴퓨터에도 통신 제어 장치를 접속할 수 있어, 각각의 칩 사이즈를 증대시키지 않는 통신 제어 장치를 얻는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
본 발명에 따르는 통신 제어 장치는 마이크로 컴퓨터와의 접속 및 통신 데이타의 수수를 행하는 시리얼 전송 인터페이스와, 이 시리얼 전송 인터페이스에 의해 시리얼 전송을 행하는 전송 데이타의 바이트마다의 타이밍을 규정하는 시리얼 전송 타이밍 규정 신호를 수신하여 전송 제어를 행하는 시리얼 전송 제어수단을 설치한 것이다.
[작용]
본 발명에 있어서 시리얼 전송 제어 수단은 전송 데이타의 바이트마다의 시리얼 전송 타이밍 규정 신호에 의해 전송 타이밍을 제어하여 2개의 시리얼 전송 인터페이스로 마이크로 컴퓨터와 접속하여 이 마이크로 컴퓨터와 통신 제어 장치와의 통신 데이타를 주고 받는다.
[실시예]
다음에, 본 발명의 통신 제어 장치의 실시예를 도면에 의해 설명한다. 제1도는 한 실시예의 구성을 도시하는 블럭도이다. 이 제1도에 있어서, 제4도와 동일한 부분에는 동일한 부호를 병기하였다.
제1도에 있어서, (1)은 자동차용등의 복수의 전자장치가 접속되어 있는 다중 통신선(20)과 접속하여 통신 데이타의 송수신을 행하는 다중 통신 버스 인터페이스이다.
이 다중 통신 버스 인터페이스(1)에 있어서 신호의 송수신은 다중 통신 버스 제어 수단(2)으로 제어하도록 되어 있다.
또한, 송신 버퍼(3)는 다중 통신선(20)에 접속된 다른 전자 장치(도시않음)로 송신하는 데이타를 축적하도록 되어 있다. 그밖의 전자 장치에서 송신된 수신 데이타는 수신 버퍼(4)로 축적되도록 되어 있다.
상기 전자 장치는 마이크로 컴퓨터(9)에 의해 제어되도록 되어 있으며, 이 마이크로 컴퓨터(9)와 송신 버퍼(3) 및 수신 버퍼(4)의 통신 데이타의 수수를 시리얼 전송 인터페이스(5)로 행하도록 하고 있다.
시리얼 전송 제어 수단(6)은 다중 통신 버스 제어 수단(2)과 다중 통신 데이타의 수신 완료 신호 및 송신 요구 신호를 주고 받음과 함께, 마이크로 컴퓨터(9)와 시리얼 전송의 REQ(송신 요구/수신 허가)신호, INT(송신 허가/수신 요구)신호 및 전송 데이타의 바이트마다의 타이밍을 규정하는 전송 타이밍 규정 신호를 주고 받음으로써, 시리얼 전송 인터페이스(5)를 제어하도록 구성되어 있다.
다음 동작에 대해서 설명한다. 다중화 통신 방식으로서, CSMA/CD방식이 채택되고 있는 경우, 다중 통신선(20)상의 신호를 다중 통신 버스 인터페이스(1)에 의해 수신하면서, 그 신호에 포함되어 있는 어드레스 코드가 미리 설정되어 있는 그 통신 제어 장치(10)의 어드레스와 일치하는지 여부를 다중 통신 버스 제어 수단(2)에서 비교하여, 그 비교 결과, 수신해야할 신호인가 아닌가를 다중 통신 버스 제어 수단(2)에서 판단한다.
이 판단 결과, 어드레스 코드가 일치한 수신 신호만이 다중 통신 버스 제어 수단(2)에 의해 수신 버퍼(4)에 기입하여, 마이크로 컴퓨터(9)와 전송하기 위한 시리얼 전송 제어 수단(6)으로 다중 통신 데이타의 수신 버퍼(4)로의 기입 완료를 알리는 수신 완료 신호를 송신한다.
시리얼 전송 제어 수단(6)은 다중 통신 버스 제어 수단(2)으로부터의 수신 완료 신호를 받아, 제2a도에 도시하는 바와 같이, 시리얼 전송 인터페이스(5)로 연결되어 있는 마이크로 컴퓨터(9)에 수신 버퍼(4)의 판독 출력을 요구하는 INT신호를 시리얼 전송 제어 수단(6)에서 마이크로 컴퓨터(9)로 송출한다.
이 INT신호에 대응해서, 마이크로 컴퓨터(9)는 제2b도에 도시하는 바와 같이 응답 가능한 상태인 것을 전하는 REQ신호를 시리얼 전송 제어 수단(6)에 송출함과 동시에, 전송 데이타(제2d도)의 바이트마다의 타이밍을 규정하는 전송 타이밍 규정 신호(제2c도)를 마이크로 컴퓨터(9)에서 시리얼 전송 제어 수단(6)으로 송출한다.
통신 제어 장치(10)의 시리얼 전송 제어 수단(6)은 마이크로 컴퓨터(9)로부터의 전송 타이밍 규정 신호(제2c도)에 따라서, 수신 버퍼(4)가 갖는 다중 통신 데이타의 송수신 상태를 도시하는 스테이터스(status)정보(제2e도)와 상응하는 Tx신호를 시리얼 전송 인터페이스(5)로부터 최초로 마이크로 컴퓨터(9)로 전송한다.
다음에, 수신 버퍼(4)에 축적된 수신 데이타를 전송한다.
또한, 다중 통신에 있어서 송수신 에러가 발생중인 경우에는, 스테이터스 정보에 이어서 에러를 전송한다.
한편, 마이크로 컴퓨터(9)로부터 통신 데이타를 송신하는 경우는, 제3도의 타이밍 챠트에 도시하는 바와 같이 행해진다. 즉, 마이크로 컴퓨터(9)에서 시리얼 전송 제어 수단(6)으로 송신 데이타의 송신 버퍼(3)로의 기입을 요구하는 REQ신호(제3b도)를 송출한다.
이 REQ신호에 대응해서, 시리얼 전송 제어 수단(6)은 통신 제어 장치(10)가 응답 가능한 상태인 것을 전달하는 INT신호(제3a도)를 송출한다. 그래서, 마이크로 컴퓨터(9)는 이 응답된 INT신호를 받은후, 전송 데이타의 바이트마다의 시리얼 전송 타이밍 규정 신호를 제3c도에 도시하는 바와 같이 송출한다.
시리얼 전송 제어 수단(6)은 데이타의 수신시와 같이 전송 타이밍 규정 신호에 일치하는 제3d도에 도시하는 바와 같이 다중 통신의 송수신 상태를 도시한 스테이터스 정보를 시리얼 전송 인터페이스(5)로부터 마이크로 컴퓨터(9)로 송출한다.
마이크로 컴퓨터(9)는 스테이터스 정보에서 다중 통신에 있어서 송수신 에러의 발생이 없고, 새로운 데이타를 송신할 수 있는 상태에 있는 것을 확인한후, 전송 타이밍 규정 신호를 송출하면서, 시리얼 전송 인터페이스(5)로 송신 데이타(제3e도)를 바이트마다 전송한다. 시리얼 전송 제어 수단(6)은 마이크로 컴퓨터(9)로부터의 송신 데이타를 송신 버퍼(3)로 저장하여, 이 저장을 완료한후, 다중 통신 버스 제어 수단(2)으로 송신 요구 신호를 송신한다.
다중 통신 버스 제어 수단(2)은 다중 통신 선상의 신호를 다중 통신 버스 인터페이스(1)로 검지하므로서, 다중 통신선(20)상에 신호가 없는 것을 확인하여, 송신 버퍼(3)내의 데이타를 다중 통신 버스 인터페이스(1)에 의해 송신한다.
또한, 상기 실시예에서는, 다중 통신 방법으로서 CSMA/CD방식을 가진 다중 통신 버스 인터페이스(1)와 다중 통신 버스 제어 수단(2)을 구성 요소로서 설명하였으나, 토큰 방식등 여하한 다중 통신 방식을 가진 것이라도 좋다.
[발명의 효과]
이상과 같이, 본 발명에 의하면, 통신 제어 장치와 마이크로 컴퓨터를 접속하는 인터페이스를 시리얼 전송 인터페이스로 하였으므로, 외부에 데이타 버스가 없는 ROM내장형의 마이크로 컴퓨터에도 용이하게 접속이 되고, 각각의 소자의 칩 사이즈도 적게 할 수가 있다.
또한, 시리얼 전송의 제어에 데이타 바이트마다의 타이밍 규정 신호를 설치하므로서, 시리얼 전송로상의 타이밍의 상이함에 의해 전송 에러를 방지할 수가 있다.

Claims (1)

  1. 마이크로 컴퓨터(9)에 의해 제어되는 복수의 전자 장치가 접속되어 있는 다중 통신선(20)에 접속하여 정보의 송수신을 하는 다중 통신 버스 인터페이스(1)와, 상기 다중 통신 버스 인터페이스에 대한 송,수신을 제어하는 다중 통신 버스 제어 수단(2)과, 상기 마이크로 컴퓨터로부터 송신되는 데이타를 저장하는 송신 버퍼(3)와, 상기 다중 통신선에 수신한 데이타를 저장하는 수신 버퍼(4)와, 상기 마이크로 컴퓨터와 송수신 데이타의 주고 받음을 행하는 시리얼 전송 인터페이스(5)와, 상기 다중 통신 버스 제어 수단과 다중 통신 및 상기 송신 버퍼와 상기 수신 버퍼의 상태 정보의 주고 받음을 행하여 상기 마이크로 컴퓨터와의 시리얼 전송을 REQ(송신 요구/수신 허가), INT(송신 허가/수신 요구), 전송 타이밍의 3개의 신호로 제어하는 시리얼 전송 제어 수단(6)을 구비한 통신 제어 장치.
KR1019910025272A 1991-01-22 1991-12-30 통신 제어 장치 KR950006320B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3005644A JPH04270528A (ja) 1991-01-22 1991-01-22 通信制御装置
JP91-5644 1991-01-22

Publications (2)

Publication Number Publication Date
KR920015775A KR920015775A (ko) 1992-08-27
KR950006320B1 true KR950006320B1 (ko) 1995-06-13

Family

ID=11616843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910025272A KR950006320B1 (ko) 1991-01-22 1991-12-30 통신 제어 장치

Country Status (2)

Country Link
JP (1) JPH04270528A (ko)
KR (1) KR950006320B1 (ko)

Also Published As

Publication number Publication date
KR920015775A (ko) 1992-08-27
JPH04270528A (ja) 1992-09-25

Similar Documents

Publication Publication Date Title
US4337465A (en) Line driver circuit for a local area contention network
US5440555A (en) Access system
CA1283228C (en) Multiplex transmission system
US4332027A (en) Local area contention network data communication system
US4608700A (en) Serial multi-drop data link
US4695952A (en) Dual redundant bus interface circuit architecture
US4760571A (en) Ring network for communication between one chip processors
US5696911A (en) Arrangement for eliminating malfunction and/or permitting high-speed transmission in a serial bus connection, and transmitter and receiver units linked to the latter
US4641307A (en) Data packet transmission using shared channel
US4759015A (en) Ring network system for transmission of multicast information
EP0130206B1 (en) Method and apparatus for bus contention resolution
US5343472A (en) Multiplex transmission system for use in vehicles
US4740956A (en) Linear-space signalling for a circuit-switched network
FI97841C (fi) Tiedonsiirtoväyläjärjestelmä ja asema käytettäväksi tällaisessa tiedonsiirtoväyläjärjestelmässä
US7231467B2 (en) Method and apparatus for providing an inter integrated circuit interface with an expanded address range and efficient priority-based data throughput
CA1288836C (en) Contention control system
US5311510A (en) Data storing system for a communication control circuit
KR870000649A (ko) 채널번호 우선순위 할당시스템
CA2404250C (en) Deterministic field bus and process for management of such a bus
KR950006320B1 (ko) 통신 제어 장치
US5019964A (en) Device for interfacing data communications
US4532627A (en) Time multiplex controlled data system
US5603049A (en) Bus system servicing plural module requestors with module access identification known to system user
JPH04299629A (ja) 多重伝送方法
JPS5824061B2 (ja) デ−タ通信制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080530

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee