JPS60231232A - Control method of magnetic tape device in multiprocessor - Google Patents

Control method of magnetic tape device in multiprocessor

Info

Publication number
JPS60231232A
JPS60231232A JP8865984A JP8865984A JPS60231232A JP S60231232 A JPS60231232 A JP S60231232A JP 8865984 A JP8865984 A JP 8865984A JP 8865984 A JP8865984 A JP 8865984A JP S60231232 A JPS60231232 A JP S60231232A
Authority
JP
Japan
Prior art keywords
main
data
magnetic tape
tape device
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8865984A
Other languages
Japanese (ja)
Inventor
Kiyoshi Tani
清 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP8865984A priority Critical patent/JPS60231232A/en
Publication of JPS60231232A publication Critical patent/JPS60231232A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To reduce access to a main bus used by a main processor part in common by limiting a slow data transfer section of a magnetic tape device up to a buffer memory arranged on the way of a data transfer bus. CONSTITUTION:When the reading instruction of data corresponding to one block e.g. is generated from a main processor 1a to a magnetic tape device control part 3, a local processor 32 commands a DMA controller 35 to transfer the data of one block obtained from the device 4 to a buffer memory 34 through a local bus 11. The data read out from the device 4 are stored in the buffer memory 34 and a main bus 10 is not accessed. The main bus 10 is not accessed until the data are transferred from the buffer memory 34 to a main memory 2.

Description

【発明の詳細な説明】 本発明は、複数のプロセッサをもつマルチ・プロセッサ
ーシステムに係シ、とくにマルチプロセッサシステムの
磁気テープ装置の制御に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a multi-processor system having a plurality of processors, and more particularly to control of a magnetic tape device in a multi-processor system.

〔従来技術〕[Prior art]

従来、この種の磁気テープ装置制御部は、磁気テープに
書こうとするとき、読み出すべきメモリエリアならびに
、磁気テープ装置から読み出したデータを書き込むべき
メモリーエリアが、いずれもメイン・メモリ上にあり、
各々の動作を指示された場合は、直接、メイン・バスに
より、メイン・メモリと磁気テープ装置とを接続し、D
MA(Diroct Memory Access)転
送にてデータの授受を行なうように構成されていた。
Conventionally, in this type of magnetic tape device control unit, when writing to a magnetic tape, the memory area to read and the memory area to write data read from the magnetic tape device are both on the main memory.
When instructed to perform each operation, connect the main memory and magnetic tape device directly via the main bus, and
It was configured to send and receive data using MA (Direct Memory Access) transfer.

そのため、この方式では周知のように、メイン・バスに
おけるデータ転送速度が、たとえば磁気ディスク装置の
ように高速度でデータの書き込み及び読み出し動作が可
能な装置と比較して、遅い磁気テープ装置本体の読み出
し及び書き込み速度によって決定され、その間は、他の
ローカルプロセッサ部及びメイン−プロセッサ部が共用
するメイン−バスを、磁気テープ装置制御部が占有する
こととなる。この結果、他のローカルプロセッサとメイ
ン−プロセッサ間の命令の授受が行なえず待ち状態とな
る。
Therefore, as is well known, in this method, the data transfer speed on the main bus is slower than that of magnetic tape devices that can write and read data at high speeds, such as magnetic disk devices. The magnetic tape device control section occupies the main bus, which is determined by the read and write speeds and is shared by other local processor sections and the main processor section. As a result, instructions cannot be exchanged between other local processors and the main processor, resulting in a waiting state.

また、たとえば、磁気テープ装置から読み出してはみた
ものの、lブロン2分のデータサイズが、メイン曝プロ
セッサによりメイン・メモリに確保したデータ書き込み
サイズよりも大きい場合、メイン・メモリの他のデータ
を破壊しないためにデータ転送を中断し、メイン・メモ
リに1ブロック分のデータが書けるだけのメモリ・サイ
ズを確保した後、改めて同一データを転送するなど、デ
ータの再転送を要する場合に発生する不要なメイ/e 
/<スの占有時間のために、システム全体の運用効率が
低下するという欠点があった。
Also, for example, if you try to read data from a magnetic tape device, but the data size for 2 liters is larger than the data write size secured in main memory by the main exposure processor, other data in main memory will be destroyed. Unnecessary data transfer occurs when data needs to be retransferred, such as by interrupting data transfer to avoid data transfer, securing memory size sufficient to write one block of data in main memory, and then transferring the same data again. May/e
There was a drawback that the operational efficiency of the entire system decreased due to the occupied time of the /< space.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、低速度のデータ転送にせざるをえない
磁気テープ装置によるメイン・バスへのアクセスから、
磁気テープ装置を除外できるようにし、さらにメイン自
バス以外に起因するメイン・バスへのりアクセスをなく
すことばよシ、上述の如き欠点を除去して、効率の良い
システム運用が実現できるという効果を有する、マルチ
・プロセッサシステムにおける磁気テープ装置制御方式
を提供するととKある。
The purpose of the present invention is to eliminate access to the main bus by a magnetic tape device, which requires low-speed data transfer.
By making it possible to exclude the magnetic tape device and further eliminating access to the main bus caused by sources other than the main bus, it has the effect of eliminating the above-mentioned drawbacks and realizing efficient system operation. , K provides a magnetic tape device control method in a multi-processor system.

〔発明の構成〕[Structure of the invention]

本発明の磁気テープ装置制御方式の特徴は、従来、デー
タ転送機能上直結であった磁気テープ装置とメインメモ
リ間のデータ転送に用いたメインバスを、磁気テープ装
置制御部の四−カルプロセッサの制御範囲内で、データ
転送機能上分断し、そこにデータ転送に用いる双方のバ
スへアクセス可能なりMAコントローラと、ローカルプ
ロセッサ及びそのDMAコントローラ双方からアクセス
可能なパックアメモリとを挿入することによシ、−担転
送データを該バッファメモリに蓄積することができ、な
おかつ分断されたデータ転送に用いる双方のバスに対し
、その一方であるバッファメモリと磁気テープ装置間の
ローカルバスは従来方式のDMA転送方式に、他方のバ
ックアメモリとメインメモリ間のメインバスはメモリ・
メモリ転送方式にと、各々独立して設定できることによ
シ、他のローカルプロセッサ部及びメインプロセッサ部
が共用するメイン・バスに対するアクセスを軽減できる
ことKある。
The feature of the magnetic tape device control system of the present invention is that the main bus used for data transfer between the magnetic tape device and the main memory, which was conventionally directly connected for the data transfer function, is replaced by the four-cal processor of the magnetic tape device control section. By separating the data transfer function within the control range and inserting an MA controller that can access both buses used for data transfer and a pack memory that can be accessed from both the local processor and its DMA controller. - Transfer data can be stored in the buffer memory, and the local bus between the buffer memory and the magnetic tape device is a conventional DMA bus for both buses used for separated data transfer. In the transfer method, the main bus between the other backup memory and the main memory is a memory bus.
Since each memory transfer method can be set independently, accesses to the main bus shared by other local processor units and the main processor unit can be reduced.

〔実施例の説明〕[Explanation of Examples]

以下、第1図に示すようなマルチプロセッサシステムに
適用した場合について、本発明を具体的に説明する。
Hereinafter, the present invention will be specifically described with respect to a case where it is applied to a multiprocessor system as shown in FIG.

第1図において、(l)はメインプロセッサ部、己)は
メイン・メモリ部、(31はいくつかあるI10コント
ローラのうちの1つの中にある磁気テープ装置制御部、
(滲は磁気テープ装置である。
In FIG. 1, (l) is the main processor section, (l) is the main memory section, (31 is the magnetic tape device control section in one of several I10 controllers,
(Fuji is a magnetic tape device.

メインプロセッサ部(1)はメインプロセッサ(1a)
を有し、磁気テープ装置制御部@)は、ローカルプロセ
ッサ(82) 、ローカルメモリ(8a)、デュアルポ
ートのラム(81)、バッファメモIJ(84)及びD
MAコントローラ85から構成されている。
The main processor section (1) is the main processor (1a)
The magnetic tape device control unit @) includes a local processor (82), local memory (8a), dual port RAM (81), buffer memory IJ (84) and D
It is composed of an MA controller 85.

メインプロセッサ(la)、メインメモリ色)、デュア
ルポートラム(81)、ローカルプロセッサ(82) 
及ヒD M A :lントローラ(85)は、相互にメ
インバス(10)により接続され、DMAコントローラ
(85)と磁気テープ装置(滲は、ローカルバス(11
)Kより接続されている。
Main processor (LA), main memory color), dual port RAM (81), local processor (82)
The DMA controllers (85) are connected to each other by a main bus (10), and the DMA controller (85) and magnetic tape device (11) are connected to each other by a local bus (11).
) K is connected.

また、DMAコントローラ(85)、バッファメモリ(
84)及びローカルメモリ(8B)は、ローカル制御線
(12)によりローカルプロセッサ(8B)に接続され
ている。
In addition, the DMA controller (85), buffer memory (
84) and local memory (8B) are connected to the local processor (8B) by a local control line (12).

本適用例は、ローカルプロセッサ(82)が通常、デュ
アルポートラム(81)をポーリングしていて、メイン
プロセッサ(la)からの動作指示命令を授受し、その
動作が終了となった時点では、ローカルプロセッサ(8
21)がデュアルポートラム(81)にメインプロセッ
サ(la)に対する報告データを設定して、メインプロ
セッサ(la)に対して終了を表示する方式に適用した
一つの例であシ、このシステムの基本的動作は公知であ
るので、とれ以上の説明は省略する。
In this application example, the local processor (82) normally polls the dual port RAM (81), sends and receives operation instruction commands from the main processor (la), and when the operation is completed, the local processor (8
21) is an example of setting report data for the main processor (la) in the dual port RAM (81) and applying it to a method of displaying completion to the main processor (la). Since the operation is well known, further explanation will be omitted.

さてメインプロセッサ(la)から磁気テープ装置制御
部恰)に、例えば、磁気テープ装置(滲からlブロン2
分のデータ(at)を読み出す命令(ins)が発行さ
れた場合、まずローカルプロセッサ(82)は、DMA
:lントローラ(85)に対して、磁気テープ装置(4
1から1ブロック分のデータ(dt)t−ローカルパス
(11)を通じて受け取シバツファメモリ(ト0に渡す
ように指示(Sl)シ、そしてDMAコントローラ(8
5)を起動し、磁気テープ装置(小を起動する。
Now, from the main processor (LA) to the magnetic tape device control unit, for example,
When an instruction (ins) to read out data (at) for 1 minute is issued, the local processor (82) first
:The magnetic tape device (4) is connected to the controller (85).
1 to 1 block of data (dt) is received through the local path (11), and an instruction (Sl) to pass it to the buffer memory (to 0) is received via the local path (11), and the DMA controller (8
5) Start up the magnetic tape device (small).

これにより磁気テープ装置(小から読み出されたデータ
(at)は、バッファメモリ(84)に蓄積され、メイ
ンバス(10)に対するアクセスは行なわれ々いため、
この間のメインバス(10)は他のローカルプロセッサ
(図示省略)とメインプロセッサ(la)間の命令及び
データの授受に使用できることとなる。なお、この間に
発生した不具合に対する再動作においても同様の効果が
得られる。
As a result, the data (at) read from the magnetic tape device (small) is stored in the buffer memory (84), and the main bus (10) is never accessed.
During this time, the main bus (10) can be used for exchanging instructions and data between other local processors (not shown) and the main processor (la). Note that similar effects can be obtained when reoperating in response to a malfunction that occurs during this time.

次に、磁気テープ装置(4)からの読み出しが終了した
時点において、データ読み出し結果はむろんのこと、読
み出したデータ(at)のサイズも、DM Aコントロ
ーラ(85)の内部カウンターを読んで知ることができ
るため、メインプロセッサ(la)がメインメモリQ)
に確保したメモリサイズと比較でき、磁気テープ装置(
少からの読み出しデータサイズが、メインメモリω)に
確保されたサイズを上回った場合は、この読み出しデー
タ(at)をメインメモ1月2)に転送することを止め
て、直ちにメインプロセッサ(1a)に対し、転送でき
ない旨を報告(82)して、本命令(,1ns)を終了
させる。
Next, when reading from the magnetic tape device (4) is completed, the size of the read data (at) as well as the data read result can be known by reading the internal counter of the DMA controller (85). Therefore, the main processor (la) is the main memory Q)
You can compare the memory size reserved for the magnetic tape device (
If the read data size from the beginning exceeds the size secured in the main memory ω), stop transferring this read data (at) to the main memory ω) and immediately transfer it to the main processor (1a). This command (, 1 ns) is terminated by reporting that the transfer cannot be performed (82).

これにより不要となるデータをメインメモリ色)に転送
する工程が省けるため、従来のデータ転送において要し
たメインバス(10)の占有がなく々す、この間のメイ
ンバス(10)を他のローカルプロセッサとメインプロ
セッサ(la)間の命令及びデータの授受に使用できる
こととなる。
This eliminates the process of transferring unnecessary data to the main memory (color), which eliminates the need to occupy the main bus (10) required in conventional data transfer. It can be used for exchanging instructions and data between the main processor (la) and the main processor (la).

また、続く命令として、メインプロセッサ(1a)から
再度同一ブロックのデータ(at)を読み出すことを指
示(ins)された場合は、先に蓄積しであるバックア
メモリ(84)から直ちにメインメモリ色)に転送でき
るので、再び磁気テープ装置(4)から読み出すという
手間が省ける。
In addition, when the main processor (1a) instructs (ins) to read the same block of data (at) again as a subsequent instruction, the main memory color is immediately read from the backup memory (84) that was previously stored. Since the data can be transferred to the magnetic tape device (4), the trouble of reading it out again from the magnetic tape device (4) can be saved.

さらにバッファメモリ(84)からメインメモリ(21
に対しデータ(at)を転送する際に、初めてメインバ
ス(10)をアクセスすることとなり、ローカルプロセ
ッサ(82)は、DMAコントローラ<85)に対し、
メインバス(10)へノ(ラフアメモリ(34)から読
んだデータ(at)を送り出してメインメモリ色)に渡
すように指示(S8)シ、そしてDMAコントローラ(
85)に起動をかける。
Furthermore, from the buffer memory (84) to the main memory (21)
When transferring data (at) to the DMA controller, the main bus (10) is accessed for the first time, and the local processor (82)
Instructions (S8) to send the data (at) read from the rough memory (34) and pass it to the main bus (10) (main memory color), and the DMA controller (
85).

この際に使用する転送方式を、高速のメモリ・メモリ転
送方式とすることにより、磁気テープ装置4′(4+)
によって決定される転送速度より、はるかに速くなって
、同一データ骨における転送時間が軽減される。これは
取りも直さずメイン/くス(lO)の占有時間が短縮で
きることである。
By using a high-speed memory-to-memory transfer method as the transfer method used at this time, the magnetic tape device 4' (4+)
The transfer rate determined by , is much faster and the transfer time for the same data frame is reduced. This means that the time occupied by the main/outlet (lO) can be shortened.

本発明に関し上述は、磁気テープ装置(小からメインメ
モリ(2)に至るデータ転送の一例を述べたものであり
、逆にメインメモリ(21から磁気テープ装■す″(4
)に至るデータ転送においても適用できることは勿論で
あるので省略する。
The above description of the present invention describes an example of data transfer from the magnetic tape device (21) to the main memory (2), and conversely, data transfer from the main memory (21 to the magnetic tape device (4)).
), it is of course applicable to data transfer as well, so a description thereof will be omitted.

〔本発明の効果〕[Effects of the present invention]

本発明は、以上説明したように、磁気テープ装置による
低速度のデータ転送区間を、データ転送バスの途中に設
けたバッファメモリまでとし、ノくラフアメモリとメイ
ンメモリ間のデータ転送を高速度のメモリメモリ転送方
式にと、各々を独立させた構成とすることにより、低速
度の磁気テープ装置によるデータ転送中であっても、メ
インノ(スに対するアクセスが々いので、従来は待ち状
態にされ使用不能であったメインバスを使用でき、メイ
ンプロセッサと他のローカルプロセッサ間の命令の授受
が可能となる。
As explained above, the present invention extends the low-speed data transfer section by the magnetic tape device to the buffer memory provided in the middle of the data transfer bus, and transfers the data between the nokura memory and the main memory to the high-speed memory. By making each memory transfer method independent, even when data is being transferred using a low-speed magnetic tape device, access to the main memory is high, so conventionally the main memory is placed in a waiting state and cannot be used. The main bus that previously existed can now be used, making it possible to exchange instructions between the main processor and other local processors.

なお、磁気テープ装置制御部のローカルプロセッサがメ
インバスを占有した場合においても、)(ラフアメモリ
とメインメモリ間をメモリメモリ転送にできるため、従
来の磁気テープ装置に直結してデータ転送していた場合
に比べ、短時間で開放できるようになることは勿論の事
である。
Note that even if the local processor of the magnetic tape device control unit occupies the main bus, it is possible to perform memory transfer between rough memory and main memory, so if data was transferred by directly connecting to a conventional magnetic tape device. It goes without saying that it can be opened in a shorter time than in the previous case.

マタ、バッファメモリに直前の転送データが保持されう
る間は、同一データの再転送がバッファメモリから可能
となるため、いずれか一方のデータ転送バスに係るデー
タ転送の不具合は、その−方についてデータを転送する
だけで正常に復することができる。
As long as the previous transfer data can be held in the buffer memory, the same data can be retransferred from the buffer memory, so if there is a problem with data transfer related to either one of the data transfer buses, the data You can recover normally by simply transferring the .

さらには磁気テープ装置からデータを読みバッファメモ
リに格納された時点において、そのデータサイズが判明
することから、その読み出されたデータサイズとメイン
プロセッサがメインメモリに確保したデータ書き込みサ
イズを比較し、メインメモリに確保されたメモリサイズ
の方が小さいと判明した場合、メインバスに対するデー
タ転送のアクセスを開始せずに済ますことができる。こ
のことにより従来、メインバスを使用中に判明したため
に発生した不要なメインバスの占有時間を省ける。
Furthermore, since the data size is known when data is read from the magnetic tape device and stored in the buffer memory, the read data size is compared with the data write size secured in the main memory by the main processor. If the memory size reserved in the main memory is found to be smaller, it is possible to avoid starting data transfer access to the main bus. This eliminates the unnecessary occupation time of the main bus, which conventionally occurs when the main bus is found to be in use.

さらに、その後の処置におけるメインプロセッサからの
再読み出し命令に対する再読み出しに要する時間を、バ
ッファメモリとメインメモリ間のデータ転送だけにする
ことができるため、従来の磁気テープ装置を再起動させ
ることにより読み出しを行なっていた場合に比べ短縮す
ることができる等の効果があり、効率の良いマルチプロ
セッサ
Furthermore, since the time required for rereading in response to a rereading command from the main processor in subsequent processing can be reduced to just data transfer between the buffer memory and main memory, reading can be performed by restarting a conventional magnetic tape device. It has the effect of being able to save time compared to the case where the

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明に係るマルチプロセッサーシステムの
一例を示す概略ブロック図である。 1:メイン−プロセッサ部。 la:メイン−プロセッサ。 2=メイン−メモリ部。 8:磁気テープ装置の制御部。 4=磁気テープ装置。 10:メイン(転送)バス。 11:ローカル(転送)バス。 12=ローカル制御線。 82:ローカルプロセッサ。 84:バッファメモリ。 35 : DMAコントローラ。 特許出願人 日本電気株式会社
FIG. 1 is a schematic block diagram showing an example of a multiprocessor system according to the present invention. 1: Main processor section. la: Main-processor. 2 = Main-memory section. 8: Control unit of magnetic tape device. 4=Magnetic tape device. 10: Main (transfer) bus. 11: Local (transfer) bus. 12 = Local control line. 82: Local processor. 84: Buffer memory. 35: DMA controller. Patent applicant: NEC Corporation

Claims (1)

【特許請求の範囲】 メインプロセッサ部、メインメモリ部ならびに少なくと
も磁気テープ装置の制御部に含まれるローカルプロセッ
サをそれぞれ備え、これらの間を転送バスにて連結する
マルチプロセッサシステムにおいて、少なくとも、 上記磁気テープ装置に連結される転送バスに、転送デー
タを一時的に蓄積するバッファメモリを設けて、前記メ
インメモリ部と該磁気テープ装置間のデータ転送を分断
すると共に、該バッファメモリに蓄積されるデータの転
送を、前記のローカルプロセッサが制御するようにした
ことを特徴とするマルチプロセッサシステムの磁気テー
プ装置制御方式。
[Scope of Claims] A multiprocessor system comprising a main processor unit, a main memory unit, and at least a local processor included in a control unit of a magnetic tape device, and in which a transfer bus connects these units, at least the above-mentioned magnetic tape. A buffer memory for temporarily storing transfer data is provided on a transfer bus connected to the device, and data transfer between the main memory section and the magnetic tape device is separated, and the data stored in the buffer memory is separated. A magnetic tape device control method for a multiprocessor system, characterized in that transfer is controlled by the local processor.
JP8865984A 1984-05-02 1984-05-02 Control method of magnetic tape device in multiprocessor Pending JPS60231232A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8865984A JPS60231232A (en) 1984-05-02 1984-05-02 Control method of magnetic tape device in multiprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8865984A JPS60231232A (en) 1984-05-02 1984-05-02 Control method of magnetic tape device in multiprocessor

Publications (1)

Publication Number Publication Date
JPS60231232A true JPS60231232A (en) 1985-11-16

Family

ID=13948946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8865984A Pending JPS60231232A (en) 1984-05-02 1984-05-02 Control method of magnetic tape device in multiprocessor

Country Status (1)

Country Link
JP (1) JPS60231232A (en)

Similar Documents

Publication Publication Date Title
JPS60231232A (en) Control method of magnetic tape device in multiprocessor
JP2687716B2 (en) Information processing device
JP2501393B2 (en) Direct memory access device
JPH01142962A (en) Data transfer control system
JPS59135684A (en) Data bypass system between buffer memories
JP3043361B2 (en) Distributed processor control method
JPS62145345A (en) Control system for direct memory access interval
JPH05173936A (en) Data transfer processing device
JPS61117651A (en) Interface device
JPH06161947A (en) Computer system
JPH0370816B2 (en)
JPS616754A (en) Direct memory access transfer system
JPH0786852B2 (en) Data transfer method of I / O processor
JPS5953929A (en) Data transfer device
JPS6383854A (en) Data transfer circuit
JPH02301851A (en) System bus accessing system
JPH0685154B2 (en) Intermediate buffer control method
JPS6255167B2 (en)
JPH03189850A (en) Data processor
JPS61214049A (en) Bus control system
JPH0460257B2 (en)
JPH02171949A (en) Dma transfer system
JPH01211076A (en) File controller
JPH0318144A (en) Lan adaptor
JPS6239790B2 (en)