JPS6022822A - デジタル信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はデジタル信号処理装置、特に使用者によって与
えられた一連の命令によって操作が開側１されるデジタ
ル信号処理装置に関する。

従来の技術 近年まで、アナログ信号の処理の多くは直接アナログ回
路を使用することによって行なわれていた。従って、フ
ィルタリングあるいは整流のような所望の機能は、抵抗
やコンデンサやコイルやダイオード等の電子部品を所望
の値にしこれらを相互に組合せることによって得られ、
所望の結果を得ていた。適当な回路定数および回路部＠
け一般的には、数学的なモデルを使って、回路部品の効
果を計算することによって、得られている。

安価なデジタル回路部品の出現にともなって、別の手法
をとることができるようになった。この手法において、
アナログ信号はまずサンプルされて各サンプルの大きさ
が数値的にコード化される（アナログ−デジタル変換）
。次に、各数値は、所望の信号処理機能を示している数
学的モデルに従って、算術的に演算される。一連の算術
演算の数値結果は対応する大きさを有する一連の信号サ
ンプルに逆変換される（デシタル−アナログ変換）。

この一連の信号サンプルは、原アナログ入力信号を上述
の数学的モデルによって定められた実際の回路に加える
ことによって得られる信号と同じ信号に形成される。

このようなデジタル信号処理を使用することにより種々
の利点を得ることができる。得られる処理機能は正確な
ものであり、回路素子の回路定数のばらつきによる不安
もない。従って、同じ信号処理装置であれば各種のもの
であっても同一の結果を与える。

得られる機能は、数学的に決定しうるものではあるが、
実際・の電子回路素子を使用して得られることのできな
いあるいは極めて困難かつ高価な電子回路を含む。必要
とする算術演算はプログラム命令によって決められる。

同一のハードウェアを、命令手順を適当に変化すること
により多くの異なる信号処理機能を達成するようにする
ことができる。

従来知られている信号処理装置ぺは、一つの（１重積回
路チップと所望の命令手順およびデータをストアするた
めのメモリと算術回路と入力および出力回路とインスト
ラクションプログラムに従って信号処理装置の操作を調
整する制御ユニットとを有する通常の（マイクロ）コン
ピュータの形状を取る。典型的な信号処理の応用例（例
えば、音声通信システム）に対して高速操作を得るため
Ｋは、特別の付加的な回路が通常含まれており、乗算は
ハードウェア内の乗算器によって行なわれ、データを操
作する場合に、プログラムによって使用されるプログラ
ム、データおよび係数はそれぞれ独立した各メモリ内に
ストアされ、才た、パスあるいは通信パスは２重にされ
ていて、各種の回路素子の間でデータの転送を行う際に
ネックが生じることを防止することができる。さらに、
プログラムおよび係数がＩＣチップの一部を形成するリ
ードオンリーメモリ内にストアされることがよくあリ、
プログラムおよび係数の値は、ＩＣチップの製造の際回
路内に永久的一体化（マスクプログラム）されている。

発明が解決しようとする問題点 上記のような手法１ハ１つの応用例（例えば、音声通信
）に対して満足いくものであるが、ある限界を含んでい
る。特に、マスクプログラミングは大量生産の場合に経
済的であるというだけであり、一つのデータ値を構成す
るコ進化ビットの数Ｖｉ、通常／乙ビット以下であり、
従ってデジタル処理Ｂ〉能の分解能およびｆ＋？度に限
度が生じる。

問題点を解決するための手段 本発明による、デジタル信号処理装置は、少なくともλ
つのデータチャンネルを有する一連のアクセスデータメ
モリと、少なくとも３つの変数をｚｊ応するイモ数を用
いて乗算し、この積を加算するように構成されており、
出力信号のオーバーフローを検出しかつこの出力信号を
所定の９和値Ｋ　ｉＢき代える手段を含む乗算手段と、
少なくとも２つのシフトレジスタと、入力インターフェ
ース手段と、出力インタフェース手段と、上ｒ己回路米
子を選択的に接続するクロス・ぐ−スイッチネットワー
クと、複数の各所定の命令に応答し一〇、前記クロスバ
−スイッチネットワークを制御し、対応する所定の通路
で前記回路素子を接続する制ｎ１１１回路とを備え、こ
の制御回路に供給される選択された順序の命令が、所望
の信号処理機能を成すように７１１択された手順で、前
記クロスバ−スイッチネットワークによって前記回路素
子な相互接続させることを特徴としている。

発明の効果 上記処理装置は、長いワード長と高分解能を可能にする
逐次算術技法を使用する。回路構成を高次の並列特性に
すると、演算回路の動作を極めて高く保持しつづけるこ
とを可能にし、各回路素子に対して個別の（直列の）デ
ータ／ｅス・を設けると、データ転送において発生しう
るネックも除去される。

上記構成の本発明は、ある範囲内での信号処理機能の実
現を可能にしている。アキュムレータや（独立にアドレ
スできるシフトイン、シフトアウト記憶個所を有する）
別のシフトレジスターや他の特別のレジスターを付加す
ると、成しうる機倉ヒをより変化にとんだものとするこ
とができる。

実施例 プログラム可能なデジタルフィルターとして用いた場合
の本発明のデジタル信号処理装置の一例が以下、図面を
参照して記述される。

以下記述されるデジタル処理装置は、種々の機能のうち
多目的フィルターとして使用されるようにされている。

即ち、同一の部品を異なった種々のフィルター機能を果
たすのに使用することができる。各々の場合において回
路によって与えられる正確がフィルター特性は使用者に
よって選択された命令手順に依存している。通常この回
路は大規模集積回路技術を使用することによって実現さ
れる。

第１図を参照すると、信号処理装置１０はランダムアク
セスメモリ（ＲＡＭ）！！たけ（プログラム可能な）リ
ードオンリーメモリ（ＲＯＭ−！たはＦ　ＲＯＭ　）等
の外部メモリ１２と組み合わせて示されている。処理装
置１０は／／ビットのアドレスバス１４によってメモリ
に結合されている。このバス１４けプロセッサ１０の操
作を制御する命令および操作中に使用される係数のメモ
リ１２内のアドレスを特定する信号を搬送する。特定ア
ドレスにおける命令あるいは係数の値はメモリ１２から
、ｇビットデータバス１６に沿ってゾロセッサ１０へ供
給される。

処理される信号（すでに、通常のアナログ−デシタルコ
ンバータ１８によってデジタル形式に変換されている）
は直列入力ライン２０に沿ってプロセッサ１０へ供給さ
れる。ライン２０に沿ってのデータ転送はデータレディ
ライン２２とデータリクエストライン２４上のハンドシ
エイキングによって調整される。処理された信号は直列
１１４カライン２６に沿ってゾロセッサ１０から（例え
ばデシタル−アナログコンバータ２８へ）出力される。

このデータ転送は同様にデータレディライン３０および
データリクエストライン３２上の信号によつて制御され
る。入力および出力信号の両方のタイミングは、データ
クロック回路３４からライン３６上へ供給される外部人
力／出力クロック信号によってコンバータ１８と２８の
動作と同期している。

プロセンチ１０自体の動作のタイミングはシステムクロ
ック回路４０からライン３８上へ供給される他のクロッ
ク信号によって同期化させられる。

処理装置の回路の初期化１４１Ｊセツトライン４２上へ
供給される信号によってトリがされる。通常この初期化
は、電源が（図示されない接続を介して）処理装置υ１
０へ供給される時、電源供給ラインから送られる信号に
よって、従来公知の方法で行なわれる。

処理袋ｆｉｒ？１０が使用される特定の回路に依存して
、処理装置の残りの接続部分を使用してもよいし使用し
なくてもよい。フラグ人力４４を、外部回路によって与
えられる信号に応答するようテストすることかでさる。

次の命令出力４６は、処理装置１がメモリ１２にストア
された手＋１ｉで次の命令の実行を開始する時を指示す
るよう付勢される。

メモリは、外部メモリ選択回路を制御するようにも使用
される。データ利用可能出力４８は、外部回路によって
使用されるデータがデータバス１６自で利用可能である
時を指示するよう付勢されるＯ″！、た、符号出力５０
およびオー・ぐ−フロー出力５２は処理装置１０内の算
術操作の結果を通常の方法で出力する。

処理装置１０は、次のサンプルが可能になる前に名人力
信号サンプルのための所望の処理ステップを完了してい
る必要があることは明らかなことである。実際、７つの
サンプルの処理の終了時と次のサンプルの開始時との間
には通常いくらかび）余り時間が存在する。この余り時
間において、朝。

理装置１０は、アイドル出力５４を付勢して処理袋Ｒ１
０が非作動であり、従ってアドレス７ＸＩス１４および
データバス１６を使用していないことを示す。外部回路
は、必要とあれはホールド入力５６へ信号を送ることに
よってアイドル出力５４からの信号に応答することがで
き、このようにすると、処理装置１０の動作を一時停止
することができ、外部回路がアドレスバス１４およびデ
ータバス１６自体を使用することが可能となる。これは
例えば音声合成の場合に行われ、この場合、逐次入力さ
れるサンプルの処理手順の間で、処理袋（δ１０によっ
て使用されかつメモリ１２にストアされる係数を変化す
ることが望まれる。

信号処理装置１０の構造および動作が以下第２図を参照
してより詳細に記載される。第２図は処理装置の回路の
ブロック図である。

第２図から、処理装置１０の動作は制御タイミング回路
１００によって制御されていることが分る。この制御タ
イミング回路１００はライン３８上のシステムクロック
信号を受ける制御回路１０２と、アドレスバス１４上に
メモリアドレス信号を発生するプログラムカウンタ１０
４と、データバス１６上のデータ表示命令を受ける命令
バッファー１０６と、命令デコータ１０８とからなって
いる。このデコーダ１０８は各使用可能な命令に対応す
る所望の制御信号がプログラムされたＲＯＭを有し、制
御信号をクロスバ−スイッチネットワーク１１０に供給
する。このネットワーク１１０は、制御信号の特定の和
み合せに従って、プロセッサ１０の各種の回路ブロック
や素子を選択的に相互接続することによって応動する。

クロスバ−スイッチネットワーク１１０は７７個の入力
端子と７７個の出方端子とを有し、基本的には任意の入
力を任意の出カ羨結会するマルチプレクサ回路である。

従って、このネットワークハ／／×／／の配列に構成さ
れた、／−１個のスイッチと、スイッチのオン／オフ状
態を制御する各スイッチに関連するメモリセル（第３図
ｒ照）とを有する。命令デコーダ１ｏ８は７７個の出力
の各々に対してｔビットの制御ワードを供給し、７７個
の各入力がどの出力に結合するかを決めており、これに
よって出力の７７個のスイッチ９）適当なものが閉じら
れる。高速動作を行なうためには２重のメモリセルを各
スイッチ毎に与えられ、次の命令によって決められる制
御ワードの組が、−系１■のセル内に逐次ロードさ力１
、この開催のセルは、現時点の命令によって特定される
接続のためのスイッチを制御する。クロック信号が制御
回路１０２によりてクロスバ−スイッチネットワーク１
１０に与えられる時、次の命令に対する新たな接続パタ
ーンがただちにスイッチに与えられ、所望の接続が成さ
れる。従って、クロスバ−スイッチネットワークは、デ
ータバス１６上で受信される各命令に応じて入力信号と
して適当な信号をプロセッサ１０内の計算ユニットに与
え、各種の記憶装置（後述）およびレジスタ（後述）へ
結果として得られる出力信号を送る。

計算ユニットの一つは乗算器１１２であって、この乗算
器１１２は３つの入力信号Ｘｏ、　Ｘ１＋　Ｘ２および
３つの係数α、β、γを受けて、３つの猜の和 Ｒ＝（Ｘｏ　Ｘ　ｒ）＋　（Ｘ１Ｘα）＋　（ｘ２　ｘ
ｌ）を発生する。

この係数α、β、γはメモリ１２から、データバス１６
と係数バッファー１１４を介して得られる。各命令はメ
モリ１２から得られ、命令パンファー１０６へ入力され
ると、対応する係数は係数バッファー１１４内へロード
される。新たな接続Ａ？　ｐ　７が、上述した命令に応
じてクロス・ぐ−スイッチネットワーク１１０によって
作り出されると、バッファー１１４中に保持されていた
値は乗算器１１２へ同時に与えられる。しかしながら、
メモリ１２から得られるｒ係数のある特定の値に対する
実際のγの値が被乗数レジスタ１１６から得られる。一
方、この被乗数し・ゾスタには、クロスバ−ネットスイ
ッチワーク１１０を介して処理装［１０内の別の回路か
ら値がロードされる。このようにして、適応フィルタリ
ング、相関、変８１１および二乗のような機能を満たす
ことが可能となる。

更に、デコーダ１０８の命令及び６ソース”データ（該
命令で認識される）の符号の制御の下で、クロスバ−ス
イッチネットワーク１１０によって乗算器１１２へ与え
られる値Ｘ。、　ｘｌ、　ｘ２の各々は、選択的にマス
ク（すなわちゼロに置換える）式れたりあるいは反転さ
せられ、全波及び半波整流及び符号従層ゲインの実施を
可能にする。

この乗算器１１２はシリアル／ノ母うレル回路であって
、値Ｘｏ、Ｘ１．Ｘ２が／ビットずつシリアルに供給さ
れ且つ係数の全ビットがパラレルに利用できるようにこ
れて乗算が実行される。この演ｇは例えばブース（Ｂｏ
ｏｔｈ）の算術のような公知の技術によるのが好ましい
。

乗算器１１２からの出力信号ＲＦｉ置換回路１１８にシ
リアルに送られ、回路１１８は、命令の実行とともに後
述する結果とソースデータと識別される値の符号と結果
Ｒの符号とその結果Ｒがオーバフローしたかどうかとを
選択的に変更する。

これによりオーバフローが（最大許容値に置換して飽和
の効果を与えることにより）訂正され、例えば中心のク
リッピングとピーク検出を与えるように使用できる。

置換回路１１８からの出力は一つの信号を有し、その内
の一つは命令の実行によって発生した最終ｍＶであυ、
他の一つはフィードバック信号Ｆである。これらの信号
は記憶と次の命令の奥行中の使用のためにクロスバ−ネ
ットワーク１１０によって送られる。各命令に対し、置
換回路１１８は、乗算器１１２が次の命令の実行に含ま
ノ］る信号を受取っている間、シリアルに上記の出力信
号を発生する。従って、値信号Ｖは一時記憶のための別
の回路に与えることができ、あるいはその命令に直に使
用してそれを発生するよう九乗算器１１２へ戻してもよ
い。

計算を行う別のユニットはアキュムレータ１２０であり
、ネットワーク１１０たらの入カデ−１ｌは７キユーム
レータ１２０の現在の内容ニ加えられるか、あるいはそ
の内容を置換えることができる。アキュムレータ出力の
機能によって、アキュムレータの内容がクロスパースイ
ッチネットワーク１１０に送られているとき、値がλの
ベキ乗（側光ば／／評〜Ｑ５Ａ）によってスケールされ
る。

信号処理機能の中間値と１、後続の命令の実行中に必要
とする出力は、２つのスクラッチ・ぞラドレジスタ１２
２，１２４のいずれかにあるいはレジスタファイル１２
６またはデータメモリ１２８にストアすることができる
。

スクラッチパッドレジスタ１２２．１２４はｉ本釣には
３ユビツトシフトレジスタであり、その内容は各命令毎
にクロスバ−ネットワーク１１０ヘシリアルにクロック
アウトされ、その間データはネットワーク１１０の対応
出力端子からクロックインさｉする。いずれのレジスタ
の内容も必要としない特定の命令の場合、クロスノ々−
ネットワークはそのレジスタの内容を該レジスタへ戻す
よう（第を図）切換えられる。

し・クスタファイル１２６はｔつの値を同時にストアす
ることができるシフトレジスタで成る。しかしながら、
これは、読み出されるべき弘つの値の内の１つが及び１
つの命令の実行中に新しい入御下で独立に選択される能
力を有する。従って。

通常のシフトレジスタと異なり、／っの値の読出しは損
失を引き起すことがなく、同一の値が幾つかの異なる命
令で使用するごとに数回読み出さｉする。

処理装置１０によって実施されるべき機能の範囲に依存
して、レジスタファイル１２６はり値よｐ大きな存置に
してもよいし、そゎよシ小さな容怒にしてもよい。この
範囲において、単一値のみ−を記憶することができ、こ
の場合には簡単にレジスタ１２２，１２４のような第３
のスクラッチ・パッドレジスタに構成してもよい。しか
しながら、踵々の異なる、独立にアクセス可能な値を記
憶できる方が有利である。

データメモリ１２８は、２にバイトＲ，ＡＭを含み、２
つの入力の一方に与えられたデータが対応する出力に現
わわる前に可変長の遅延を与える。このＲＡＭは２つの
３コ×３．２個の記憶セルで構成され、その遅延は３．
２ビツト毎の増加によって変えることかできる。従って
ＲＡＭは、３．２ビツトの乗数で成る長ざをもつ２チヤ
ンネルシフトレジスタと同じものになる。メモリ１２８
によって与えられた遅延は、メモリ１２からの特定の命
令に応答して命令デコーダ１０８により制御きれる。

上記のシリアル装置は、シリアルメモリアクセスに合せ
た処理算術へ処理装置１０を使用するものとして記載し
たけれど、メモリ制御回路を単純化する利点も有する。

特に、任意の時間におけるメモリ１２８内のワード数と
、その長さは重要なものではない。１（要なパラメータ
はビット数として表わされた、必要な遅延である。

メモリ１２８の主目的は第２次フィルタリング機能に関
連する状態の変数の対の値を記憶することにある。適応
できる値の数は、選んだワード長（これは信号処理の分
解能を与える）に依存し１．２０ビツトのワード長では
、５７対までの値が記憶され、３．２ビツトのワード長
では最大３．２対が記憶される。

乗算器１１２とメモリ１２８に使用するのに適した回路
の設計と動作の詳細については、リチャード　エフ　リ
ョン（Ｒｌｃｈｎｄ　Ｆ、　Ｌｙｏｎ）　著によるｒ　
Ａ　ｂｉｔ　５ｅｒ１ａｌ　ＶＬＳＩ　ａｒｃｈｉｔｅ
ｃｔｕｒａｌｍｅｔｈｏｄｏｌｏｇｙ　ｆｏｒ　’ｓｉ
ｇｎａｌ　ｐｒｏｃｅｓｓｉｎｇ　Ｊを参照されたい。

シリアル入力及び出力ライン２０．２６とこｉｌに関連
する制御及びクロックライン２２，２４゜３０．３２，
３６はシリアル入力及び出力インターフェース１３０及
び１３２に接続さねている。

ごれらは、通常の方法で、コンバータ１８，２８の動作
と処理装置１０の内部回路の動作とのバッファ作用を成
す。これらは、各々λつのシリアルバッファを有するの
が好ましく、データクロック３４に同期してコンバータ
１８．２８へ及ヒこのコンバータからデータを転送する
ことができ、同時に、システムクロック４０と同期し、
てクロスバ−ネットワーク１１０を介してデータを与え
たり受け取ったりする。

第２図に示す処理装置ｌＯの他の回路素子への接続に加
えて、クロスバ−ネットワーク１１０け入力１３４及び
１３６を有し、これらの入力は、それぞれゼロ及び−／
の値を示す定数信号を与えている。

動作において、メモＩ７１２の命令は、受取った各入力
サンプルごとに順次実行される。各命令は上記のように
回路表子間に形成されるべき特定の接続・やターンを作
り、選択されたパターンとその手順とが処理装置１０に
よって成される信号処理機能を定める。

各命令は当該命令によって成される機能のため関連する
原理すなわち“ソース”入力値を有する。

ソースデータの処理装置内の実際のオリジンは成される
べき機能により変化する。従って、カスケード式フィル
タ機能においては、手順中の第１命令のためのソースデ
ータは入力インターフェース１３０からの入力サンプル
値となり、その後の各命令のためのソースデータは先行
する命令の結果Ｖとなる。一方、幾つかのｔ乗べき （ｂｌｑｖａｄｒａｔｉｃ）フィルタ機能をノ々ラレル
に有する装置では、先ず入力サンプルがレジスタファイ
ル１２６にコピーされ、次に各命令に対してソースデー
タとして繰返し使用される。

命令の手順の各ステップにおいて、ソースデータは、先
行命令ステップからの結果■、アキュムレータ１２０の
内容、レジスタファイル１２６からの選択値、スクラッ
チパッドレジスタ１２２゜１２４のいずれかの内容、シ
リアルアクセスデータメモリ１２８のいずれかのチャン
ネルの内容、または入力インターフェース１３０を通る
入力としての現在のサンプル値のうちのいずノ１か一つ
になるよう選択されうる。値Ｘ。、　Ｘ、　、　Ｘ２及
び時にはソースデータが特定の命令の実行により暗黙的
に選択される。

各命令はアキュムレータ１２０を制御して、現在の内容
を保持する以外は動作しなかったり、ゼロにリセットし
たシ、結果値Ｖを現在のま−４にしたり、現在の内容に
代えて値Ｖをロードしたり、レジスタファイル１２６か
ら選択した値を現在の内容に加えたり、現在の内容に代
えてレジスタファイル１２６から選択された値をロード
したり、現在の内容に代えてインターフェース１３０か
らの現在の入力サンプル値をロードしたり、または、現
在の内容に代えて、先行の命令ステップからの結果Ｖと
サンプル値との和をロードしたりする。

レジスタファイル１２６の任意の選択位置は。

現在の結果ｖ１アキュムレータ１２０の内容、レジスタ
ファイル１２６自身の選択位置の内容、スクラッチパラ
）＊Ｖレジスタ２２．１２４のいずれか著しくはデータ
メモリ１２８のチャンネルのいすわかの内容、またはイ
ンターフェースからの現在の入力サンプル値によってロ
ードされうる。

出力インタフェース１３２には、入力サンフル値以外の
同じ値を含む出力サンプルが与えられ、該インターフェ
ースは非付勢のままにされる。

接続ノｊグーンと手順を適当に選択することによって広
範囲の信号処理機能を実施できるようオプションを設け
てもよいことを理解されたい。例えば、２つの特殊なフ
ィルタ機能について処理装置１０の動作の説明とともに
記述する。

第１の例は、第３ａ図に標準のデジタル信号処理表記と
して示すように、ノーイ・ぐスフイルター、ローパスフ
ィルター、及びバンドパスフィルターを含む多数のフィ
ルターのブロックとして用いられるｔ乗べ＠　（ｂｉｑ
ｕａｄｒａｔｌｃ）フィルタである。これは、ａつの命
令（第１のものは先行反イ■からの中間結果を用いる）
を含む反復命令サイクルで処理装置１０によシ実施され
る。

第１の命令の間、クロスパーネットワーク１１０は以下
の接続を行い、新しい値の計詩−を始め先行の反覆で計
算したサンプル値を出力する。

入　力　°　出　力 Ｘ　ｘ、） Ｄ　ｘｌ Ｘ２ Ａ　Ａ １）　Ｂ Ｅ　Ｃ Ｔ　Ｔ Ｄ　Ｄ Ｅ　Ｅ Ｖ　Ｙ 従って、入力値は７４倍され、先行する反復からの中間
結果（データメモリ１２８内に保持されている）はα１
　倍でね、それより前の反１シからの中間結果はβ１　
倍ざ五る。ここでα１．β１．ｒｌけメモリ１２によっ
て与えらねる。同時に、これらの初期の中間結果は反復
の第コステップ時に使用するためスクラッチパッドレジ
スタ１２２゜１２４にコピーさ第１る。

この第コステツゾにおいて、実際のサンプル値が計算袋
れ、クロスバ−ネットワーク１１０が次の接続を形成す
る。

人　力　出　力 ＣＸ。

Ｂ　ＸＩ Ｖ　Ｘ２ Ａ　Ａ Ｂ　Ｂ ＣＣ Ｔ　Ｔ Ｖ　Ｄ Ｉ３　Ｅ 第１命令からの中間結果■ばβ２　倍さ１１るとともに
次の反復で使用するためにデータメモリ１２８に送らね
、先行する反復からの中間結果Ｃ」：α２倍ζねデータ
メモリ１２８に戻さｉｌ、そｉ１以前の反復からの中間
結果は７２　倍さｉする。

乗算器１１２からの新しい結果は１１′ｊ換ユニット１
１８に送られ、このユニットから値■とし°Ｃ、ＬＪｌ
。

われ次の反復の第１命令の間に出力インターフェース１
３２へ送られる。

実際、各反復の第１命令はフィルタ特性の極（ｐｏｌｅ
）　を実施し、他方箱コ命令はその特性のゼロを実施す
る（第５ｂ図）。帯域幅・や通過帯域の中心周波数等の
実際のフィルター値は、各命令に用いられる係数α、β
、ｒの値によって定めらｉする。本例の係数１は単にス
ケールまたはケ９インファクタとして用いらねる。第１
命令の、値α、βは次の式から計算される。

（ｉｌ　＝　−，２ｒ　Ｘ　ｃｏ８θ−β、＝　−Ｘ２
また、第コ命令では。

α２二十ＱｒＸ　ｅ０８θ−β＝＋ｒ２・ここで、上記
の式において、θ＝コπｆ／Ｆ　であり、ｒ：ｅ−πｘ
ｂ／Ｆｓ　である。

また、　ｆは所望の中心周波数、 Ｆｌｄ、コンバータ１８で入力信号かサンプルされてい
るときの周波数。

ｂは所望の帯域幅である。

第コの例は、第６ａ図に示すように、整流兼平滑回路の
後に設けられた全極型）々ンドノぐスフイルタである。

こわはその実施のために３つの命令を必要とし、その第
１のものか以下のような接続を形成するようクロノ々−
ネットワークを作動させる。

入　力　出　力 ＸＸ。

Ｄ　Ｘ。

Ｘ２ Ａ　Ａ Ｄ　Ｂ ＣＣ Ｔ　Ｔ Ｖ　Ｄ 不実行　Ｅ Ｖ　Ｙ −Ｍ 第１の中間値は、入力サンプル値と、二つの対応先行中
間値（７′−ダメモリ１２８中）と、第１例のように、
この命令のための係数α４．、β４．ｌ。

とから計算される。同時に、先行の反復からの結果が出
力インターフェースに供給され、一時１ｉｔ４　ｉ、＋
ｆｆ。

のためデータメモリ１２８へ送られる。先行の反復から
の対応中間値は、後続の反復の第１命令に使用するため
データメモリに戻ず準侃１として、スクラッチパッドレ
ジスタ１２２へ（一時的に）移される。

莢コ命令は第／のものとよく似た接続パターンを４１．
＋成する。

入　力　出　力 Ｖ　Ｘｏ Ｘ１ Ｘ２ Ａ　Ａ ■〕１３ Ｃ（ Ｔ　Ｔ Ｖ　Ｄ Ｂ　Ｅ 大きく相違するのは、Ｘｏ　が第１命令からの中間結果
であり、データメモリ１２８が次の反俵の第１命令に使
用できるよう先行の第１甲間結果を受取り、その間レジ
スタ１２２がデータメモリ１２８への次の転送のために
新しい中間結果を受取ることである。

第３の命令が反腹を完了し、クロスバ−ネットワーク１
１０では必要な接続を構成し、命令ブ゛コーダ１０８に
よって乗算器１１２がＸ２人力（ブＨ＋。

コ命令の中間結果）上の信号を選択的に反転し、絶対値
を発生し、整流機能を実施する。その接続は次の通シで
ある。

入　力　出　力 Ｖ　Ｘ。

１）　Ｘ。

Ｖ　Ｘ２　（絶対１直） Ａ　Ａ 　Ｂ Ｃ Ｔ 　Ｄ 　Ｅ 一　Ｍ 虻終結果は出力インターフェース】３２に送られ、次の
反イリの第１命令の間にデータメモリ１２８にストアを
ねる。Ｘｏ大入力９・１する供数７３は、Ｘｏ　人カイ
ｔＵ号が第３命令の間には必要とされないのでとの命令
の間はゼロに設定される。

３つの係数の値は所望のフィルター特性を得るように３
つの命令に対して適正に選択される。第１のλつの命令
に対して、こねらは、り乗べき乗（ｂｌｑｕａｒａｔｌ
ｃ）フィルター機能の？Ａ　／　（祢）命令のようＫ、
必要とするフィルタ周波数とゲインとバンド幅から作ら
れる。第３の命令に対してα５は（−ｒ）に等しく式わ
、β３はローパス平滑段の必要なゲインとなる。

余波整流の代替例として第２例の最終段で２乗機能を実
施したい場合、被乗数レジスタ１１６を用いればよい。

第コ命令は、データメモリ１２８（ネットワーク１１０
のＤ入力）から前記レジスタ（クロスバーネットワ゛・
−り１１０の出力Ｍ）をロードするように修正される。

従って、第３命令に対し、スクラッチパッドレジスタ１
２２　（Ｂ）と被乗数レジスタ１１６とが先行の反腹の
２丁（り命令からの同じ遅延中間結果を含む。第３命令
において１乗算器］１２のＸｏ入カースイざラッチバン
ドレジスタ１２２　（Ｂ）の内容を９：　ｊｌｙるよう
にｔ、ｔｓ　ｉλ、され、値ｙ５　は特定の値にさねて
抜乗Ｖレジスタ１１６の内容が係数ｒの代シに置換えら
シ１、β３はゼロにセットされて入力Ｘ２　の効果を抑
制する。

従って、スクラッチパッドレジスタ１２２と被乗数レジ
スタ１１６との智しい値ｒ／ｉＪ＋：に乗３？をｌ］で
その内容が２乗ざ第１る。この修正により、未イ１５止
のものと比較すると７回の没後の時間に１つ千反りから
の出力信号が遅延する点は理解さｉ】たい。

上記の例ではデータメモリ１２８の遅延が適当にセット
されている。すなわち第１例では、遅延が／命令９間に
セットされ、第２例では一命令時間にさｉｌている。

第２図に示して述べた回路素子の殆んどは、公知の論理
回路技術を基にしており、当県者にとって容易に構成で
きるであろう。しかしながら、ｆ？１゛換回路１１８は
特殊なものであり、第７シ１を参用（しながら詳述する
。

第７図を参照すると、乗算器１１２からの結果が、飾和
槻能を与えるクー／マルチプレクサ１８０の７つの入力
に与えらねる。このマルチプレクサの他の入力は、＋ハ
　２八　〇を示す定数信号である。マルチプレクサ１８
０の制御入力はＲＯＭ１８２からの出力信号によって制
御され、ＲＯＭは当該命令によって実施される機能を定
めるメモリ１２からの命令の部分（すなわちクロスバ−
ネットワーク１１０を制御する命令部分）と、ソースデ
ータとして与えられる値の符号を示す信号と、乗算器１
１２（ライン５０）によって作られた結果の符号を示す
信号と、オーバフロー信号（ライン５２）とを入力信号
として受取る。

ＲＯＭ１８２は、各命令に対して符号フラグ及びオーバ
フローフラグの各可能な組合せに対応する制御信号によ
って、飽和マルチプレクサ１８０及び他の２つのマルチ
プレクサ１８４，１８６への供給のためにロードされ、
その入力のいすわのものを出力に接続するかを選択する
。従って、各可能な命令に対しＲＯＭ１８２へ与えらｔ
またフラグ信号の各パターンによって、マルチプレクサ
１８０．１８４，１８６の入力を対応する特定のものに
選択する。ＲＯＭＩ　８２がらの制御イア４号はマルチ
ゾレクｔ１８０，１８４．１８６へそｊｌぞれラッチｌ
　８８　＋　１９０　、１９２ヲ通Ｌテ送うｉする。

フィードバック信号Ｆを作シ出す（’＋−／）マルチプ
レクサ１８４はその人力ψ；１ａでマルチプレクサ１８
０の出力と＋’／、、　４．０を示す３つ−／ の定数信号を受け取る。シリアルアダー１９４に出力す
る（／；−／）マルチプレクサ１８６ｉ１．その入力翅
でスクラッチｉ９ツド１２２　、　Ｉ　２４の内容と、
レジスタファイル１２６の内容と、スクラッチパッドレ
ジスタ１２４の補数をとった内容゛と、ＲＯＭＩ　８２
からのライン１９６上のｆｌｉｌｌ俳信号によるＣ−１
２ＢまたはＣ−，２Ｂのいすねかによって結合されたス
クラッチパッドレジスタ１２２゜１２４の内容と、Ｏを
示す定数信号とを受取る。

シリアルアダーはアダーマルチプレクサ１８６からの出
力信号を飽和マルチプレクサ１８０がらの出力信号に組
合せて処理装置１ｏによる命令の実行の結果を宿成する
実際の値を作る。この値は、命令の実行後、乗算器１１
２がその結果を出方し次の命令のための新しいデータを
受取るとき、クロスバ−ネットワーク１１０へ送らゎる
。

置換回路１１８の第１目的は、適正なものとしての＋／
または一／　の飽和値に置換えることにょジオ−バフロ
ーを修正することにある。従って、オーバフローフラグ
がクリア（オーバフローなシ）されていれば、乗算器の
結果は飽和マルチプレクサ１８０によって選択され、ア
ダーマルチプレクサ１８６によってゼロが選択さｉｌ、
これによりアダー１９４は変更されない乗算器結果を与
える。

しかし、オーバフローフラグがセットさねていると、飽
和マルチプレクサ１８０は乗算結果をその結果の符号に
従って＋／または一／　に置換し、この値はその代りと
してアダー１９４によって出力される。いずわの場合に
も、フィードバックマルチプレクサ１８４は飽和マルチ
プレクサ１８０の出力信号を選択する。

４９　換ユ＝ット１１８を使用する別の例はゼロ、クロ
ス検知を行うことである。このユニットの１１・１１作
は次の表によって要約ざゎる。

ソースと結果の符号が同じである限り、出方は作られな
い。しかし、同じ符号の小さい値はフィードバックされ
次の入力サンプルに加ｎ　−Ｊ　ｉｌ、る。

ソースと結果の符号が異なる（ゼロクロスヲ示ス）と、
飽和マルチプレクサ１８０が＋７京たけ−７を選択し、
ソース信号の符号に従って選ばｉｌた出力信号を与える
。従って、正方向の結果が出方信号として正パルスを作
り、負方向の変化が負の・Ｐルスを作る。α＝Ｏ及びβ
＝十／に対し２−＋／及び−／がゼロとなるグのべき乗
（ｂｉｑｕａｒａｔｉｃ）フィルター機能を実行したい
場合、置換回路１、１８が用いられ命令の数を２から／
へ減する。

乗算器１１２がフィルタ特性の極に対して計算を終えた
（前述の第１例の第１命令を参照）後、アダーマルチグ
レクザ１８６はＲＯＭＩ　８２によって制御はれてスク
ラッチパッドレジスタ１２４　（Ｃ１からの信号を選択
し、これが（マルチプレクサ１８０を介して）シリアル
アダー１．９４によ９乗３′Ｆ、器の結果へ加えられて
即座に２つのゼロを含む最終出力値を作る。同時に、フ
ィードバックマルチプレクサ１８４は（マルチプレクサ
１８０を介して）乗算結果自身を選択するよう制御さＪ
ｌ、次の反榎に用いるためデータメモリ１２８へフィー
ドバックされる。

接続パターンの槙々の組合せを用いて処理装置１０の多
くの異なる応用例が、動作の大きな柔軟性故に、デジタ
ル信号処理技術に関する当業者にとって考えられうる。

例えば、帰納的（ｒｅｃｕｒａｌｖｅ）フィルタ（が、
ｚＺラレルであってもカスケードであフィルター、有限
インｉｅルス応答フィルタ、デシメータ（ｄｅｃｉｍａ
ｔｏｒ）である。更に修正や開発も行われうる。例えば
、種々のレジスタやメモリが必要な分解度を得るよう選
択されたワード長をもつようにしてもよく、捷たこねら
が可変ワード長をもっていてもよく、その長さはメモＩ
Ｊ　１２の命令によって特定づれる。後者の場合、一対
のＯＪ′変長シフトレジスタがデータメモリ１２８中の
ＩζＡ八りに直列に設けられてゼロから、２ｇピッ）ｔ
でのｔビットステップで選択可能な遅延を付加してもよ
く、そのワードがクビットずつ増すようｇｊ４Ｊ整でき
る。

【図面の簡単な説明】

第１図は代表的な外部回路を組合せた処ｊ１４！装（１
゛イの概略ブロック図、 第２図は処理装置の主な回路素子を示す簡単なブロック
図、 第３図は第２図のクロスパーネットワークのブロック図
、 第を図はクロスバ−ネットワークの動作の特定のモード
を示すブロックν１、 第！ｒａ図及び第、ｔｂ図はグベき乗フィルター機能及
び処理装置でのその実施状態を示す図、第６ａ図及び第
６ｂ図は全極フィルり及び平滑機能とその実施状態を示
す図、及び 第７図は第２図の置換回路のブロック図である。 １０・・・・・・・・・処理装置、 １２・・・・・・・・・プログラム及び係数メモリ、１
８・・・・・・・・・　ψコンバータ、２８・・・・・
・・・・　Ｄ／Ａコンバータ、３４・・・・・・・・・
データクロック、４０・・・・・・・・・　システムク
ロック、１００・・・・・・・・・制御タイミング回路
、１１０・・・・・・・・・クロスバ−スイッチネット
ワーク、 １１２・・・・・・・・・乗算器、 １１４・・・・・・・・・係数バッファ、１１６・・・
・・・・・・　被乗数レジスタ、１１８・・・・・・・
・・置換回路、 １２０・・・・・・・・・　アキュムレータ、１２２．
１２４・・・・・・・・・スクラッチパッドレジスタ。 １２６・・・・・・・・・　レジスタファイル、１２８
・・・・・・・・・データメモリ、１３０・・・・・・
・・・入力インターフェース、１３２・・・・・・・・
・　出力インターフェース。 Ｆｔｃ、５ａ 命令１　命令２ Ｆｌｃ、５ｂ Ｆｔｕ、６ａ 手続補正書く方式） １．事件の表ボ 昭和５９年特許願第７０７２５号 ２、発明の名称　デジタルイご号処理装置３、補止をす
る考 事件との関係　出願人 ４、代理人

Claims (1)

1. 【特許請求の範囲】 ／　少なくともユつのチャンネルを有するシリアル・ア
   クセス・データ・メモリと、少なくとも３つの変数を各
   々対応する係数で乗算しその積を加算するようｉＲ成さ
   れ、出力信号のオー・ぐフローを検出してその出力信号
   を所定の飽和値にイ・？ｊ　ｌ＋’ｌ＋える手段を備え
   た乗算手段と、少なくともΩつのシフトレジスタと、入
   力インターフェース手段と、出力インターフェース手段
   と、上月己回路素子を選択的に相互に接続するクロス・
   々−・スイッチ・ネツ］・ワークと、複数の各所定の命
   令に応答してクロスバ−スイッチネットワークを制御し
   、前記回路素子を対応する所定の方法で接ＡｊＡ：：す
   る制御回路とから成り、この制御回路へ供給される一連
   の選択した命令によって上記Ｅ（１１路素子が’；ｊ−
   ｉ択された手順でクロメノぐ一スイツチネットワークに
   より相互に接続されて所望の（ｇ号処１１！！！、　機
   能を果すことを特徴とするデジタル信号処理装置。 ユ　少なくとも７つのアギュムレータを備えている特許
   請求の範囲第１項記載の装置。 −３，第３番目のシフトレジスタを含むｌ庁許請求の範
   囲第１項または第２項記載の装置。 グ　シフトレジスタの７つは複数の値を記憶することが
   でき、シフトアウトされる値の位置は、シフトインされ
   るべき新しい値を・受取る位］１・１と１は独立に選択
   しうるものである１１．！Ｊ′許請求の範囲第３項記載
   の装置。 左　前記検知及び貴換手段は、ソース及びデータ係号の
   符号を検知し、検知したオーバフロー信号と符号信号と
   の組脅せによって乗１１出力信号を変化させ、その命令
   が実行されるようになっている特許請求の範囲な５７〜
   タ項のいずれか一項に記載の装置。 ６　乗算手段は入力回路手段を含み、この回路手段が与
   えられた値を反転しあるいけゼロに置換えることを選択
   的に行う特Ｒ′日ｒ１求の範囲第１〜３項のいずれか一
   項に記載の装置。 り　前記係数は前記制御回路と前記乗算手段とに接続さ
   れたメモリ手段に記憶されており、クロスバ−スイッチ
   ネットワークに接続されたレゾスフを備え、このし・ゾ
   スタが他の回路素子力）ら値を受取るようになっている
   とともに、前Ｊ己メモリから与えられた係数の値を前記
   の値に置換える特許請求の範囲第１〜６項のいずれ力諷
   −項に記載の装置。