JPS6022764B2

JPS6022764B2 - シ−ケンス制御装置

Info

Publication number: JPS6022764B2
Application number: JP1737777A
Authority: JP
Inventors: 康男渡辺
Original assignee: Toyoda Koki KK
Current assignee: Toyoda Koki KK
Priority date: 1977-02-18
Filing date: 1977-02-18
Publication date: 1985-06-04
Also published as: JPS53102483A

Description

【発明の詳細な説明】本発明は工作機械の自動運転等に用いられるシーケンス
制御装置に関するもので、その目的とするところは、雑
音によって誤動作する恐れがあるカウン夕を用いること
ないこステップの移行を制御できるようにして信頼性を
向上させるとともに、ステップ移行条件として複数の入
力信号の状態を検出できるようにして、移行条件が複数
ある複雑なシーケンス制御も外部付加回路を設けること
なしに行えるようにすることである。

現在、工作機械の自動運転等を行うシーケンス制御の内
、制御の規模が中程度の場合にはピンポード等によるダ
イオードマトリクス方式のシーケンス制御装置が用いら
れている。

しかしながら、一般のかかるシーケンス制御装置におい
ては、入力条件の成立によって出力される制御信号の論
理和によってリレー等の出力要素を付勢無勢するように
なっているため、シーケソスプログラムの作成に当って
はインタロツク条件を考慮してシーケンスプログラムを
設定しなければならないため、動作線図から直接プログ
ラムできなかった。

また、被制御対象から送出される動作確認信号によって
カウンタを歩進させ、カゥンタの計数内容に応じて出力
要素を付勢無勢するものも提案されているが、かかるシ
ーケンス制御装置においてはカゥンタか外来雑音等によ
って誤って歩進されることがあり安定した制御ができな
い欠点を有していた。

本発明はかかる欠点をなくすためになされたもので、現
在実行されているステップ番号を記憶する記憶手段と、
この記憶手段に記憶されているステップ番号データの各
ビットのオンオフ状態と複数の入力要素から送出される
複数のオンオフ信号とを入力信号として入力しこのステ
ップ番号を含む複数の入力信号の状態があらかじめプロ
グラムされたステップ移行条件と一致した場合には複数
の制御線の内、移行条件が満足したステップ番号に対応
する制御線に信号を出力する第１のマトリクス回路と、
前記複数の制御線の状態を入力して条件が満足したステ
ップに対応した次ステップ番号のデータとラッチ信号を
前記記憶手段に出力する第２のマトリクス回路と、前記
記憶手段に書込まれたステップ番号を入力しこのステッ
プ番号に応じてあらかじめプログラムされた出力要素を
付勢無勢する出力信号を送出する論理要素とから構成さ
れることを特徴とするものである。

以下本発明の実施例を図面に基づいて説明する。

第１図において１０は被制御対象の動作状態を表わすス
テップ番号とＩＪミットスイッチ等の入力要素から送出
されるオンオフ信号とを入力信号として入力し、このス
テップ番号を含む入力信号がステップ移行条件と一致し
た場合には次に行なうステップ番号を出力する第１の論
理要素で、この第１の論理要素１川こは一例としてシグ
ネティクス社のＦＰＬＡ（ＦＩＥＬＤＰＲＯＧＲＡＭ
ＭＡＢＬＥＬＯＧＩＣＡＲＲＡＹ）８＄１００が使用で
きる。

この論理要素ＦＰＬＡは第２図に示すようにアンドマト
リクス２０、オアマトリクス２１、入力バッファ２２、
出力バッファ２３とによって礎成されており、入力端子
数１６、出力端子数８、制御線４８のダイオードマトリ
クス方式のシーケンスコントローラと同様の動作を行う
。すなわち、図示しないプログラム書込み装置によって
各制御線Ｐ。〜Ｐ４７毎に、ァンドマトリクスには入力
条件を設定し、オアマトリクスには入力条件の成立によ
って次に行うステップ番号と後述するラツチ回路１２に
ステップ番号を書込むためのラツチ命令ＬＣとを設定し
ておけば、入力端子Ｅｏ〜Ｅ，５へ入力される入力信号
がアンドマトリクス２０‘こ設定された入力条件と比較
され、入力信号が入力条件と一致した場合には、オアマ
トリクス２１に設定されたステップ番号とラツチ命令Ｌ
Ｃとが出力端子Ｆｏ〜Ｆ７から出力される。この第１の
論理要素１０の入力端子Ｅｏ〜Ｅ，５の内、被制御対象
のステップ数に対応した数、例えぱステップ数が４８で
あれば６個の入力端子Ｅ，ｏ〜Ｅ，５にはラツチ回路１
２からアドレスバスＡＢを介して送出される２進数のス
テップ番号データが与えられ、残りの入力端子Ｅｏ〜Ｅ
９にはリミットスイッチ等の入力要素から送出されるオ
ンオフ信号が与えられるようになっている。

一方、、第１の論理素子１０の出力端子Ｆｏ〜Ｆ７の内
、ステップ番号の出力される出力端子Ｆｏ〜Ｆ５はアド
レスバスＡＢ２を介して第２の論理要素１３の入力端子
Ｅｏ〜Ｅ５に接続されるとともにラッチ回路１２の入力
端子１２ａに接続されている。また、ラツチ命令ＬＣの
出力される出力端子Ｆ７はラッチ回路１２のラッチ命令
入力端子１２ｂに接続されており、入力条件の成立によ
ってステップ番号とラッチ命令ＬＣが出力されると、ラ
ッチ回路１２に記憶されているステップ番号は新しいス
テップ番号に書換えられる。そして、この新しいステッ
プ番号が第１の論理要素１０の入力端子Ｅ，ｏ〜Ｅ，５
に与えられる。前記第２の論理要素１３は、第１の論理
要素から出力されたステップ番号に応じて出力端子Ｆｏ
〜Ｆ７から異なる組合せで信号を出力し出力ラツチ１５
をセット、リセツトしてリレー、ソレノイドバルブ等の
出力要素を付勢無勢するもので、第１の論理要素１０と
同様に論理要素ＦＰＬＡで構成されている。

したがって、この第２の論理要素１３のアンドマトリク
ス２０１こは各制御線Ｐ。〜Ｐ４７に対応した２進数の
ステップ番号が入力条件としてプログラムされ、オアマ
トリクス２１には各動作ステップに応じて出力要素を付
勢無勢する出力信号が各制御線Ｐｏ〜Ｐ４７毎にプログ
ラムされている。なお、イニシャルセット回路１４は起
動に当って最初に実行するステップ番号をラッチ回路１
２に与えるもので、本実施例ではステップ番号１がデー
タとして与えられるようになっている。次に第３図に示
すようにスライドベース３０上に案内されたドリルユニ
ット３１をシリンダ３２によって前進させ、前進端で図
示しないタイマＴＲに設定された時間だけドウェリング
加工を行った後で後退させるシーケンス制御を例にとっ
て本実施例の動作を説明する。まず、ドリルユニット３
１の動作に基づいて動作線図を作成すると第４図のよう
になる。この場合の動作は５つのステップから成ってお
り、ステップ１において起動スイッチＳＷＩが押圧され
ると運転中を記憶するラッチリレ−ＲＵＮを付勢すると
ともに運転表示ランプＰＬＩを点灯し、ドリルユニット
３１の原位置を検出するりミットスイッチＬＳＩＯが開
成されていることを確認してステップ２の動作を行わせ
るべくモータＭ１、ソレノイドＳＯＬＩＯを付勢する
。そして、ドリルユニット３１が前進端に位置しリミッ
トスイッチＬＰＩＩが押圧されると、タイマＴＲを付勢
してステップ３の動作であるドウエング加工を行い、タ
イマＴＲのタイムアップ接点ＴＲ−Ｄが閉成すると、ス
テップ４に入りソレノイドＳＯＬＩ０、モータＭ１、
タイマＴＲを無勢する。これにより、ドリルユニット３
１は原位置に復帰され、リミットスイッチは１０が再び
押圧されるとステップ５にてラツチリレーＲＵＮを悪勢
して運転を停止するようになっている。上記の動作線図
に基づいて第１および第２の論理要素１０，１３のアン
ドマトリクス２０、オアマトリクス２１に設定するプロ
グラムを作成したプログラムシートは第１表、第２表の
ようになる。

第１表第１表第２表は第１の論理要素１０のプログラムで、左側にはアンド
マトリクス２０用のプログラムがステップ１からステッ
プ５までの各ステップ毎に入力条件、２進数のステップ
番号の順でプログラムされ、右側にはオアマトリクス２
１用のプログラムとして次に行うステップ番号がラッチ
命令ＬＣとともにプログラムされている。

また第２表は第２の論理要素１３用のプログラムでアン
ドマトリクス２０用の左側のエリアには１〜５のステッ
プ番号が、オアマトリクス２１用の右側のエリアには各
ステップの出力命令がプログラムされている。第５図、
第６図は上記プログラムシートに基づいてプログラムの
書き込まれた第１および第２の論理要素１０，１３の具
体的な回路図を示すものである。今、シーケンス制御装
置の電源が投入されると、イニシャルセット回路１４に
よってステップ番号１がラツチ回路１２に書込まれる。

これによりラツチ回路１２からアドレスバスＡＢにステ
ップ番号１が出力され、第１の論理要素１０の入力端子
Ｅ，ｏ〜Ｅ，５に与えられる。第１の論理要素１０の入
力端子Ｅ，ｏ〜Ｅ，５にステップ番号１が与えられると
、第５図に示す入力線Ｅ，．ａ，Ｅ，２ｂ，Ｅ，３ｂが
“Ｈ”となり入力線Ｅ，．ｂ，Ｅ，２ａ，Ｅ，３ａが“
Ｌ”となるため、制御線Ｐ．以外の制御線は強制的に“
Ｌ”にされ制御線Ｐ，が選択される。この制御線Ｐ，に
は入力線Ｅｏａとの間にダイオードＤが形成されている
ため、起動スイッチＳＷＩが押圧されるまでは制御線Ｐ
，も‘‘Ｌ”の状態にある。ここで、起動スイッチＳＷ
Ｉが押圧され、第１の論理要素１０の入力端子Ｅｏに
“Ｈ”の信号が与えられると、入力線Ｅ仇は“Ｈ”レベ
ルとなるため制御線Ｐ，のみが“Ｈ”レベルとなる。制
御線Ｐ，が“Ｈ”レベルとなると、オアマトリクス２１
の制御線Ｐ．も“Ｈ”となる。このオアマトリクス２１
の制御線Ｐ，と出力線Ｆ，′，Ｆ７′との間にはダイオ
ードＤが形成されているため、制御線Ｐ，が“Ｈ”とな
るとバッファアンプＢＡ１２，ＢＡ１７を介して出力端
子Ｆ，およびＦ７から“Ｈ”の信号が出力され、他の出
力端子Ｆｏ，Ｆ２〜Ｆ６は“Ｌ”の状態となる。これに
よりアドレスバスＡ＆にステップ番号２が出力され、ラ
ツチ回路１２にラツチ命令ＬＣが出力される。アドレス
バスＡ＆にステップ番号２が出力されると、この信号は
第２の論理要素１３の入力端子Ｅｏ〜Ｅ５に与えられ、
このステップ番号２が第６図に示すアンドマトリクス２
０によって解読される。ステップ番号が２である場合に
は制御線Ｐ２のみが‘‘Ｈ”となるため、バッファアン
プＢＡ２０を介して出力端子Ｆｏより信号が出力され、
第１図に示す出力ラツチ１５ａが付勢される。これによ
り、運転開始が記憶されるとともに運転中のランプＰＬ
Ｉが点灯されステップ１の動作が行われる。前記第１の
論理要素１０からステップ番号２が出力されると、これ
と同時にラツチ回路１２にラツチ命令ＬＣが与えられる
ため、ラツチ回路１２に記憶されていたステップ番号１
はステップ番号２に書換えられ、ステップ番号２がアド
レスバスＡＢ，に出力される。

これにより第１の論理要素１０の制御線Ｐ２以外の制御
線は強制的に“Ｌ”レベルにされ、制御線Ｐ２が選択さ
れる。この制御線Ｐ２には入力線Ｅ２ａ，Ｅ５ａとの間
にダイオードＤが形成されているため、ステップ２の移
行条件であるＲＵＮ■，ＬＳＩＯ由の条件が成立して入
力線Ｅ２ａ，Ｅ５ａが“Ｈ’’となると制御線Ｐ２が“
Ｈ”となる。これにより、オアマトリクス２１、バッフ
ァアンプＢＡＩ１，ＢＡ１２．ＢＡ１４を介して出
力端子Ｆｏ，Ｆ，，Ｆ７より“Ｈ”の信号が出力される
ため、アドレスバスＡＢ２にステップ番号３のデータが
出力され、ラッチ回路１２にラツチ命令ＬＣが与えら
れる。アドレスバスＡＢにステップ番号３が出力される
と、このステップ番号３が第２の論理要素１３のアンド
マトリクス２０によって解読され、第２の論理要素１３
の制御線Ｐ３が“Ｈ”となる。これにより出力端子Ｆ２
，Ｆ４より“Ｈ”の信号が出力されるため、モータＭＩ
およびソレノィドＳＯＬＩＯが付勢され、ステップ２の
動作が行われる。また、これと同時にステップ番号３が
ラツチ回路１２に書込まれ、第１の論理要素１０に次に
行うステップ番号３が与えられる。以下同様の動作が繰
返し行われ現在実行しているステップを移行させる条件
が成立すると、第１の論理要素１０から次に行うステッ
プ番号が出力されてラッチ回路１２のステップ番号が書
換えられ、第１の論理要素１０から出力されるステップ
番号が第２の論理要素１３によって解読されて次の動作
ステップに移行すべく出力要素の付勢無勢が行われる。
そして、ドリルユニット３１が原位置に復帰して、リミ
ットスイッチＬＳＩＯが押圧されると、第１の論理要素
１０からステップ番号１が出力されるため、出力ラツチ
１５ａはリセットされて初期状態となりドリルユニット
３２の運転が停止される。このように、ステップを移行
させる入力条件の成立によって次に行うステップ番号を
出力するようにしているため、カウンタの歩進によって
動作ステップを移行させる方式のシーケンス制御装置に
比べて外部雑音等に対して強いだけでなく、特別な回路
やプログラムがなくても任意のステップにジャンプでき
る。

第７図は本発明の第２実施例を示すもので、本実施例は
前記実施例に比べて入力要素の数を倍化し、さらに、第
２の論理要素１３のプログラムを容易にするため、第１
の論理要素１０に与えられるステップ番号とステップ移
行条件の成立によって第２の論理要素１３に与えられる
ステップ番号とが一致するようにしたものである。

したがって、本実施例においては、入力条件を２つの第
１論理要素１０ａ，１０ｂの両方に渡ってプログラムし
ておき、第１の論理要素１０ａ，１０ｂの両方から出力
されるステップ番号を比較回路１６にて比較し、プログ
ラムされた入力条件が成立して第１の論理要素１０ａ，
１０ｂの両方から次に行う同じステップ番号が出力され
た場合には、このステップ番号をラツチ回路１２に書込
む前にゲート１７を一定時間だけ開き、書き換えられる
前のステップ番号を第２の論理要素１３ａ，１３ｂの両
方の入力端子に与えるようになっている。なお、本実施
例においては、第２の論理要素１３ａ，１３ｂの余った
入力端子Ｅ６〜Ｅ，５にィンロック条件ＩＮＩ〜ＩＮ２
０を与えるようになっており、動作ステップを移行させ
る条件とィンタロック条件とを別々にプログラムするこ
ともできる。なお、第１の論理要素１０１こ与えられる
ステップ番号と、第２の論理要素１３に与えられるステ
ップ番号とを一致させるためには、入力条件の成立によ
って現在実行中のステップ番号を出力するように第１の
論理要素１０をプ。グラムするとともに、第８図に示す
ようにアドレスバスＡ＆とラッチ回路１２の間に、現在
実行中のステップ番号を入力して次に行うステップ番号
を出力する論理要素１１を設けてもよい。また、第９図
は本発明の第４実施例を示すもので、外部割込み機能を
持たせるためにジャンプ時期設定器８０、ジャンプ時期
セレクタ８１、ジャンプ先設定器８２、ジャンプ先セレ
ク夕８３、比較回路８４、ラッチ回路８５、フリップフ
ロツプ８６等が新たに設けられている。

今、条件付ジャンプ用入力端子ＣＪ，〜ＣＪｎに信号が
与えられると、ジャンプ時期設定器８川こ説定されてい
るジャンプ動作を開始するステップ番号の１つがジャン
プ時期セレクタ８１によって選択され比較回路８４に与
えられる。また、これと同時にジャンプ先設定器８２に
設定されているジャンプ先番号の１つがジャンプ先セク
タ８３によって選択されラッチ回路８５に与えられる。
そして、現在実行しているステップの番号がジャンプ時
期セレクタ８１によって選択されたステップ番号と一致
すると、比較回路８４より一致信号が出力されこの一致
信号オアゲートＯＲＩを介してフリツプフロツプのリセ
ット端子に与えられる。これにより、フリップフロツプ
８６の出力端子Ｑより“Ｈ”の信号が出力され、ラツチ
回路１２に替ってラツチ回路８５が有効にされるため、
ジャンプ先セレクタ８３より出力されているジャンプ先
のステップ番号がラッチ回路８５に書込まれアドレスバ
スＡＢ，に出力される。これによりシーケンス制御装置
は、ジャンプ先セレクタ８３によって選択されたステッ
プ番号になると、ジャンプ先セレクタ８３にて選択され
た番号のステップ動作を行う、そして、ジャンプ先のス
テップ動作が完了すると、フリップフロップ８６はセッ
トされラツチ回路８５に替ってラッチ回路１２が有効に
されるため、シーケンス制御装置はジャンプ先のステッ
プに次く動作を継続する。なお、無条件ジャンプ用の入
力端子ＪＩ〜Ｊｎに信号が与えられた場合には、無条件
にフリップフロップ８６のリセット端子に信号が与える
ため、現在実行している動作ステップとは無関係にジャ
ンプ先セレクタ８３によって選択されたステップ番号の
動作へ移行する。以上、説明した実施例においては、第
１および第２の論理要素１０，１３としてＦＰＬＡを使
用してたがこの第１、第２の論理要素１０，１３として
はピンポードマトリクスによって第２図に示す回路を構
成したものでもよく、さらには、半導体メモリ等の記憶
素子でもよい。

半導体メモリを第１の論理要素１０として使用する場合
にはメモリアドレスを選択するアドレス入力端子にステ
ップ番号を含む入力信号を与え、この入力信号がステッ
プ移行条件を満足したときに選択されるメモリアドレス
に次に行うべきステップ番号を記憶させておけばよい。
また、半導体メモリを第２の論理要素１３として使用す
る場合には、ステップ番号をアドレスデータとして入力
し、ステップ番号で指定されるメモリアドレスに、与え
られたステップ番号に対応した出力命令を記憶させてお
けばよい。以上述べたように本発明においては、記憶手
段に記憶されているステップ番号データの各ビットのオ
ンオフ状態と複数の入力要素から送出される複数のオン
オフ信号とを入力信号として入力し、このステップ番号
を含む複数の入力信号の状態があらかじめプログラムさ
れたステップ移行条件と一致した場合には複数の制御線
の内、移行条件が満足したステップ番号に対応する制御
線に信号を出力する第１のマトリクス回路と、前記複数
の制御線の状態を入力して条件が満足したステップに対
応した次ステップ番号のデータとラツチ信号を前記記憶
手段に出力する第２のマトリクス回路とを設け、この第
２のマトリクス回路から出力された次ステップの番号の
データを記憶手段に記憶させるように構成したので、ス
テップの移行条件が満足する度に、記憶手段の内容は次
ステップの番号に確実に更新され、カウンタによってス
テップの歩進を制御するものに比べ信頼性が高い利点が
ある。

また、本発明においては、ステップの移行条件として複
数の入力信号の状態を同時にテストすることができるた
め、ステップの移行条件として複数の入力信号をテスト
することが必要となる複雑なシーケンス制御を行う場合
でも外部付加回路が必要でなく、回路構成を簡単にでき
る利点がある。

【図面の簡単な説明】

第１図は本発明の第１実施例を示すブロック図、第２図
は第１図における第１および第２の論理要素の構成を示
すブロック図、第３図は被制御対象の一例を示す側面図
、第４図は第３図に示す被制御対象の動作線図、第５図
、第６図はプログラム後の第１および第２の論理要素の
具体的な回略図、第７図は本発明の第２実施例を示すブ
ロック図、第８図は本発明の第３実施例を示すブロック
図、第９図は本発明の第４実施例を示すブロック図であ
る。１０・・・第１の論理要素、１２・・・ラツチ回路（記
憶手段）、１３・・・第２の論理要素、２０・・・ァン
ドマトリクス、２１…オアマトリクス、Ｅｏ〜Ｅ，５…
入力端子、Ｆｏ〜Ｆ７・・・出力端子。矛ｌ図オ２図矛３図矛４図牙ふ図矛る図図いｔ矛ａ図矛？図

Claims

【特許請求の範囲】

１複数のステツプ動作よりなる一連のシーケンス動作
を制御するために、予めプログラムされたシーケンスプ
ログラムにしがつて入出力要素のオンオフ状態を入力し
、入出力要素の状態がステツプを移行させる状態となつ
た場合にはステツプを移行させるべく出力要素を付勢無
勢するシーケンス制御装置であつて、現在実行されてい
るステツプ番号を記憶する記憶手段と、この記憶手段に
記憶されているステツプ番号データの各ビツトのオンオ
フ状態と複数の入力要素から送出される複数のオンオフ
信号とを入力信号として入力しこのステツプ番号を含む
複数の入力信号の状態があらかじめプログラムされたス
テツプ移行条件と一致した場合には複数の制御線の内、
移行条件が満足したステツプ番号に対応する制御線に信
号を出力する第１のマトリクス回路と、前記複数の制御
線の状態を入力して条件が満足したステツプに対応した
次のステツプ番号のデータとラツチ信号を前記記憶手段
に出力する第２のマトリクス回路と、前記記憶手段に書
込まれたステツプ番号を入力しこのステツプ番号に応じ
てあらかじめプログラムされた出力要素を付勢無勢する
出力信号を送出する論理要素から構成されることを特徴
とするシーケンス制御装置。