KR910002053B1 - 기억소자를 이용한 프로그램머 콘트롤 시스템 - Google Patents

기억소자를 이용한 프로그램머 콘트롤 시스템 Download PDF

Info

Publication number
KR910002053B1
KR910002053B1 KR1019880018167A KR880018167A KR910002053B1 KR 910002053 B1 KR910002053 B1 KR 910002053B1 KR 1019880018167 A KR1019880018167 A KR 1019880018167A KR 880018167 A KR880018167 A KR 880018167A KR 910002053 B1 KR910002053 B1 KR 910002053B1
Authority
KR
South Korea
Prior art keywords
data
program
memory device
target system
flow controller
Prior art date
Application number
KR1019880018167A
Other languages
English (en)
Other versions
KR900010511A (ko
Inventor
황철규
Original Assignee
삼성전관 주식회사
김정배
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전관 주식회사, 김정배 filed Critical 삼성전관 주식회사
Priority to KR1019880018167A priority Critical patent/KR910002053B1/ko
Publication of KR900010511A publication Critical patent/KR900010511A/ko
Application granted granted Critical
Publication of KR910002053B1 publication Critical patent/KR910002053B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13158—Non volatile memory, no battery

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Stored Programmes (AREA)

Abstract

내용 없음.

Description

기억소자를 이용한 프로그램머 콘트롤 시스템
첨부된 도면은 본 발명에 따른 프로그램머 콘트롤 시스템을 보인 것이다.
*도면의 주요부분에 대한 부호의 설명
10 : 프로그램 발생기 20 : 모드선택부
30 : 데이터 흐름 제어부 40 : 어드레스 흐름 제어부
50 : 기억소자(SRAM) 60 : 목적시스템
본 발명은 기억소자인 SRAM(Static Random Access Memory)를 이용하여 소정의 프로그램 데이터를 저장한 후 이를 사용자의 희망에 따라 독출하여 목적(Object)시스템의 메모리에 저장할 수 있는 시스템에 관한 것이다.
일반적으로 소정의 프로그램(Program)을 작성한 후 이를 목적시스템(Object system)의 메모리(ROM)에 저장하는 방법은, 프로그램어블 콘트롤러(PC)를 이용하여 목적시스템의 화면크기에 따라 프로그램어블 데이터를 수정한 후 다시 목적시스템의 화면 모드(mode)의 도트(dot)로 처리하여 인터페이스(RS-232)를 통해 목적시스템의 메모리소자에 기입하는 것과, 롬-라이터(ROM-WRITER)상에 데이터를 사용자가 편집(edting)하여 목적시스템의 메모리소자에 기입한다.
상기와 같은 목적시스템의 메모리소자에 소정의 데이터를 기입할때는 롬-라이터(ROM-WRITER)와 인터페이스인 RS-232의 I-O 포트(Port)등의 부대시설이 필요로 하는 단점과 목적시스템의 메모리소자에 기입된 데이터를 쉽게 편집(edting)할 수 없는 단점이 있다.
따라서 본 발명은 상기와 같은 제반결점을 해소하고자 창안한 것으로서, 목적시스템의 화면크기와 모드(mode)에 따라 사용자가 프로그램한 데이터를 외부기억소자에 저장한 후 이를 확인하여 목적시스템의 메모리소자에 상기 데이터를 기입하는 프로그램머 콘트롤 시스템을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 시스템은 사용자가 입력하는 데이터에 의해 목적시스템의 메모리소자에 기입하고자 하는 프로그램을 출력하는 프로그램 발생기와, 상기한 프로그램 발생기에서 출력되는 프로그램에 해당되는 데이터를 후술하는 데이터 흐름 제어부와 어드레스 흐름 제어부의 작동에 따라 기입(Write) 및 독출(Read)하는 기억소자(SRAM)와, 상기한 프로그램 발생기와 목적시스템의 데이터버스(DB)와 어드레스버스(AB)를 각각 통하는 데이터의 흐름을 제어하는 제어부와, 상기한 제어부들의 작동을 콘트롤하는 선택부를 구비하여 됨을 특징으로 한다.
이하 도면을 통하여 본 발명은 더욱 구체화하여 상세히 기술하기로 한다.
본 발명에 따른 프로그램머 콘트롤 시스템을 제1도에 도시된 구성을 가지는데. 이를 살펴보면, 데이터흐름 제어부(30)는 프로그램 발생기(10)와 기억소자(50)의 데이터버스(DB)라인에 데이터 흐름 선택부(20)에서 인가되는 전원전압(Vcc)에 의해서 작동하는 3상-스테이트 버퍼(3B1)를 개재하고, 기억소자(50)와 목적시스템(60)내에 있는 메모리소자의 데이터버스(DB)라인에 모드선택부(20)의 스위치 절환에 따라 인가 되는 전원전압(Vcc)을 반전하는 인버터(I1)의 출력에 의해서 작동하는 3상-스테이트 버퍼(3B2)로 구성이 된다.
어드레스 흐름 제어부(40)는 프로그램 발생기(10)와 기억소자(50)의 어드레스버스(AB)라인에 모드선택부(20)에서 인가되는 전원전압(Vcc)에 의해서 작동하는 3상-스테이트 버퍼(3B3)를 개재하고, 기억소자(50)와 목적시스템(60)내에 있는 메모리소자의 어드레스버스(AB)라인에 모드선택부(20)의 스위치 절환에 따라 인가되는 전원전압(Vcc)을 반전하는 인버터(I2)의 출력에 의해서 작동하는 3상-스테이트 버퍼(3B3)로 구성이 된다.
상기한 바와 같은 구성을 가진 본 발명의 작동관계를 전체적으로 설명하면 다음과 같다.
먼저, 본 발명의 작동관계를 전체적으로 설명하기 전에 프로그램 발생기(10)에서 출력되는 데이터를 기억소자(50)에 기입(저장)하는 과정을 먼저 설명하면, 사용자가 목적시스템(60)의 화면크기 및 모드(mode)에 따라 편집하는 데이터에 의해 프로그램을 발생하는 프로그램 발생기(10)에서 출력되는 데이터를 기억소자(50)에 기입하고자 모드선택부(20)의 스위치를 a접점으로 절환하면, 기억소자(50)는 기입상태가 되고 3상-스테이트 버퍼(3B1)(3B3)가 인네이블 되는 바, 기억소자(50)와 어드레스버스(AB)를 통해 인가되는 어드레스 신호에 따라 기입 영역이 지정되어 데이터 버스(DB)를 통해 인가되는 데어터를 기입한다.
한편, 상기 과정을 통해 기억소자(50)에 가입된 데이터가 사용자가 희망하는 데어터일때는 모드선택부(20)의 스위치를 a접점에서 b접점으로 절환시키면 3상-스테이트 버퍼 (3B1)(3B3)는 디스에이블되고, 반대로 3상-스테이트 버퍼(3B1)(3B3)가 인네이블되므로 독출상태가 된 기억소자(50)에서 독출된 데이터가 목적시스템(60)의 내부에 있는 메모리소자에 기입된다.
상기와 같이 작동하는 본 발명의 콘트롤 시스템의 작용효과는 사용자가 입력시키고자 하는 데이터를 기억소자에 기입한 후 확인하여 에러(error)가 발생하였을때는 손쉽게 기억소자에 기입되어 있는 데이터를 편집할수가 있고, 기존방법에서 사용되는 롬-라이터 및 인터페이스의 포트등이 필요가 없다.

Claims (2)

  1. 목적시스템(60)의 메모리소자에 기입하고자 하는 프로그램을 출력하는 프로그램 발생기(10)와, 상기한 프로그램 발생기(10)에서 출력되는 프로그램에 해당되는 데이터를 기입(Write) 및 독출(Read)하는 기억소자(50)와, 상기 프로그램 발생기(10)와 목적시스템(60)의 데이터버스(DB)와 어드레스버스(AB)를 각각 통하는 데이터의 흐름을 제어하는 데이터 흐름 제어부(30) 및 어드레스 흐름 제어부(40)와, 상기한 제어부(30)(40)들의 작동을 사용자가 선택적으로 콘트롤하는 모드선택부(20)를 포함하여 이루어짐을 특징으로 하는 기억소자를 이용한 프로그램머 콘트롤 시스템.
  2. 제1항에 있어서, 상기한 데이터 흐름 제어부(30)와 어드레스 흐름 제어부(40)는 프로그램 발생기(10)와 기억소자(50) 및 목적시스템(60)간의 데이터버스(DB)와 어드레스버스(AB)사이에 3상-스테이트 버퍼(3B1~3B4)를 각각 연결하되, 3상-스테이프 버퍼(3B1)(3B2)는 모드선택부(20)에서 인가되는 전원전압(Vcc)에 의해서 인네이블되도록 하고, 3상 스테이프 버퍼(3B2)(3B4)에는 인버터(I1)(I2)에서 반전되는 모드선택부(20)의 출력 전원전압(Vcc)에 의해서 각각 인네이블되도록 구성함을 특징으로 하는 기억소자를 이용한 프로그램머 콘트롤 시스템.
KR1019880018167A 1988-12-31 1988-12-31 기억소자를 이용한 프로그램머 콘트롤 시스템 KR910002053B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880018167A KR910002053B1 (ko) 1988-12-31 1988-12-31 기억소자를 이용한 프로그램머 콘트롤 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880018167A KR910002053B1 (ko) 1988-12-31 1988-12-31 기억소자를 이용한 프로그램머 콘트롤 시스템

Publications (2)

Publication Number Publication Date
KR900010511A KR900010511A (ko) 1990-07-07
KR910002053B1 true KR910002053B1 (ko) 1991-04-01

Family

ID=19281171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880018167A KR910002053B1 (ko) 1988-12-31 1988-12-31 기억소자를 이용한 프로그램머 콘트롤 시스템

Country Status (1)

Country Link
KR (1) KR910002053B1 (ko)

Also Published As

Publication number Publication date
KR900010511A (ko) 1990-07-07

Similar Documents

Publication Publication Date Title
JPS63146298A (ja) 可変語長シフトレジスタ
KR860009351A (ko) 입출력 제어 시스템
GB1430467A (en) Programmable logic circuits for controlling auxiliary functions on machine tools
KR910002053B1 (ko) 기억소자를 이용한 프로그램머 콘트롤 시스템
US4627035A (en) Switching circuit for memory devices
KR910008570A (ko) 자기 검사 기능을 구비한 메모리 시스템
JPH086809A (ja) フィールドプログラマブルゲートアレイ
JPH11250031A (ja) プログラマブルロジックおよび情報処理装置
JPS57109054A (en) Microprogram controller
KR910006792B1 (ko) 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로
JPH01251108A (ja) シーケンスコントローラ装置
JPS61187189A (ja) 記憶装置
JPH03152796A (ja) Ｉｃメモリ
JPH0635742A (ja) マイクロコンピュータ装置
KR20000055425A (ko) 이중화 보드에서 메모리의 선택적 동시복사 장치 및 방법
JPH03237527A (ja) データ記憶装置
JPS6214245A (ja) ワンチツプマイクロコンピユ−タ
JPS62209639A (ja) メモリモデイフアイライト回路
JPH04351788A (ja) 半導体メモリ
JPS61264450A (ja) 記憶装置
JPS6218698A (ja) 半導体記憶装置
JPH01223542A (ja) Ｒｏｍ切りシステム
JPH0419898A (ja) 自動読出し回路付き不揮発性メモリ
JPS62256139A (ja) デ−タ処理装置
JPH08314813A (ja) メモリ診断装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000331

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee