JPH035602B2 - - Google Patents

Info

Publication number
JPH035602B2
JPH035602B2 JP4053482A JP4053482A JPH035602B2 JP H035602 B2 JPH035602 B2 JP H035602B2 JP 4053482 A JP4053482 A JP 4053482A JP 4053482 A JP4053482 A JP 4053482A JP H035602 B2 JPH035602 B2 JP H035602B2
Authority
JP
Japan
Prior art keywords
execution
partition
address
section
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4053482A
Other languages
English (en)
Other versions
JPS58158742A (ja
Inventor
Masaaki Hotsuta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP4053482A priority Critical patent/JPS58158742A/ja
Publication of JPS58158742A publication Critical patent/JPS58158742A/ja
Publication of JPH035602B2 publication Critical patent/JPH035602B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Program-control systems
    • G05B19/02Program-control systems electric
    • G05B19/04Program control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056Programming the PLC

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 この発明は、予め作成されたユーザプログラム
の中で、任意の区間のみを繰り返し実行させ、か
つその実行結果を出力させることができるように
した区間実行機能付のプログラマブル・コントロ
ーラ(以下、これをPCという)に関する。
昨今、PCにおけるプログラム容量が大型化し、
プログラムがモジユール化した結果、モジユール
単位でプログラムデバツグをする必要が生じてい
る。
ところで、スキヤニングタイプのPCの基本的
な動作は、周知の如くプログラムカウンタで指定
されるユーザメモリ内のアドレスから読出された
ユーザ命令を実行し、その実行結果に基づいて入
出力メモリの出力エリアを書替えるとともに、各
命令実行の度に、前記プログラムカウンタを制御
して順次各命令を実行し、かつ前記読出された命
令がEND命令のとき、少なくとも出力更新動作
を実行した後、前記プログラムカウンタの内容を
ユーザプログラムの先頭アドレスにリセツトさせ
て、再び先頭アドレスから各命令を実行するもの
である。
そこで、従来この種のPCにおいてユーザプロ
グラムの一部分のみを実行させたい場合には、所
望する実行区間の最終アドレスの次のアドレス
に、プログラミングキーを使用してマニアルで
END命令を挿入することが行われている。
このように、プログラムの途中にEND命令が
挿入されると、順次ユーザ命令の実行を行なつて
END命令が検出された場合、PCは自動的にそれ
までの命令実行結果を出力することとなり、それ
以降のユーザプログラムの実行は禁止されること
となる。
ところが、前述したようにこの種のPCにおい
ては、END命令が検出された場合、出力更新動
作の終了とともにプログラムカウンタをユーザプ
ログラムの先頭アドレスにリセツトするようにシ
ステム構成されているため、所望する実行区間以
降についての命令実行は禁止されるが、当該実行
区間の以前については通常通りの命令実行が行わ
れてしまい、このため、当該実行区間と関係のな
い出力については予め接続を断つておかないと、
正確に所望の実行区間のみの動作を確認すること
ができないという問題がある。
また、前述の如くユーザプログラム内の所定の
アドレスにマニアルでEND命令を挿入するため、
通常の運転を再開するためには、再びプログラミ
ングキーを使用して前記挿入されたEND命令を
削除せねばならず、操作が極めて面倒であつた。
この発明は上記の問題を解決するためになされ
たもので、その目的とするところはこの種のPC
において、できるだけ簡単な操作でかつユーザプ
ログラム内の所望する区間のみを繰り返し実行さ
せ、その結果を出力させることにある。
この発明は上記の目的を達成するために、この
種のPCに、所定の入力操作で入力された区画実
行開始アドレスデータおよび区画実行終了アドレ
スデータを記憶するための実行区間登録メモリ
と、区画実行開始および終了をそれぞれ指示する
ための区画実行開始キーおよび区画実行終了キー
と、前記区画実行開始キーの操作に応答して、前
記ユーザメモリ内の前記登録メモリに記憶された
区画実行終了アドレスの次に、END命令を挿入
するとともに、所定の区画実行モードフラグをセ
ツトする区画実行開始制御手段と、前記区画実行
終了キーの操作に応答して、前記挿入された
END命令を削除して、ユーザプログラムを元通
りに復元するとともに、前記区画実行モードフラ
グをリセツトする区画実行終了制御手段とを設
け、これによりユーザプログラム内の所定のアド
レスにEND命令を自動的に挿入または削除する
ことを可能としたものである。
更に、この発明では前記区画実行モードフラグ
がセツトされた状態で、コントローラが運転され
た場合、出力更新後のカウンタリセツト動作の代
りに、前記プログラムカウンタの内容を前記登録
メモリに記憶された区画実行開始アドレスに強制
的にプリセツトし、これにより出力更新動作の終
了後、予め設定された区画実行開始アドレスから
ユーザ命令の実行が自動的に行われるようにした
ものである。
以下に、この発明の好適な一実施例を添付図面
に従つて詳細に説明する。
第1図に示す如く、この発明に係わるPCはプ
ログラミングツール1と、中央制御部2と、メモ
リ3と出力装置4とから構成されている。
プログラミングツール1は、周知の如くこの種
のPCにおいてユーザプログラムの作成に使用さ
れるもので、その操作パネルには第2図に示す如
く各命令語に対応した命令キー1a、アドレスデ
ータ等を書込むための数値キー1bの他に、本発
明に係わる区画実行開始専用のキー(以下、これ
を区画実行開始キーという)1cおよび区画実行
終了のための専用キー(以下、これを区画実行終
了キーという)1dが設けられている。
中央制御部2は、マイクロプロセツサを中心と
して構成されており、ユーザ命令実行のためにイ
ンタプリター処理の他に、本発明に係わるデバツ
グ処理あるいはモニタ処理等を実行するように構
成されている。
メモリ3は、ユーザプログラム格納用のユーザ
プログラムRAMとシステムプログラム格納用の
ROM等により構成されており、これらメモリの
アドレス空間は第3図のメモリマツプに示す如
く、0000番地〜2048番地からなるユーザプログラ
ムエリアおよび2048番地〜からなるシステムプロ
グラムエリアにアドレス割り付けが行われ、更に
第3図には図示しないが、所定のアドレス区間を
この種PCにおいて周知なI/Oリフレツシユ
RAMにアドレス割り付けを行つている。
入出力装置4は、周知の如く外部入出力機器に
接続されるもので、前記I/Oリフレツシユ
RAMとの間において入出力データの転送を行う
ように構成されている。
そして、プログラミングツール1、中央制御部
2、メモリ3および入出力装置4は、アドレスバ
スAB、データバスDBによつて、互いのデータ
転送を可能に構成されている。
次に、第5図は中央制御部2の中で本発明に係
わる主要部分およびメモリ3を構成するユーザプ
ログラムメモリ3aだけを取り出して示すブロツ
ク図である。
同図において、CPU2aはユーザ命令の実行、
入出力更新動作、モニタ等のシステムサービスお
よび本発明に係わるデバツグ処理を司どるもの
で、このCPU2a内には所定の4個のレジスタ
A,B1〜B3が設けられている。
そして、レジスタAにはユーザプログラムの最
終アドレスデータが、レジスタB1には所望する
実行区間の先頭アドレスデータが、B2には所望
する実行区間の最終アドレスがそれぞれ記憶され
るように構成されており、またレジスタB3は後
述するEND命令挿入処理の際、各アドレスのデ
ータを順次シフトさせる際に使用される。
ユーザプログラムメモリ3aは、第3図に示す
如く0000番地〜2048番地にアドレス割り付けが行
われており、これらの一連のアドレスにユーザ命
令が記憶されている。
プログラムカウンタ2bは、ユーザプログラム
メモリ3a内における実行すべき命令のアドレス
を指定するもので、この例ではプリセツト機能付
きのハードカウンタで構成されている。
そして、このプログラムカウンタ2bは、
CPU2aから出力される歩進信号S1を受けて
カウントアツプ動作を行うとともに、ORゲート
2cを介して供給される区画実行開始信号S2に
応答して、レジスタB1から転送されるプリセツ
トデータPDをプリセツトされ、更にORゲート2
dを介して供給される区画実行終了信号S3に応
答して、0000番地にリセツトされる。
更に、このプログラムカウンタ2bは、RSフ
リツプフロツプ2eのQ,出力で交互に開閉制
御される2つのANDゲート2f,2gを介して
供給されるエンド信号ENDによつて、前述のプ
リセツト、リセツト動作を行うように構成されて
いる。
次に、第6図は本発明に係わるPCの基本的な
動作を概略的に示すゼネラルフローチヤート、第
7図は第6図のゼネラルフローチヤートにおいて
システムサービス処理の中で本発明に係わる区画
実行処理の詳細を示すフローチヤート、第8図は
第7図のフローチヤートの中で区画実行開始処理
の詳細を示すフローチヤート、第9図は第7図の
フローチヤートの中で区画実行終了処理の詳細を
示すフローチヤートである。
次に、これらのフローチヤートを構成する各ス
テツプの実行内容を順次列挙する。
ステツプ(1);PCの制御に必要な各種レジスタ等
を所定の初期状態にリセツトする。
ステツプ(2);モニタ処理等のシステムサービス、
その他本発明に係わるデバツグ処理等を行う。
ステツプ(3);プログラムカウンタ2bの内容でユ
ーザプログラムメモリ3aをアクセスし、当該
アドレスの命令を読出す。
ステツプ(4);ステツプ(3)で読出された命令が
END命令であるか否かを判定し、その判定結
果に応じてステツプ(5)または(7)に進む。
ステツプ(5);図示しないI/Oリフレツシユ
RAMの入出力エリアの内容を更新する。
ステツプ(6);CPU2aの所定のポートからEND
信号として“1”パルスを出力する。
ステツプ(7);ステツプ(3)で読出された命令を実行
し、その実行結果によつて、I/Oリフレツシ
ユRAMの出力エリアの内容を書替える。
ステツプ(8);CPU2aの所定のポートから歩進
信号S1として“1”パルスを出力し、これに
よりプログラムカウンタ2bを1つだけ歩進さ
せる。
ステツプ(201);プログラミングツール1におい
て数値キー1bが操作され、十進数の4桁のデ
ータが入力されたか否かを判定し、その判定結
果に応じステツプ(202)または(206)へ進
む。
ステツプ(202);プログラミングツール1から入
力された4桁の数値データが最初の4桁か否か
を判定し、その判定結果に応じてステツプ
(203)または(205)へ進む。
ステツプ(203);プログラミングツール1から入
力された4桁の数値データを、区画実行開始ア
ドレスデータとしてCPU2a内のレジスタB
1に格納する。
ステツプ(204);CPU2aの所定のポートから、
レジスタB1の内容をプリセツトデータPDと
して出力保持させる。
ステツプ(205);プログラミングツール1から入
力された4桁の数値データを、区画実行終了ア
ドレスデータとして、CPU2a内のレジスタ
B2に格納する。
ステツプ(206);プログラミングツール1におい
て区画実行開始キー1cが操作され、これに伴
う区画実行開始指令信号S02が出力されたか
否かを判定し、その判定結果に応じてステツプ
(207)または(209)に進む。
ステツプ(207);第8図に示す区画実行開始処理
を実行する。
ステツプ(208);CPU2aの所定のポートから、
区画実行開始信号S2として“1”パルスを出
力する。
ステツプ(209);プログラミングツール1におい
て区画実行終了キー1dが操作され、これによ
り区画実行終了指令信号S03が出力されたか
否かを判定し、その判定結果に応じてステツプ
(210)または(212)へ進む。
ステツプ(210);第9図に示す所定のデバツグ処
理を実行する。
ステツプ(211);CPU2aの所定ポートから区
画実行終了信号S3として“1”パルスを出力
する。
ステツプ(212);デバツグ処理以外のモニタ処理
等を実行する。
ステツプ(2071);レジスタAに記憶されたユ
ーザプログラムの最終アドレスデータを、レジ
スタB3へ転送する。
ステツプ(2072);レジスタB3に記憶されたア
ドレスデータで示されるユーザプログラムメモ
リ3aの内容を、次のアドレスにストアする。
すなわち、レジスタB3で示されるアドレスの
内容を次のアドレスへシフトする訳である。
ステツプ(2073);レジスタB3に記憶されたア
ドレスデータをデイクリメントする。
ステツプ(2074);その時点におけるレジスタB
3の内容とレジスタB2の内容との間に、B3<
B2の条件が成立しているか否かを判定し、その
判定結果に応じてステツプ(2072)または
(2075)へ進む。
ステツプ(2075);その時点におけるレジスタB
2で示されるユーザプログラムメモリ3a内の
アドレスに、END命令を挿入する。
ステツプ(2101);その時点におけるレジスタB
2の内容をインクリメントする。
ステツプ(2102);その時点におけるレジスタB
2で示されるユーザプログラムメモリ3a内の
アドレスの内容を、1つの手前のアドレスにス
トアし、これにより当該データの内容を1アド
レスシフトする。
ステツプ(2103);その時点におけるレジスタB
2の内容と、レジスタAの内容との間にB2>
Aの条件が成立しているか否かを判定し、その
判定結果に応じてステツプ(2101)または
(211)へ進む。
次に、第3図に示す如くユーザプログラムメモ
リ内の256番地〜512番地間を特定し、その区間の
ユーザプログラムだけを繰り返し実行させる制御
を、第6図〜第9図に示すフローチヤートを参照
しつつ系統的に説明する。
まず、第2図に示すプログラミングツール1の
操作パネルにおいて、数値キー1bを操作し、区
画実行開始、終了アドレスに対応する2組の十進
数「0256」、「0512」を入力する。
すると、第7図のフローチヤートにおいて、最
初の4桁の数値が入力されると同時に、ステツプ
(201)→(202)→(203)→(204)が実行され、
CPU2a内のレジスタB1には数値「0256」が
格納され、これに応答してCPU2aからはプリ
セツトデータPDとして前記数値「0256」が出力
保持される。
次いで、2番目の数値「0512」が入力される
と、第7図のフローチヤートにおいて、ステツプ
(201)→(202)→(205)が順次実行され、
CPU2a内のレジスタB2には数値「0512」が
格納される。
次いで、第2図に示すプログラミングツール1
の操作パネルにおいて区画実行開始キー1cが操
作され、これに伴う区画実行開始指令信号SO2
が出力されると、第7図のフローチヤートにおい
て、ステツプ(201)→(206)が順次実行され、
次いで第8図に示すデバツク開始信理プログラム
(207)が実行される。
次いで、デバツグ開始処理207が実行開始さ
れると、CPU2aのレジスタB3には、ユーザ
プログラムエリアの最終アドレスである数値
「2048」が格納され、続いてステツプ(2072)→
(2073)→(2074)→(2072)が繰り返し実行さ
れ、ユーザプログラムメモリ3a内のアドレス2
048,2047,2046…の内容は、それぞ
れ2047,2046,2045…へと順次シフ
トされる。
次いで、レジスタB3の内容が数値「0512」に
なると、ステツプ(2074)の実行結果はYESと
なり、続いてステツプ(2075)が実行されて、ア
ドレス「0513」には第4図に示す如くEND命令
が挿入される。
次いで、区画実行開始処理207が終了する
と、続いてステツプ208が実行され、CPU2
aの所定のポートからは区画実行開始信号S2と
して“1”パルスが出力され、この“1”パルス
に応答して、プログラムカウンタ2bには、デバ
ツグ開始アドレスである数値「0256」がプリセツ
トされる。
次いで、第6図のフローチヤートにおいて、ス
テツプ(3)→(4)→(7)→(8)→(2)が繰り返し実行され、
これによりユーザプログラムの中で第3図に示す
「0256」〜「0512」間のデバツグエリアについて、
ユーザ命令の実行が順次行なわれる。
次いで、第6図のフローチヤートにおいて、ス
テツプ(3)が実行された結果、前記挿入された
END命令が読出されると、続いてステツプ(5)が
実行され、これによりその間の命令実行によつて
書替えられたI/OリフレツシユRAMの出力エ
リアの内容は、データバスDBを介して入出力装
置4へと転送され、次いで入出力装置4からの入
力データがI/OリフレツシユRAMの入力エリ
アに書込まれ、以上により入出力更新動作が行な
われる。
次いで、ステツプ(6)が実行されると、CPU2
aの所定のポートからはEND信号ENDとして
“1”パルスが出力され、このときRSフリツプフ
ロツプ2eはセツトされ、ANDゲート2fが
“開”の状態であるため、プログラムカウンタ2
dにはレジスタB1の内容であるデバツグ開始ア
ドレス「0256」が再びプリセツトされる。
従つて、第6図のフローチヤートにおいて、再
びステツプ(3)→(4)→(7)→(8)→(2)が繰り返し実行さ
れ、第3図に示すプ所望のプログラムデバツグエ
リアについて繰り返し命令実行が行なわれ、各命
令サイクル終了毎にステツプ(5)が実行されて入出
力更新が行なわれるのである。
次いで、第2図に示すプログラミングツール1
の操作パネルにおいて、区画実行終了キー1dが
操作され、これに伴つて区画実行終了指令信号
SO3が出力されると、第7図にフローチヤート
においてステツプ(201)→(206)→(209)が
順次実行され、次いで区画実行終了処理210が
実行される。
区画実行終了処理210が実行されると、第9
図のフローチヤートにおいて、ステツプ(2101)
→(2102)→(2103)→(2101)が繰り返し実行
され、アドレス「0513」、「0514」、「0515」…の内
容はそれぞれアドレス「0512」、「0513」、「0514」
へと1つずつシフトされ、これにより前記挿入さ
れたEND命令は第4図aに示す如く削除される。
次いで、レジスタB2の内容がユーザプログラ
ムエリアの最終アドレスより1つ多い「2049」に
なると、ステツプ(2103)の実行結果はYESと
なり、プログラムの実行は終了する。
次いで、区画実行終了処理210の実行に続い
て、ステツプ(211)が実行されると、CPU2a
の所定ポートからは、区画実行終了信号S3とし
て“1”パルスが出力され、これによりRSフリ
ツプフロツプ2eはリセツトされ、ANDゲート
2fは“閉”そしてANDゲート2gは“開”と
なり、以後CPU2aから出力されるエンド信号
ENDはANDゲート2gを通過してプログラムカ
ウンタ2bのリセツト端子Rへと供給され、通常
の全ユーザプログラムエリアに対する命令実行処
理が平常通り行なわれることとなる。
かくして、この実施例に係わるPCにおいては、
予め実行区間の先頭および最終アドレスをプログ
ラミングツール1に設けられた従来からあるプロ
グラミング用の数値キー1bによつて入力し、次
いで区画実行開始キー1cを操作するだけで、所
望する区間のユーザプログラムを繰り返し実行さ
せ、かつその結果を出力させることができ、従来
のマニアルでユーザプログラム内にEND命令を
挿入していた場合に比べ、この種の区間実行処理
を極めて簡単な操作で行なうことができる。
また、従来よりプログラムカウンタ2bのリセ
ツトのために使用されているEND信号を、切替
回路を構成する2つのANDゲート2f,2gに
供給してプログラムカウンタ2bのプリセツト端
子Pまたはリセツト端子Rに選択的に供給可能に
構成するとともに、前記ANDゲート2f,2g
を区画実行モードフラグとして機能するRSフリ
ツプフロツプ2eの各出力によつて択一的に制御
し、更にこのRSフリツプフロツプ2eを区画実
行開始処理207に続いて出力される区画実行開
始信号S2によつて自動的にセツトされるように
構成したため、既設のPCに対して簡単な改造を
施すだけで、この種の区間実行処理を容易に行な
うことができるとともに、従来のこの種の区間実
行方法のように、END命令が検出する度にプロ
グラムカウンタ2bがリセツトされることを防止
し、確実に所定区間のみデバツクグ等が可能とな
る。
更に、区画実行を終了させたい場合には、プロ
グラミングツール1に設けられた区画実行終了キ
ー1dを操作するだけで、区画実行終了処理21
0の実行によつて、挿入されたEND命令は自動
的に削除され、在来の区画実行方法のようにその
都度マニアルでEND命令を削除することが不要
となるとともに、この区画実行終了処理210の
終了に続いて自動的に区画実行終了信号S3を出
力させ、これにより前記RSフリツプフロツプ2
eをリセツトさせるようにしたため、その後何等
特別なマニアル操作を行なわずとも、PCを通常
の運転処理に復帰させることができる。
以上の実施例の説明でも明らかなように、この
発明に係わる区間実行機能付プログラマブル・コ
ントローラによれば、この種のPCにおける区間
実行処理を区画実行開始および終了キー1c,1
dの操作をするだけで簡単に行なうことができる
とともに、在来のPCに僅かの改良を施すだけで
これを安価に達成することができる。
【図面の簡単な説明】
第1図は本発明に係わるPCのシステム構成を
示すブロツク図、第2図はプログラミングツール
1の操作パネルの正面図、第3図メモリ3のアド
レス割り付けを示すメモリマツプ、第4図は区画
実行開始前および区画実行処理中のユーザプログ
ラムメモリの状態を示すメモリマツプ、第5図は
本発明に係わるPCの要部の構成を示すブロツク
図、第6図は本発明に係わるPCの基本的な動作
を示すゼネラルフローチヤート、第7図は第6図
のフローチヤートにおいてシステムサービスの中
で行なわれる区画実行処理の詳細を示すフローチ
ヤート、第8図は第7図のフローチヤートにおい
て区画実行開始処理の詳細を示すフローチヤー
ト、第9図は第7図のフローチヤートにおいて区
画実行終了処理の詳細を示すフローチヤートであ
る。 1……プログラミングツール、2……中央制御
部、3……メモリ、4……入出力装置、1a……
命令キー、1b……数値キー、1c……区画実行
開始キー、1d……区画実行終了キー、2a……
CPU、2b……プログラムカウンタ、2c,2
d……ORゲート、2f,2g……ANDゲート、
2e……RSフリツプフロツプ、3a……ユーザ
プログラムメモリ。

Claims (1)

  1. 【特許請求の範囲】 1 プログラムカウンタで指示されるユーザメモ
    リ内のアドレスから読出されたユーザ命令を実行
    し、その実行結果に基づいて入出力メモリの出力
    エリアを書替えるとともに、各命令実行の度に、
    前記プログラムカウンタを制御して順次各命令を
    実行し、かつ前記読出された命令がEND命令の
    とき、少なくとも出力更新動作を実行した後、前
    記プログラムカウンタの内容をユーザプログラム
    の先頭アドレスにリセツトさせて、再び先頭アド
    レスから各命令を実行するプログラマブル・コン
    トローラにおいて; 所定の入力操作で入力された区画実行開始アド
    レスデータおよび区画実行終了アドレスデータを
    記憶するための実行区間登録メモリと; 区画実行開始および終了をそれぞれ指示するた
    めの区画実行開始キーおよび区画実行終了キー
    と; 前記区画実行開始キーの操作に応答して、前記
    ユーザメモリ内の前記登録メモリに記憶された実
    行終了アドレスの次に、END命令を挿入すると
    ともに、所定の区画実行モードフラグをセツトる
    区画実行開始制御手段と; 前記区画実行終了キーの操作に応答して、前記
    挿入されたEND命令を削除して、ユーザプログ
    ラムを元通りに復元するとともに、前記区画実行
    モードフラグをリセツトする区画実行終了制御手
    段と; 前記フラグが区画実行モードにセツトされた状
    態で、コントローラが運転された場合には、前記
    出力更新後のカウンタリセツト動作の代りに、前
    記プログラムカウンタの内容を前記登録メモリに
    記憶され実行開始アドレスにプリセツトする実行
    開始アドレス制御手段とを設けてなることを特徴
    とする区間実行機能付プログラマブル・コントロ
    ーラ。
JP4053482A 1982-03-15 1982-03-15 区間実行機能付プログラマブル・コントロ−ラ Granted JPS58158742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4053482A JPS58158742A (ja) 1982-03-15 1982-03-15 区間実行機能付プログラマブル・コントロ−ラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4053482A JPS58158742A (ja) 1982-03-15 1982-03-15 区間実行機能付プログラマブル・コントロ−ラ

Publications (2)

Publication Number Publication Date
JPS58158742A JPS58158742A (ja) 1983-09-21
JPH035602B2 true JPH035602B2 (ja) 1991-01-28

Family

ID=12583119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4053482A Granted JPS58158742A (ja) 1982-03-15 1982-03-15 区間実行機能付プログラマブル・コントロ−ラ

Country Status (1)

Country Link
JP (1) JPS58158742A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011173552A (ja) * 2010-02-25 2011-09-08 Beat Sonic:Kk 車両用盗難防止装置

Also Published As

Publication number Publication date
JPS58158742A (ja) 1983-09-21

Similar Documents

Publication Publication Date Title
JP3024422B2 (ja) プログラマブルコントローラおよびプログラマブルコントローラの運転方法
JPH035602B2 (ja)
KR100425371B1 (ko) 프로그램가능(programmable)제어기에대한명령으로구성된사용자프로그램을작성및저장하는방법및상기프로그램가능제어기의작동방법
JPS6145243B2 (ja)
JPS6211369B2 (ja)
JPS6348698A (ja) メモリ格納制御装置
US5434979A (en) Disk drive controller
JPS6217847Y2 (ja)
JPS6027401B2 (ja) シ−ケンスコントロ−ラ
JPS5949609A (ja) 模擬実行機能を備えたプログラマブル・コントロ−ラ
JPS62256102A (ja) プログラマブル・コントロ−ラ
JPS5828272Y2 (ja) 計算機のデバツク装置
JPS6289109A (ja) プログラマブル・コントロ−ラ
JPH11259308A (ja) プログラマブルコントローラ
JPS60232720A (ja) 電子式プリセツトカウンタ
JPS603207B2 (ja) シ−ケンス制御装置
JPH0630056B2 (ja) 信号処理装置
JPS6022764B2 (ja) シ−ケンス制御装置
JPS58225403A (ja) プログラマブル・コントロ−ラ
JPS58221405A (ja) プログラマブル・コントロ−ラ
JPH02151902A (ja) プログラマブル・コントローラ
JPS5878203A (ja) プログラマブル・コントロ−ラ
JPS6041133A (ja) 制御プログラム修正方式
JPH0439084B2 (ja)
JPH0367306A (ja) プログラマブルコントローラ