JPS603207B2 - シ−ケンス制御装置 - Google Patents
シ−ケンス制御装置Info
- Publication number
- JPS603207B2 JPS603207B2 JP7742978A JP7742978A JPS603207B2 JP S603207 B2 JPS603207 B2 JP S603207B2 JP 7742978 A JP7742978 A JP 7742978A JP 7742978 A JP7742978 A JP 7742978A JP S603207 B2 JPS603207 B2 JP S603207B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- output
- sequence
- program storage
- content
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】
本発明はシーケンスプログラムをプログラム記憶部に格
納し、プログラムカウンタでこのプログラム記憶部の各
番地を順次循環的に走査指定してシーケンスプログラム
を繰り返して読み出し、読み出したシーケンスプログラ
ムを演算処理部で順次処理するようにしたシーケンス制
御装置に関するものである。
納し、プログラムカウンタでこのプログラム記憶部の各
番地を順次循環的に走査指定してシーケンスプログラム
を繰り返して読み出し、読み出したシーケンスプログラ
ムを演算処理部で順次処理するようにしたシーケンス制
御装置に関するものである。
この種のシーケンス制御装置においては、プログラム記
憶部に予め必要な全部のシーケンスプログラムを格納し
ておき、必要に応じ、このシーケンスプログラムの１部
を実行しないようにしたい場合がある。
憶部に予め必要な全部のシーケンスプログラムを格納し
ておき、必要に応じ、このシーケンスプログラムの１部
を実行しないようにしたい場合がある。
しかし、前記したようなシーケンス制御装置はプログラ
ム記憶部の番地をプログラムカウンタが順次循環的に送
査指定するものであるため、一部のシーケンスプログラ
ムを実行しないようにすることは困難であった。そのた
め、従来はそのたびごとに以前のシーケソスプログラム
を消去し必要なシーケンスブログラムのみをプログラム
記憶部に書き込むか、あるいは不要な１部のシーケンス
プログラムを消去するようにしていた。これはプログラ
ムの変更に多大な工数を必要とするク０点があった。ジ
ャンプ機能を有するシーケンス制御袋贋を使用すれば、
このような欠点は比較的容易に解決できる。
ム記憶部の番地をプログラムカウンタが順次循環的に送
査指定するものであるため、一部のシーケンスプログラ
ムを実行しないようにすることは困難であった。そのた
め、従来はそのたびごとに以前のシーケソスプログラム
を消去し必要なシーケンスブログラムのみをプログラム
記憶部に書き込むか、あるいは不要な１部のシーケンス
プログラムを消去するようにしていた。これはプログラ
ムの変更に多大な工数を必要とするク０点があった。ジ
ャンプ機能を有するシーケンス制御袋贋を使用すれば、
このような欠点は比較的容易に解決できる。
このジャンプ機能とは、プログラム記憶部の所定の番地
にジャンプ命令と、その行先番地を格納しておき、この
命令が実行されると、行先番地がプログラムカウンタに
強制的にセットされるものである。すなわち、プログラ
ム記億部のジャンプ命令が格納されている番地から行先
番地までの間のシーケンスプログラムは無効にされ、結
果的にこの無効にされた１部のシーケンスプログラムの
ないシーケンスプログが実行されるというものである。
ところが、このようなものは、ジャンプ命令を翻訳する
回路、およびプログラムカウンタに行先番号をセットす
るための専用回路等が必要になり、構成が複雑化し高価
なものであった。また、このようなプログラムを作成す
るに当っては、行先番地がわからなければならず、プロ
グラムの作成が煩わしく、誤プログラム作成の原因とな
つていた。本発明は上述の点に鑑みて成されたものであ
り、その目的とするところは、簡単な構成および簡単な
操作でプログラム記憶部に格絡したシーケンスプログラ
ムの一部を無効にできるシーケンス制御装置を得ること
にある。
にジャンプ命令と、その行先番地を格納しておき、この
命令が実行されると、行先番地がプログラムカウンタに
強制的にセットされるものである。すなわち、プログラ
ム記億部のジャンプ命令が格納されている番地から行先
番地までの間のシーケンスプログラムは無効にされ、結
果的にこの無効にされた１部のシーケンスプログラムの
ないシーケンスプログが実行されるというものである。
ところが、このようなものは、ジャンプ命令を翻訳する
回路、およびプログラムカウンタに行先番号をセットす
るための専用回路等が必要になり、構成が複雑化し高価
なものであった。また、このようなプログラムを作成す
るに当っては、行先番地がわからなければならず、プロ
グラムの作成が煩わしく、誤プログラム作成の原因とな
つていた。本発明は上述の点に鑑みて成されたものであ
り、その目的とするところは、簡単な構成および簡単な
操作でプログラム記憶部に格絡したシーケンスプログラ
ムの一部を無効にできるシーケンス制御装置を得ること
にある。
上記の目的を達成するため本発明の特徴とするところは
、シーケンヌプログラムをプログラム記憶部に格納し、
プログラムカウンタで前記プログラム記憶部の各番地を
順次循環的に走査指定してシーケンスブログラムを繰り
返して読み出し、読み出したシーケンスプログラムを演
算処理部で順次処理するようにしたシーケンス制御装置
において、前記プログラムカウンタの出力内容、または
前記プログラム記憶部の出力内容を常時監視し、この内
容が予め定めた第１の内容と一致することによって第１
の制御信号を出力保持し、この内容が予め定めた第２の
内容と一致することによって第２の制御信号を出力保持
する監視手段を具備し、前記第１の制御信号の発生から
前記第２の制御信号の発生までの間、出力部の出力保持
情報を変化しないようにして成るシーケンス制御装置に
ある。
、シーケンヌプログラムをプログラム記憶部に格納し、
プログラムカウンタで前記プログラム記憶部の各番地を
順次循環的に走査指定してシーケンスブログラムを繰り
返して読み出し、読み出したシーケンスプログラムを演
算処理部で順次処理するようにしたシーケンス制御装置
において、前記プログラムカウンタの出力内容、または
前記プログラム記憶部の出力内容を常時監視し、この内
容が予め定めた第１の内容と一致することによって第１
の制御信号を出力保持し、この内容が予め定めた第２の
内容と一致することによって第２の制御信号を出力保持
する監視手段を具備し、前記第１の制御信号の発生から
前記第２の制御信号の発生までの間、出力部の出力保持
情報を変化しないようにして成るシーケンス制御装置に
ある。
以下、第１図に示す本発明の一実施例について説明する
。
。
ＰＭは予め定めたシーケンスブログラムを格納するプロ
グラム記憶部、ＰＣは図示しないクロックパルス発生器
から到来するクロツクパルスを計数して順次歩進し、プ
ログラム記憶部ＰＭの各番地を順次循環的に走査指定し
てシーケンスプログラムを繰り返し読み出すプログラム
カウンタである。ＩＮは入力部であり、予め番地付けし
た多数の入力回路を備えていて、各入力回路はそれに接
続された例えば押ボタンスイッチ、リミットスイッチ等
の外部入力機器の論理状態情報を入力する。ＯＵＴは出
力部であり、予め番地付けした多数の出力回路を備え、
各出力回路は一時記憶手段を具備していて、入力された
情報を指定された番地の出力回賂で一時記憶すると共に
、この情報をそれに接続された例えば電磁弁、継電気等
の外部出力機器に印加する。また、この世力部ＯＵＴは
要求に応じ、指定された番地に格絡してある情報を出力
する。ＡＬＵは演算処理部であり、プログラム記憶部Ｐ
Ｍから読み出されたプログラムに応じて、必要な外部入
力機器あるいは外部出力機器の論理状態を、それが接続
されている入力、出力部ＩＮ，ＯＵＴの入力、出力回路
を番地指定することによって取り込み、これをプログラ
ムに応じて処理し、処理結果を出力部ＯＵＴに印加し、
番地指定した出力回路に一時記憶する。Ｍは本発明の主
要部を成す監視手段であり、プ。グラム記憶部ＰＭの出
力を入力する。ＳＭ，は特別に定めた第１の内容を設定
する第１の設定器、Ｓ地は特別に定めた第２の内容を設
定する第２の設定器である。ＣＭ，はプログラム記憶部
ＰＭの出力内容と第１の設定器ＳＭ，の出力内容とを比
較し、両内容が一致した場合にのみ論理的に“１”の一
致信号を出力する第１の一致回路である。Ｃ池はプログ
ラム記憶部ＰＭの出力内容と第２の設定器Ｓ地の出力内
容とを比較し、両内容が一致した場合にのみ論理的に“
１”の一致信号を出力する第２の一致回路である。ＦＦ
はフリップフロップ回路であり、この回路ＦＦは第１の
一致回路ＣＭ，の一致信号をセット入力とし、第２の一
致回路Ｃ地の一致信号をＩＪセット入力とするようにす
る。そして、このフリツプフロップ回路ＦＦはセットさ
れることによって論理的に“１”の第１の制御信号を出
力保持し、リセットされることによって論理的に“０”
の第２の制御信号を出力保持するようにする。プログラ
ム記憶部ＰＭの出力はゲート回路Ｇを介して演算処理部
ＡＬＵに入力するようにし、このゲート回路Ｇはフリツ
プフロツプ回路ＦＦの出力で開閉制御するようにする。
すなわち、このゲート回路Ｇは第１の制御信号、すなわ
ち論理的に“１”の信号でゲートを閉じ、第２の制御信
号、すなわち論理的に“０”の信号でゲートを開くよう
うにする。以下、動作について説明する。
グラム記憶部、ＰＣは図示しないクロックパルス発生器
から到来するクロツクパルスを計数して順次歩進し、プ
ログラム記憶部ＰＭの各番地を順次循環的に走査指定し
てシーケンスプログラムを繰り返し読み出すプログラム
カウンタである。ＩＮは入力部であり、予め番地付けし
た多数の入力回路を備えていて、各入力回路はそれに接
続された例えば押ボタンスイッチ、リミットスイッチ等
の外部入力機器の論理状態情報を入力する。ＯＵＴは出
力部であり、予め番地付けした多数の出力回路を備え、
各出力回路は一時記憶手段を具備していて、入力された
情報を指定された番地の出力回賂で一時記憶すると共に
、この情報をそれに接続された例えば電磁弁、継電気等
の外部出力機器に印加する。また、この世力部ＯＵＴは
要求に応じ、指定された番地に格絡してある情報を出力
する。ＡＬＵは演算処理部であり、プログラム記憶部Ｐ
Ｍから読み出されたプログラムに応じて、必要な外部入
力機器あるいは外部出力機器の論理状態を、それが接続
されている入力、出力部ＩＮ，ＯＵＴの入力、出力回路
を番地指定することによって取り込み、これをプログラ
ムに応じて処理し、処理結果を出力部ＯＵＴに印加し、
番地指定した出力回路に一時記憶する。Ｍは本発明の主
要部を成す監視手段であり、プ。グラム記憶部ＰＭの出
力を入力する。ＳＭ，は特別に定めた第１の内容を設定
する第１の設定器、Ｓ地は特別に定めた第２の内容を設
定する第２の設定器である。ＣＭ，はプログラム記憶部
ＰＭの出力内容と第１の設定器ＳＭ，の出力内容とを比
較し、両内容が一致した場合にのみ論理的に“１”の一
致信号を出力する第１の一致回路である。Ｃ池はプログ
ラム記憶部ＰＭの出力内容と第２の設定器Ｓ地の出力内
容とを比較し、両内容が一致した場合にのみ論理的に“
１”の一致信号を出力する第２の一致回路である。ＦＦ
はフリップフロップ回路であり、この回路ＦＦは第１の
一致回路ＣＭ，の一致信号をセット入力とし、第２の一
致回路Ｃ地の一致信号をＩＪセット入力とするようにす
る。そして、このフリツプフロップ回路ＦＦはセットさ
れることによって論理的に“１”の第１の制御信号を出
力保持し、リセットされることによって論理的に“０”
の第２の制御信号を出力保持するようにする。プログラ
ム記憶部ＰＭの出力はゲート回路Ｇを介して演算処理部
ＡＬＵに入力するようにし、このゲート回路Ｇはフリツ
プフロツプ回路ＦＦの出力で開閉制御するようにする。
すなわち、このゲート回路Ｇは第１の制御信号、すなわ
ち論理的に“１”の信号でゲートを閉じ、第２の制御信
号、すなわち論理的に“０”の信号でゲートを開くよう
うにする。以下、動作について説明する。
説明に当り、プログラム記憶装置ＰＭは第２図に示すよ
うに、その１伍野地から１０尻客地にシーケンスプログ
ラムＡを、１５防音地から２０巧蚤地にシーケンスプロ
グラムＢを、そして２１巧蜜地から２３坊電池にシーケ
ンスプログラムＣを記憶しているものとする。そして、
プログラム記憶部ＰＭの１ワードは８ビットで構成され
ているものとし、特別に定めた第１および第２の内容は
プログラム記憶部ＰＭには書き込んでないものとする。
始動に当り、各部は初期リセットされ、同時にフリツプ
フロツプ回路ＦＦもリセットするようにする。フリップ
フロツプ回路ＦＦがリセットされていることから、ゲー
ト回路Ｇはゲートを開く。プログラムカウンタＰＣは到
来するクロックパルスを計数し、その計数内容によりプ
ログラム記憶部ＰＭの各番地を初期番地か別項次循環的
に走査指定し、シーケンスプログラムＡ，Ｂ，Ｃを繰り
返して読み出す。演算処理部ＡＬＵは読み出されたプロ
グラムに応じて、入、出力部ＩＮ，ＯＵＴから外部入力
機器あるいは外部出力機器の論理状態を順次取り込んで
これを演算処理し、処理結果を順次出力部ＯＵＴに一時
記憶する。出力部ＯＵＴはこの一時記憶した情報内容に
より、外部出力機器を動作、復帰制御する。このように
して、外部出力機器は外部入力機器の動作状態に応じ、
予め定めたシーケンスプログラムに基づいてシーケンス
制御される。以上は従釆と同様である。ここで、シーケ
ンスプログラムＡ，Ｂ．Ｃのうち、シーケンスプログラ
ムＢが不要な場合には次のようにする。
うに、その１伍野地から１０尻客地にシーケンスプログ
ラムＡを、１５防音地から２０巧蚤地にシーケンスプロ
グラムＢを、そして２１巧蜜地から２３坊電池にシーケ
ンスプログラムＣを記憶しているものとする。そして、
プログラム記憶部ＰＭの１ワードは８ビットで構成され
ているものとし、特別に定めた第１および第２の内容は
プログラム記憶部ＰＭには書き込んでないものとする。
始動に当り、各部は初期リセットされ、同時にフリツプ
フロツプ回路ＦＦもリセットするようにする。フリップ
フロツプ回路ＦＦがリセットされていることから、ゲー
ト回路Ｇはゲートを開く。プログラムカウンタＰＣは到
来するクロックパルスを計数し、その計数内容によりプ
ログラム記憶部ＰＭの各番地を初期番地か別項次循環的
に走査指定し、シーケンスプログラムＡ，Ｂ，Ｃを繰り
返して読み出す。演算処理部ＡＬＵは読み出されたプロ
グラムに応じて、入、出力部ＩＮ，ＯＵＴから外部入力
機器あるいは外部出力機器の論理状態を順次取り込んで
これを演算処理し、処理結果を順次出力部ＯＵＴに一時
記憶する。出力部ＯＵＴはこの一時記憶した情報内容に
より、外部出力機器を動作、復帰制御する。このように
して、外部出力機器は外部入力機器の動作状態に応じ、
予め定めたシーケンスプログラムに基づいてシーケンス
制御される。以上は従釆と同様である。ここで、シーケ
ンスプログラムＡ，Ｂ．Ｃのうち、シーケンスプログラ
ムＢが不要な場合には次のようにする。
ここで、シーケンス命令として定義されていない情報を
２つ選出し、その１つを８ビットの“００００００００
１１としこれを第１の内容とし、他の１つを８ビットの
“１１１１１１１ｒとしこれを第２の内容とする。そし
て、プログラム記憶部ＰＭの１０１番地から１４坊爵地
までの間の例えば１４ｑ篤地に第１の内容“０００００
００びを書き込み、２０１番地から２０甥野地までの間
の例えば２０嶺番地に第２の内容“１１１１１１１１”
を書き込む。第１の設定器ＳＭ，には‘‘００００００
００’’をセットし、第２の設定器ＳＭには「１１１１
１１１ｒをセットする。このようにすれば、プログラム
カウンタＰＣがプログラム記憶部ＰＭの初期番地から各
番地を順次走査指定し、１４０番地を指定するとプログ
ラム記憶部ＰＭの出力内容は“０００００００ぴとなる
。そうすると、これは第１の設定器ＳＭ，の内容と一致
することから、第１の一致回路ＣＭ，は一致信号を出力
し、フリツプフロツプ回路ＦＦをセットする。これによ
り、ゲート回路Ｇのゲートが閉じ、以後フリップフロッ
プ回路ＦＦがセットされている間、プログラム記憶部Ｐ
Ｍからの出力は演算処理部ＡＬＵに導入されない。すな
わち、演算処理部ＡＬＵは停止したと同様になる。プロ
グラムカウンタＰＣが更に歩進し、プログラム記憶部Ｐ
Ｍの２０申蟹地を指定したとすると、プログラム記憶部
ＰＭの出力内容は“１１１１１１１１”となる。これは
第２の設定器ＳＭ２の内容と一致することから、第２の
一致回路ＣＭ２は一致信号を出力し、フリップフロップ
回路ＦＦをリセットする。これにより、ゲート回路Ｇの
ゲートが開き、以後フリップフロップ回礎ＦＦがリセ・
ツトされている間、プログラム記憶部ＰＭからの出力は
演算処理部ＡＬＵ‘こ導入され、以後シーケンスプログ
ラムＣが実行される。すなわち、シーケンスプログラム
Ａ，Ｂ，Ｃはプログラム記憶部ＰＭから読み出されるも
のの、実行されるシーケンスプログラムはＡとＣだけと
なり、シーケンスブログラムＢは無効となる。なお、以
上の実施例においては、プログラム記憶部ＰＭの出力を
ゲート回路Ｇを介して演算処理部ＡＬＵに入力するよう
にし、このゲート回路Ｇを監視手段Ｍの出力信号で開閉
制御するようにしているが、これは図中に破線で示すよ
うにプログラムカウンタＰＣの出力をゲート回路Ｇを介
してプログラム記憶部ＰＭに入力するようにし、このゲ
ート回路Ｇを監視手段Ｍの出力信号で開閉制御するよう
にしてもよい。
２つ選出し、その１つを８ビットの“００００００００
１１としこれを第１の内容とし、他の１つを８ビットの
“１１１１１１１ｒとしこれを第２の内容とする。そし
て、プログラム記憶部ＰＭの１０１番地から１４坊爵地
までの間の例えば１４ｑ篤地に第１の内容“０００００
００びを書き込み、２０１番地から２０甥野地までの間
の例えば２０嶺番地に第２の内容“１１１１１１１１”
を書き込む。第１の設定器ＳＭ，には‘‘００００００
００’’をセットし、第２の設定器ＳＭには「１１１１
１１１ｒをセットする。このようにすれば、プログラム
カウンタＰＣがプログラム記憶部ＰＭの初期番地から各
番地を順次走査指定し、１４０番地を指定するとプログ
ラム記憶部ＰＭの出力内容は“０００００００ぴとなる
。そうすると、これは第１の設定器ＳＭ，の内容と一致
することから、第１の一致回路ＣＭ，は一致信号を出力
し、フリツプフロツプ回路ＦＦをセットする。これによ
り、ゲート回路Ｇのゲートが閉じ、以後フリップフロッ
プ回路ＦＦがセットされている間、プログラム記憶部Ｐ
Ｍからの出力は演算処理部ＡＬＵに導入されない。すな
わち、演算処理部ＡＬＵは停止したと同様になる。プロ
グラムカウンタＰＣが更に歩進し、プログラム記憶部Ｐ
Ｍの２０申蟹地を指定したとすると、プログラム記憶部
ＰＭの出力内容は“１１１１１１１１”となる。これは
第２の設定器ＳＭ２の内容と一致することから、第２の
一致回路ＣＭ２は一致信号を出力し、フリップフロップ
回路ＦＦをリセットする。これにより、ゲート回路Ｇの
ゲートが開き、以後フリップフロップ回礎ＦＦがリセ・
ツトされている間、プログラム記憶部ＰＭからの出力は
演算処理部ＡＬＵ‘こ導入され、以後シーケンスプログ
ラムＣが実行される。すなわち、シーケンスプログラム
Ａ，Ｂ，Ｃはプログラム記憶部ＰＭから読み出されるも
のの、実行されるシーケンスプログラムはＡとＣだけと
なり、シーケンスブログラムＢは無効となる。なお、以
上の実施例においては、プログラム記憶部ＰＭの出力を
ゲート回路Ｇを介して演算処理部ＡＬＵに入力するよう
にし、このゲート回路Ｇを監視手段Ｍの出力信号で開閉
制御するようにしているが、これは図中に破線で示すよ
うにプログラムカウンタＰＣの出力をゲート回路Ｇを介
してプログラム記憶部ＰＭに入力するようにし、このゲ
ート回路Ｇを監視手段Ｍの出力信号で開閉制御するよう
にしてもよい。
また、演算処理部ＡＬＵの処理結果の出力をゲート回路
Ｇを介して出力部ＯＵＴに入力し、このゲート回路Ｇを
監視手段Ｍの出力信号で開閉制御するようにしてもよく
、更には、監視手段Ｍの出力で演算処理部ＡＬＵの動作
を停止するようにしてもよい。要するに、監視手段Ｍが
第１の制御信号を出力してから、第２の制御信号を出力
するまでの間、出力部ＯＵＴの記憶内容が変化しないよ
うにすればよい。また、以上の実施例においては、第２
図において、シーケンスプログラムＢを無効とする場合
について説明してが、他のシーケンスプログラムについ
ても同様であり、無効にしたいシーケンスブログラムの
前と後に、それぞれ特別に定めた第１内容と第２の内容
を書き込めばよい。さらに、第１の内容を“０００００
０００’’とし、第２の内容を“１１１１１１１ｒと予
め定めた場合には、監視手段Ｍは更に簡略化できる。す
なわち、プログラム記憶部Ｍの出力が第１の内容“００
００００００１’と一致したことはＮＯＲゲートで判断
でき、第２の内容“１１１１１１１１”と一致したこと
はＡＮＤゲートで判断できる。なお、第１の内容を“１
１１１１１１１”とし、第２の内容を“０００００００
０’’とした場合も略同様である。第３図は本発明の他
の実施例を示したをのであり、プログラムカウンタＰＣ
の出力を監視手段Ｍの入力とした場合について示してあ
る。この場合、プログラムカウンタＰＣの出力はプログ
ラム記憶部ＰＭの番地指定情報であるため、第１、第２
の設定器ＳＭ，，ＳＭ２に設定する第１、第２の内容は
、プログラム記憶部ＰＭの番地となる。すなわち、第２
図において、シーケンスプログラムＢを無効にする場合
には、第１の設定器ＳＭ，に１０１番地から１５の蚤地
の間の任意の番地を設定し、第２の設定器Ｓ池に２０１
番地から２０男爵地の間の任意の番地を設定するもので
ある。このようにすれば、第１の設定器ＳＭ，に設定し
た番地から第２の設定器Ｓ地に設定した番地までのシー
ケンスプログラムが無効となる。このようにすれば、プ
ログラム記憶装層ＰＭに第１、第２の内容を書き込むこ
となく、直接無効にしたい番地を第１、第２の設定器Ｓ
Ｍ，，ＳＭ２に設定すればよく、操作を更に容易化でき
る。以上の説明から明らかなように、本発明はプログラ
ムカウンタの出力内容またはプログラム記憶部の出力内
容を常時監視し、この内容が予め定めた第１の内容とな
り、さらに予め定めた第２の内容となるまで、出力部の
記憶内容を変化しないものであるから、プログラム記憶
部に格納したシーケンスプログラムの１部を任意にかつ
確実に無効にできる。
Ｇを介して出力部ＯＵＴに入力し、このゲート回路Ｇを
監視手段Ｍの出力信号で開閉制御するようにしてもよく
、更には、監視手段Ｍの出力で演算処理部ＡＬＵの動作
を停止するようにしてもよい。要するに、監視手段Ｍが
第１の制御信号を出力してから、第２の制御信号を出力
するまでの間、出力部ＯＵＴの記憶内容が変化しないよ
うにすればよい。また、以上の実施例においては、第２
図において、シーケンスプログラムＢを無効とする場合
について説明してが、他のシーケンスプログラムについ
ても同様であり、無効にしたいシーケンスブログラムの
前と後に、それぞれ特別に定めた第１内容と第２の内容
を書き込めばよい。さらに、第１の内容を“０００００
０００’’とし、第２の内容を“１１１１１１１ｒと予
め定めた場合には、監視手段Ｍは更に簡略化できる。す
なわち、プログラム記憶部Ｍの出力が第１の内容“００
００００００１’と一致したことはＮＯＲゲートで判断
でき、第２の内容“１１１１１１１１”と一致したこと
はＡＮＤゲートで判断できる。なお、第１の内容を“１
１１１１１１１”とし、第２の内容を“０００００００
０’’とした場合も略同様である。第３図は本発明の他
の実施例を示したをのであり、プログラムカウンタＰＣ
の出力を監視手段Ｍの入力とした場合について示してあ
る。この場合、プログラムカウンタＰＣの出力はプログ
ラム記憶部ＰＭの番地指定情報であるため、第１、第２
の設定器ＳＭ，，ＳＭ２に設定する第１、第２の内容は
、プログラム記憶部ＰＭの番地となる。すなわち、第２
図において、シーケンスプログラムＢを無効にする場合
には、第１の設定器ＳＭ，に１０１番地から１５の蚤地
の間の任意の番地を設定し、第２の設定器Ｓ池に２０１
番地から２０男爵地の間の任意の番地を設定するもので
ある。このようにすれば、第１の設定器ＳＭ，に設定し
た番地から第２の設定器Ｓ地に設定した番地までのシー
ケンスプログラムが無効となる。このようにすれば、プ
ログラム記憶装層ＰＭに第１、第２の内容を書き込むこ
となく、直接無効にしたい番地を第１、第２の設定器Ｓ
Ｍ，，ＳＭ２に設定すればよく、操作を更に容易化でき
る。以上の説明から明らかなように、本発明はプログラ
ムカウンタの出力内容またはプログラム記憶部の出力内
容を常時監視し、この内容が予め定めた第１の内容とな
り、さらに予め定めた第２の内容となるまで、出力部の
記憶内容を変化しないものであるから、プログラム記憶
部に格納したシーケンスプログラムの１部を任意にかつ
確実に無効にできる。
したがって、予め必要とされる全シーケンスプログラム
をプログラム記憶部に格納し、そのシーケンスプログラ
ムの必要なもののみを実行することができるので、不必
要な１部のシーケンスプログラムを消去し、必要に応じ
てこのシーケンスプログラムを再度書き込むといった従
来袋燈の不都合を解消でき、実用上きわめて有効なもの
である。また、プログラムカウンタの出力内容、または
プログラム記憶装置の出力内容を監視することによって
行なっているため、構成簡単で安価にでき、操作もきわ
めて簡単なものである。
をプログラム記憶部に格納し、そのシーケンスプログラ
ムの必要なもののみを実行することができるので、不必
要な１部のシーケンスプログラムを消去し、必要に応じ
てこのシーケンスプログラムを再度書き込むといった従
来袋燈の不都合を解消でき、実用上きわめて有効なもの
である。また、プログラムカウンタの出力内容、または
プログラム記憶装置の出力内容を監視することによって
行なっているため、構成簡単で安価にでき、操作もきわ
めて簡単なものである。
第１図は本発明の一実施例を示すブロック線図、第２図
は第１図の動作を説明するための説明図、第３図は本発
明の他の実施例を示すブロック線図である。 ＰＣ……プログラムカウンタ、ＰＭ……プログラム記憶
部、ＡＬＵ・・・・・・演算処理部、Ｍ・・・・・・監
視手段、ＩＮ・・・・・・入力部、ＯＵＴ・・・・・・
出力部。 オ′図オ２図 汁３図
は第１図の動作を説明するための説明図、第３図は本発
明の他の実施例を示すブロック線図である。 ＰＣ……プログラムカウンタ、ＰＭ……プログラム記憶
部、ＡＬＵ・・・・・・演算処理部、Ｍ・・・・・・監
視手段、ＩＮ・・・・・・入力部、ＯＵＴ・・・・・・
出力部。 オ′図オ２図 汁３図
Claims (1)
- １ シーケンスプログラムをプログラム記憶部に格納し
、プログラムカウンタで前記プログラム記憶部の各番地
を順次循環的に走査指定してシーケンスプログラムを繰
り返して読み出し、読み出したシーケンスプログラムを
演算処理部で順次処理するようにしたシーケンス制御装
置において、前記プログラムカウンタの出力内容、また
は前記プログラム記憶部の出力内容の予め定せた第１の
出力内容を予め設定する第１の設定器と、前記プログラ
ムカウンタの出力内容、または前記プログラム記憶部の
出力内容の予め定めた第２の出力内容を予め設定する第
２の設定器と、前記プログラムカウンタの出力内容、ま
たは前記プログラム記憶部の出力内容と前記第１の設定
器の設定内容とを常時比較し、これらの内容が一致する
ことによって第１の制御信号を出力する第１の一致回路
と、前記プログラムカウンタの出力内容、または前記プ
ログラム記憶部の出力内容と前記第２の設定器の設定内
容とを常時比較し、これらの内容が一致することによっ
て第２の制御信号を出力する第２の一致回路と、前記第
１の制御信号の発生から前記第２の制御信号の発生まで
の間、出力部の記憶内容を保持する出力保持手段とを具
備してなるシーケンス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7742978A JPS603207B2 (ja) | 1978-06-28 | 1978-06-28 | シ−ケンス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7742978A JPS603207B2 (ja) | 1978-06-28 | 1978-06-28 | シ−ケンス制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS554637A JPS554637A (en) | 1980-01-14 |
| JPS603207B2 true JPS603207B2 (ja) | 1985-01-26 |
Family
ID=13633741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7742978A Expired JPS603207B2 (ja) | 1978-06-28 | 1978-06-28 | シ−ケンス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603207B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5714906A (en) * | 1980-06-30 | 1982-01-26 | Iwatsu Electric Co Ltd | Control circuit of program control machinery |
-
1978
- 1978-06-28 JP JP7742978A patent/JPS603207B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS554637A (en) | 1980-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5809544A (en) | Microcontroller which limits access to internal memory | |
| US6035385A (en) | Circuit for loading a memory rules for a fuzzy logic microprocessor upon start-up of the circuit | |
| KR920704476A (ko) | 소프트 논리 암호화 회로 | |
| JPS603207B2 (ja) | シ−ケンス制御装置 | |
| DE3279057D1 (en) | Programmable logic controller | |
| JPS6019538B2 (ja) | プログラム書込み方式 | |
| JPS621237B2 (ja) | ||
| JPH035602B2 (ja) | ||
| JPS6235076B2 (ja) | ||
| JPS6115464B2 (ja) | ||
| JPH0618680A (ja) | 時計装置 | |
| JPS6289109A (ja) | プログラマブル・コントロ−ラ | |
| JPS6118771B2 (ja) | ||
| JPH0720769Y2 (ja) | プログラム機能を備えた小型電子式計算機 | |
| JPH0756886A (ja) | ペトリネットに基づく並列制御システム | |
| SU1208536A1 (ru) | Программируемый контроллер | |
| JPS6349770Y2 (ja) | ||
| SU1387002A1 (ru) | Устройство дл формировани адреса начальной установки | |
| KR920004728B1 (ko) | 스텝콘트롤명령의 고속처리 시스템 | |
| JPS6167107A (ja) | シ−ケンスコントロ−ラ | |
| JPH01288905A (ja) | シーケンス制御装置 | |
| JPH04127231A (ja) | ファームウェア装置 | |
| JPS5819910A (ja) | プログラマブル・コントロ−ラのモニタ表示方式 | |
| JPS5846442A (ja) | プログラマブル・コントロ−ラ | |
| JPS5824808B2 (ja) | マイクロプログラム制御デ−タ処理装置の初期起動処理方式 |