JPS60232720A - 電子式プリセツトカウンタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 本発明は計数値に応じて種々の制御を行う電子式プリセ
ットカウンタに関し、特にタイムシーケンス動作を実現
するための電子式プリセットカウンタに関するものであ
る。

従来技術とその問題点 位置制御等に用いられる電子式プリセットカウンタにお
いては、複数の設定された計数値とその計数値の夫々に
対応した出力の指定が対になってあらかじめプログラム
されており、そのプログラムに従って種々の加工が行わ
れる。第４図はこのような従来の電子式プリセットカウ
ンタの一例を示す図であって、計数入力のパルス数を計
数手段１によって計数し、その計数値を記憶手段２にあ
らかじめ設定されている設定値と比較手段３によって比
較し、それらが一致している場合には出力回路４を介し
ていずれがの出力手段５，６に対して定められている出
力モードに応じた出力を与えるように構成されている。

ここで出力モードとしては、出力を出すセント出力、出
力をオフとするリセット出力、計数値と比較績が一致し
ている間だけ出力を出す一致出力、所定の時間中出力を
出すワンショット出力や所定の時間後出力を出すオンデ
ィレー出力、所定時間後オフとするオフディレー出力等
が知られている。そしてあらかじめ記憶されているこの
ようなプログラムに従って順次処理が成されている。

しかしながらこのような従来の電子式プリセットカウン
タによれば、このような出力モードで出力手段５．６を
所定のタイミングで動作させようとすれば制御機能が大
幅に制約されることとなる。

例えば出力手段５を２秒間動作させた後出力手段６を１
秒間動作させ、再び出力手段５を２秒間動作させるとい
ったシーケンシャルな動作を実現する場合、この電子式
プリセットカウンタ以外にタイマを用いてシテスムを構
成する必要があり、システムが複雑になると共に保守も
困難になるという問題点がある。更に比較設定値の値に
よって一致した後のタイムシーケンスを異ならせるよう
なシステムにすれば、システムの構成が極めて複雑にな
るという問題点があった。

発明の目的 本発明はこのような従来の電子式プリセットカウンタの
問題点に鑑みてなされたものであって、外部から得られ
る計数入力信号と内部のタイマ回路とを選択可能に構成
し、それらを選択してタイムシーケンスを構成すること
ができる電子式プリセットカウンタを提供することを目
的としている。

発明の構成と効果 本発明は計数値に応じて種々の制御を行う電子式プリセ
ットカウンタであって、制御対象から与えられる計数入
力を計数する数値計数手段と、所定時間毎に与えられる
信号を計数する時間計数手段と、計数設定値５該出力設
定に対応した出力状態及び数値計数手段と時間計数手段
のいずれかを選択する選択データを夫々有する複数のス
テップを記憶する記憶手段と、選択データに従って数値
計数手段と時間計数手段を選択する計数値選択手段と、
読出されたステップの計数設定値といずれかの計数手段
の計数値を比較する比較手段と、記憶手段のステップを
順次読出し、該ステップの選択データを計数値選択手段
に与えると共に該ステップの計数設定値を比較手段に与
える制御手段と、を具備し、比較出力に基づいて制御対
象への制御操作を行うことを特徴とするものである。

このような特徴を有する本発明によれば、従来からの数
値計数手段に加えて所定時間毎に与えられる信号に基づ
いて時間を計数する時間計数手段を有しており、文人々
のプログラムのステップはこれらの計数手段を選択する
選択データを有している。従ってタイムシーケンスが必
要な場合にはプログラムにより時間計数手段を選択すれ
ば電子式プリセットカウンタをそのまま用いてタイムシ
ーケンスが実行できる。それ故別途タイマを用いてシス
テムを構成する必要がな（、システムが簡略化されると
共にプログラムが容易となり、計数制御とタイマー制御
を組合わせた複雑な制御システムを容易に実現すること
が可能である。

実施例の説明 第１図は本発明よる電子式プリセットカウンタの一実施
例の構成を示すブロック図である。本図において計数入
力部１０には制御対象の移動を検知するロータリーエン
コーダ等から計数入力が与えられる。計数入力部１０は
計数入力の電圧レベルを電子式プリセットカウンタの論
理電圧レベルに変換するものであって、その出力を数値
計数手段１１に与える。数値計数手段１１はこの入力を
計数するものであって、計数出力を計数値選択手段１２
に与える。一方時間計数手段１３は制御回路１４から所
定時間毎に与えられるクロック信号に基づいて時間を計
数するもので、その出力を計数値選択手段１２に与える
。計数値選択手段１２は制御回路１４からの選択に基づ
いてこれらの計数値のいずれかを選択して比較手段１５
に与える。

比較手段１５は制御回路１４から与えられる比較設定値
を記憶する比較レジスタ１Ｇの値と計数値選択手段１２
から与えられる選択された計数値を比較するものであっ
て、一致出力が得られれば制御回路１４に一致出力を与
えると共に出力回路１７を介して制御出力を外部に出力
する。制御回路１４は中央演算装置（以下ＣＰＵという
）を有しており、入力手段としてユーザがプログラムを
書込むプログラム入力部１８が接続されている。又制御
回路１４にはその演算処理手順を記憶するリードオンリ
メモリ　（以下ＲＯＭという）と、ユーザプログラム等
を一時記憶するランダムアクセスよってバックアップさ
れている。そして制御手段１４は後述するようにユーザ
プログラムで設定された計数値に達したときに所定の出
力を出すものであって、その出力は表示回路２０に与え
られる。

第２図は記憶手段１９のＲＡＭの記憶内容を示すメモリ
マツプである。ＲＡＭには第２図（ａ）に示すようにス
テップトステツプＮまでのプログラムを記憶したユーザ
プログラム領域の他に、現在実行中のステップ番号を示
すステップカウンタ領域、そのステップに書かれている
設定値を記憶する比較レジスタ領域、及び計数入力部１
０から与えられる入力に応じてインクリメントされ入カ
バルス数を計数する入力レジスタ領域が設けられる。

ユーザプログラムの各ステップは第２図（ｂｌに詳細に
示すようにステップ番号を記憶する領域と、出力操作を
するための計数値を設定する設定値領域及び出力モード
と制御命令の領域が含まれる。出力モードは例えばセッ
ト出力、リセント出力、一致出力やワンショット出力等
の出力形態を指定するモードを記憶する領域であり、制
御命令としてはプログラムの終了を指定するエンドフラ
グや時間計数手段及び数値計数手段のいずれを選択する
かを記憶する選択フラグの領域が定められている。

第３図は本実施例における電子式プリセットカウンタの
動作を示すフローチャートである。このフローチャート
において引出線を用いて示す番号は制御回路１４の動作
ステップである。本図においてまずステップ２０におい
て記憶手段１９のステ７プカウンタを１とする。そして
ステップ２１に進んで最初のステップの命令情報を読出
し、ステップ２２においてそのステップの設定値を比較
レジスタ１６にセントする。そしてステップ２３に進ん
でそのステップでの制御命令の選択フラグが数値計数手
段１１と時間計数手段１３のいずれが選択されているか
を判別する。時間計数手段１３が選択されている場合に
は、計数値選択手段１２を介して時間計数手段１３を動
作状態とすると共にステップ２５において制御回路１４
からの所定クロックに応じて計数値を更新し、比較レジ
スタの値と一致するかどうかをチェックする（ステップ
２６）。

これが一致しなければステップ２３に戻って同様の処理
を繰り返す。一方ステップ２３０制御命令の判別により
数値計数手段１１が選択されている場合には、ステップ
２７に進んで時間計数手段１３の計数値をクリアし、ス
テップ２Ｂにおいて数値計数手段１１を選択する。数値
計数手段１１は針数人力部１０からの計数入力によって
パルス数を計数しており、その計数値が比較レジスタ１
６の設定値と一致するかどうかをチェックし、一致しな
ければ再びステップ２３に戻って同様の処理を繰り返す
。

こうすれば時間計数手段１３と数値計数手段１１″のい
ずれかを選択することが可能となる。そしてステップ２
６においてその比較値が一致する場合にはステップ２９
に進んでそのステップの出力モードに従って出力回路１
７を介して制御出力を外部に与える。そしてステップ３
０に進んでそのステップの制御命令にエンドフラグが立
っているかどうかをチェックする。このフラグが立って
いなければステップ３１に進んでステップカウンタをイ
ンクリメントした後、ステップ２２に戻って同様の処理
を繰り返す。又そのステップにエンドフラグが立ってい
る場合には動作を終了する。

このように記憶手段のユーザプログラムに東計数手段を
選択する選択フラグを立てておくだけで容易にタイムシ
ーケンスを実現することが可能となり、計数入力とタイ
ムシーケンスとを混在させた複雑なシステムを構成する
ことが可能である。

【図面の簡単な説明】

第１図は本発明による電子式プリセソトヵウン夕の一実
施例を示す機能ブロック図、第２図（ａ）は記憶手段の
記憶内容を示す図、第２図中）はその各ステップの内容
を示すメモリマツプ、第３図はその動作を示すフローチ
ャート、第４図は従来の電子式プリセットカウンタの一
例を示すブロック図である。 １０−・・−計数入力部　１１−−−−−一数値計数手
段１２−・−計数値選択手段　１３−−−−−−・時間
計数１段　１４−・−・−・制御回路　１５−・・−・
−比較手段１６・−・−比較レジスタ　１７−−−−−
・・出力回路ｉｓ−・−プログラム入力部　１９−−−
−−一・記憶手段特許出願人　立石電機株式会社 代理人　弁理士　岡本宜喜（他１名） 第１図 第２図（ａ） 第２図（ｂ） 第３図

Claims (1)

【特許請求の範囲】
1. （１）制御対象から与えられる計数入力を計数する数値
   計数手段と、 所定時間毎に与えられる信号を計数する時間計数手段と
   、 計数設定値、該出力設定に対応した出力状態及び前記数
   値計数手段と前記時間計数手段のいずれかを選択する選
   択データを夫々有する複数のステップを記憶する記憶手
   段と、 選択データに従って前記数値計数手段と時間計数手段を
   選択する計数値選択手段と、 前記読出されたステップの計数設定値といずれかの計数
   手段の計数値を比較する比較手段と、前記記憶手段のス
   テップを順次読出し、該ステップの選択データを前記計
   数値選択手段に与えると共に該ステップの計数設定値を
   前記比較手段に与える制御手段と、を具備し、前記比較
   出力に基づいて制御対象への制御操作を行うことを特徴
   とする電子式プリセットカウンタ。