JPS60223183A - 半導体レ−ザ装置およびその製造法 - Google Patents
半導体レ−ザ装置およびその製造法Info
- Publication number
- JPS60223183A JPS60223183A JP7886684A JP7886684A JPS60223183A JP S60223183 A JPS60223183 A JP S60223183A JP 7886684 A JP7886684 A JP 7886684A JP 7886684 A JP7886684 A JP 7886684A JP S60223183 A JPS60223183 A JP S60223183A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- semiconductor substrate
- layer
- current blocking
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
- H01S5/2063—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by particle bombardment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、低しきい値電流化ならびに製造法の簡単化を
計るために、イオン注入工程 せた高抵抗電流−止層を有する半導体・−ザ装置および
その製造法に関する。
計るために、イオン注入工程 せた高抵抗電流−止層を有する半導体・−ザ装置および
その製造法に関する。
従来例の構成とその問題点
この種の半導体レーザ装置の構成の従来例（８４Ａｐｐ
ｌ、Ｐｈｙｓ、Ｌｅｔｔ、４４，２９０−２９２）を第
１図に示す。図において、高抵抗電流阻止層１は半導体
基板２０表面付近、深さ０．４μｍ程度の厚さしか存在
していない。
ｌ、Ｐｈｙｓ、Ｌｅｔｔ、４４，２９０−２９２）を第
１図に示す。図において、高抵抗電流阻止層１は半導体
基板２０表面付近、深さ０．４μｍ程度の厚さしか存在
していない。
また、第１図に示した従来例の製造方法は、第２図に示
しであるように、まず初めに、半導体基板２にイオン注
入法により不純物イオン３（この場合、ｎ型ＩｎＰ基板
に対してＦｅイオン）を注入して０．４μｍ程度の深さ
を持つイオン注入層４を形成（ａ）シ、上記イオン注入
層４および半導体基板２にエツチングにより、幅、深さ
ともに数μｍ程度の溝５を形成（ｂ）、アニールによシ
上記イオン注入層４の高抵抗化ならびに結晶性回復を計
シ、高抵抗電流阻止層１を形成した後、液相エピタキシ
ャル成長法を用いて、順次、クラッド層６．活性層７．
クラッド層８．キャップ層９を成長させる（Ｃ）。なお
９，１ｏは電極層である。
しであるように、まず初めに、半導体基板２にイオン注
入法により不純物イオン３（この場合、ｎ型ＩｎＰ基板
に対してＦｅイオン）を注入して０．４μｍ程度の深さ
を持つイオン注入層４を形成（ａ）シ、上記イオン注入
層４および半導体基板２にエツチングにより、幅、深さ
ともに数μｍ程度の溝５を形成（ｂ）、アニールによシ
上記イオン注入層４の高抵抗化ならびに結晶性回復を計
シ、高抵抗電流阻止層１を形成した後、液相エピタキシ
ャル成長法を用いて、順次、クラッド層６．活性層７．
クラッド層８．キャップ層９を成長させる（Ｃ）。なお
９，１ｏは電極層である。
しかし、イオン注入法では高抵抗電流阻止層１の厚さを
それ程大きく取れない（上述従来例の場合、厚さ０．４
μｍ）ことがら、最も良く電流阻止を行い効率良く活性
層に電流を注入するために、活性層の位置を高抵抗電流
阻止層１で挾まれた領域に持って行くということが難し
く１、このことが、漏れ電流の増加によるしきい値電流
の増大、また、製造した半導体レーザ装置間の特性のば
らつきを招くことになる。さらに、イオン注入後、エツ
チングを行っていることがら、イオン注入層４および半
導体基板２という異なる２種類の物質を対称にエツチン
グを行わなければならず、１種類の物質をエツチングす
る場合に比べ、エツチング継やエツチング方法におの、
ずからその制約を受けることになる。
それ程大きく取れない（上述従来例の場合、厚さ０．４
μｍ）ことがら、最も良く電流阻止を行い効率良く活性
層に電流を注入するために、活性層の位置を高抵抗電流
阻止層１で挾まれた領域に持って行くということが難し
く１、このことが、漏れ電流の増加によるしきい値電流
の増大、また、製造した半導体レーザ装置間の特性のば
らつきを招くことになる。さらに、イオン注入後、エツ
チングを行っていることがら、イオン注入層４および半
導体基板２という異なる２種類の物質を対称にエツチン
グを行わなければならず、１種類の物質をエツチングす
る場合に比べ、エツチング継やエツチング方法におの、
ずからその制約を受けることになる。
発明の目的
上記問題点を解決するためには、活性層の位置の制御を
容易にし、また、異なる２種類の物質のエツチングを排
除しなければならないという、技術的課題が生じること
になシ、本発明は、これらの課題を同時に達成すべく行
われたものである。
容易にし、また、異なる２種類の物質のエツチングを排
除しなければならないという、技術的課題が生じること
になシ、本発明は、これらの課題を同時に達成すべく行
われたものである。
発明の構成
本発明は、イオン注入層を形成する前に半導体基板をエ
ツチングすることによシ、異なる２種類の物質のエツチ
ングを排除し、エツチングに起因する制約を取り除くこ
とを計シ、また、エツチング後、半導体基板の表面に対
して斜め方向からのイオン注入を２回行い、その後のア
ニールによってイオン注入層を高抵抗電流阻止層にして
やり、半導体基板の表面のみならず、溝の側面にも高抵
抗電流阻止層を形成させることによって、活性層位置の
制御を容易にし、低しきい値電流化および製造した半導
体レーザ装置間の特性のばらつきの減少を計ったもので
ある。
ツチングすることによシ、異なる２種類の物質のエツチ
ングを排除し、エツチングに起因する制約を取り除くこ
とを計シ、また、エツチング後、半導体基板の表面に対
して斜め方向からのイオン注入を２回行い、その後のア
ニールによってイオン注入層を高抵抗電流阻止層にして
やり、半導体基板の表面のみならず、溝の側面にも高抵
抗電流阻止層を形成させることによって、活性層位置の
制御を容易にし、低しきい値電流化および製造した半導
体レーザ装置間の特性のばらつきの減少を計ったもので
ある。
実施例の説明
本発明の半導体レーザ装置の構成およびその製造方法の
実施例を、それぞれ、第３図および第４図に示す。説明
を容易にするために、従来例と共通の構成要素の番号は
第１図ならびに第２図と同じにしである。
実施例を、それぞれ、第３図および第４図に示す。説明
を容易にするために、従来例と共通の構成要素の番号は
第１図ならびに第２図と同じにしである。
第１図の従来例と比べ、第３図においては溝５側面にも
高抵抗電流阻止層１′が存在することがら、活性層７の
位置の制御が容易になり、さらに、活性層７を完全に独
立した幅を保ちつつ、完全に溝６の中に埋込まれている
ことから、漏れ電流をなくすことが出来る等の利点を有
し、低しきい値電流かつ製造した半導体レーザ装置間の
ばらつきの少い半導体レーザ装置を提供することが出来
る。
高抵抗電流阻止層１′が存在することがら、活性層７の
位置の制御が容易になり、さらに、活性層７を完全に独
立した幅を保ちつつ、完全に溝６の中に埋込まれている
ことから、漏れ電流をなくすことが出来る等の利点を有
し、低しきい値電流かつ製造した半導体レーザ装置間の
ばらつきの少い半導体レーザ装置を提供することが出来
る。
次に、製造方法の実施例について説明する。第４図に示
したように、まず初めに、半導体基板２として表面が（
ｏｏｌ）面であるようなｎ型ＩｎＰ基板を用い、前記半
導体基板２０表面上にＳ ｉ ０２薄膜１１を堆積、フ
ォトリングラフィ法にょシ、＜１１０＞方向に添ってス
トライプ状の窓１２を形成（ａ）シ、ＨＣβ：Ｈ３Ｐ０
４＝１＝１の溶液を用いてエツチングを行い、幅３．５
μｍ、深さ４μｍ程度のほぼ垂直な断面形状を有する溝
５を形成し、その後、Ｓ ｚ Ｏ２薄膜１１を除去する
（ｂ）。
したように、まず初めに、半導体基板２として表面が（
ｏｏｌ）面であるようなｎ型ＩｎＰ基板を用い、前記半
導体基板２０表面上にＳ ｉ ０２薄膜１１を堆積、フ
ォトリングラフィ法にょシ、＜１１０＞方向に添ってス
トライプ状の窓１２を形成（ａ）シ、ＨＣβ：Ｈ３Ｐ０
４＝１＝１の溶液を用いてエツチングを行い、幅３．５
μｍ、深さ４μｍ程度のほぼ垂直な断面形状を有する溝
５を形成し、その後、Ｓ ｚ Ｏ２薄膜１１を除去する
（ｂ）。
次に、半導体基板２を、＜１１０＞方向に垂直な面内方
向に添って、水平方向から４１度程度回転させ、傾けた
状態において、鉛直方向から不純物イオン３としてＦｅ
イオンを用いてイオン注入を行う（Ｃ）。このときのイ
オン注入条件は、ドーズ量Ｉ Ｘ １０”Ｃｍ−２、加
速エネルギー３００ ＫｅＶ 。
向に添って、水平方向から４１度程度回転させ、傾けた
状態において、鉛直方向から不純物イオン３としてＦｅ
イオンを用いてイオン注入を行う（Ｃ）。このときのイ
オン注入条件は、ドーズ量Ｉ Ｘ １０”Ｃｍ−２、加
速エネルギー３００ ＫｅＶ 。
半導体基板２の温度２００度である。このようなイオン
注入によれば、第４図（Ｃ）から分かるように、溝５の
右側の半導体基板２の表面が溝５中に注入されようとす
る不純物イオン３に対して影を作る役割を果たすことに
なり、結果として、不純物イオン３は、半導体基板２０
表面および溝５の左側の側面にのみ注入されるようにな
る。
注入によれば、第４図（Ｃ）から分かるように、溝５の
右側の半導体基板２の表面が溝５中に注入されようとす
る不純物イオン３に対して影を作る役割を果たすことに
なり、結果として、不純物イオン３は、半導体基板２０
表面および溝５の左側の側面にのみ注入されるようにな
る。
そして、今度は、半導体基板２を上述の場合と逆の方向
に添って、水平方向から同じ角度だけ回転させ、上述の
同じような方法でイオン注入を行う（ｄ）。
に添って、水平方向から同じ角度だけ回転させ、上述の
同じような方法でイオン注入を行う（ｄ）。
このような２回のイオン注入を行うことによって、従来
例におけるイオン注入層４に加え、溝５の側面にもイオ
ン注入層１３を形成することが出来る。
例におけるイオン注入層４に加え、溝５の側面にもイオ
ン注入層１３を形成することが出来る。
この後、アニールにより上記イオン注入層４および１３
の高抵抗化ならびに結晶性回復を計り、高抵抗電流阻止
層１および１０を形成した。このときのアニール条件は
、７２０度、１５分である。
の高抵抗化ならびに結晶性回復を計り、高抵抗電流阻止
層１および１０を形成した。このときのアニール条件は
、７２０度、１５分である。
そして、液相エピタキシャル成長法を用いて、順次、ク
ラッド層６．活性層７．クラッド層８．キャップ層９を
成長させる（＝）。
ラッド層６．活性層７．クラッド層８．キャップ層９を
成長させる（＝）。
以上述べて来たような製造方法によって、半導体基板２
の溝５の側面にも高抵抗電流阻止層１０を有し、第３図
の説明のときに述べたような優れた特性を有する半導体
レーザを提供することが出来る。
の溝５の側面にも高抵抗電流阻止層１０を有し、第３図
の説明のときに述べたような優れた特性を有する半導体
レーザを提供することが出来る。
さらに、従来例に比べ、異なる２種類の物質のエツチン
グを排除し、エツチングに起因する制約を取り除いてい
ることから、より簡単な製造方法であると言える。本発
明では、従来例に比ベイオン注入工程が基本的に１回多
いとも受け取れるが、これは、単に半導体基板の傾は方
を左右対称に２回に分けて、後は全く同じ条件でイオン
注入を行っているものであり、従来例の基本的には１回
のイオン注入工程を有する製造方法に比べ、この点にお
ける本発明の製造方法は何ら複雑さを増加させるもので
はない。
グを排除し、エツチングに起因する制約を取り除いてい
ることから、より簡単な製造方法であると言える。本発
明では、従来例に比ベイオン注入工程が基本的に１回多
いとも受け取れるが、これは、単に半導体基板の傾は方
を左右対称に２回に分けて、後は全く同じ条件でイオン
注入を行っているものであり、従来例の基本的には１回
のイオン注入工程を有する製造方法に比べ、この点にお
ける本発明の製造方法は何ら複雑さを増加させるもので
はない。
本実施例においては、半導体基板２０回転角を４１度と
したが、この回転角を任意に取ることによって、電流狭
窄の幅を任意に制御することが出来るという利点をも有
する。
したが、この回転角を任意に取ることによって、電流狭
窄の幅を任意に制御することが出来るという利点をも有
する。
また、従来例との対比のもとで述べるために、半導体基
板２の溝５の幅を３．５μｍとしたが、この幅は、本発
明を実施するに当り何ら制限を与えるものではなく、よ
シ幅の狭い溝に対しても適用出来るものである。
板２の溝５の幅を３．５μｍとしたが、この幅は、本発
明を実施するに当り何ら制限を与えるものではなく、よ
シ幅の狭い溝に対しても適用出来るものである。
発明の効果
本発明は、半導体基板の表面のみならず、溝の側面にも
高抵抗電流阻止層を形成させることにより、従来例に比
べ、活性層の位置の制御が容易になる。また、漏れ電流
をなくすことが出来、よシ低しきい値電流かつ製造した
半導体レーザ装置間のばらつきの少い半導体レーザ装置
を提供することが出来る。さらに、異なる２種類の物質
のエツチングを排除することによって、よυ簡単な製造
法を与えることが出来る、等といっだ、具体的効果を与
えるものである。
高抵抗電流阻止層を形成させることにより、従来例に比
べ、活性層の位置の制御が容易になる。また、漏れ電流
をなくすことが出来、よシ低しきい値電流かつ製造した
半導体レーザ装置間のばらつきの少い半導体レーザ装置
を提供することが出来る。さらに、異なる２種類の物質
のエツチングを排除することによって、よυ簡単な製造
法を与えることが出来る、等といっだ、具体的効果を与
えるものである。
第１図は従来例としての半導体レーザ装置の構成を示す
斜視図、第２図（ａ）〜（ｃ）は従来例としての半導体
レーザ装置の製造過程を示す図、第３図は本発明の一実
施例としての半導体レーザ装置の構成を示す斜視図、第
４図（−）〜（ｅ）は本発明の一実施例としての半導体
レーザ装置の製造過程を示した図で７５３゜ １．１′・・・・・・高抵抗電流阻止層、２・・団・半
導体基板、３・・パ・不純物イオン、４，１３・・・・
・・イオン注入層、５・・・・・・溝、６，８・旧・・
クラッド層、７・・・・・・活性層、９・・・・・・キ
ャップ層、１１・・・・・・Ｓ ｚ Ｏ２薄膜、１２・
・・・・・窓。 代理人の氏名 弁理士 中 尾 敏 男 １１か１名第
１図 第２図 第３図 ｎ 図 （”） Ｃｂ） （Ｑン （Ｄ） （ε）
斜視図、第２図（ａ）〜（ｃ）は従来例としての半導体
レーザ装置の製造過程を示す図、第３図は本発明の一実
施例としての半導体レーザ装置の構成を示す斜視図、第
４図（−）〜（ｅ）は本発明の一実施例としての半導体
レーザ装置の製造過程を示した図で７５３゜ １．１′・・・・・・高抵抗電流阻止層、２・・団・半
導体基板、３・・パ・不純物イオン、４，１３・・・・
・・イオン注入層、５・・・・・・溝、６，８・旧・・
クラッド層、７・・・・・・活性層、９・・・・・・キ
ャップ層、１１・・・・・・Ｓ ｚ Ｏ２薄膜、１２・
・・・・・窓。 代理人の氏名 弁理士 中 尾 敏 男 １１か１名第
１図 第２図 第３図 ｎ 図 （”） Ｃｂ） （Ｑン （Ｄ） （ε）
Claims (3)
- （１）半導体基板あるいはエピタキシャル層にエツチン
グにより幅、深さともに数μｍのストライプ状の溝を形
成し、前記半導体基板表面あるいはエピタキシャル層表
面のみならず、前記溝側面にも高抵抗電流阻止層を設け
、前記溝中に活性層を設けたことを特徴とする半導体レ
ーザ装置。 - （２）半導体基板表面あるいはエピタキシャル層表面に
形成された高抵抗電流阻止層が、溝側面に形成された高
抵抗電流阻止層に連続的につながり、かつ、前記溝側面
に形成された高抵抗電流阻止層が、少なくとも、活性層
の存在する位置より下側にまで広がっていとことを特徴
とする特許請求の範囲第１項記載の半導体レーザ装置。 - （３）半導体基板あるいはエピタキシャル層にエツチン
グによυ幅、深さともに数μｍのストライプ状の溝を形
成した後、前記ストライプ方向に垂直な面内方向に添っ
て、前記半導体基板あるいはエピタキシャル層を水平方
向から数度あるいは数十度回転させるとともに傾けた状
態において、鉛直方向からのイオン注入を行う工程と、
前記回転方向と反対の方向に同じ角度だけ回転させ、傾
けた状態において、前記と同様のイオン注入を行う行程
の少なくとも２回のイオン注入工程を備え、これら、イ
オン注入工程の後に、アニールによシイオン注入層を高
抵抗電流阻止層たらしめる工程、ならびに、前記溝中に
クラッド層、活性層、クラッド層を順次成長させる工程
を備え、前記半導体基板表面あるいはエピタキシャル層
表面のみならず、活性層両側の前記溝側面においても高
抵抗、電流阻止層を形成させることを特徴とする、半導
体レーザ装置の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7886684A JPS60223183A (ja) | 1984-04-19 | 1984-04-19 | 半導体レ−ザ装置およびその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7886684A JPS60223183A (ja) | 1984-04-19 | 1984-04-19 | 半導体レ−ザ装置およびその製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60223183A true JPS60223183A (ja) | 1985-11-07 |
Family
ID=13673742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7886684A Pending JPS60223183A (ja) | 1984-04-19 | 1984-04-19 | 半導体レ−ザ装置およびその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60223183A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58118184A (ja) * | 1982-01-06 | 1983-07-14 | Nec Corp | 埋め込みヘテロ構造半導体レ−ザ |
-
1984
- 1984-04-19 JP JP7886684A patent/JPS60223183A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58118184A (ja) * | 1982-01-06 | 1983-07-14 | Nec Corp | 埋め込みヘテロ構造半導体レ−ザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577330B2 (ja) | 両面ゲ−ト静電誘導サイリスタの製造方法 | |
| JP3172451B2 (ja) | イオン注入方法 | |
| DE2626739A1 (de) | Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen | |
| JP2000349356A (ja) | 超伝導−通常−超伝導ジョセフソン接合中に通常層を作製するためのイオン注入の使用 | |
| JPS6388839A (ja) | 埋没導電層を有する誘電的に分離されたデバイスの製造方法 | |
| JPS60223183A (ja) | 半導体レ−ザ装置およびその製造法 | |
| JPH03101169A (ja) | 半導体デバイス作製方法 | |
| JPS637033B2 (ja) | ||
| JPH0412629B2 (ja) | ||
| JPS63133562A (ja) | 溝形キヤパシタの製造方法 | |
| JPH04291768A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPH04343479A (ja) | 可変容量ダイオード | |
| JP3203878B2 (ja) | 量子井戸構造体およびその製造方法 | |
| JP2024068391A (ja) | 半導体装置の製造方法 | |
| JPS58122769A (ja) | 半導体装置の製造方法 | |
| JPH024137B2 (ja) | ||
| JPH01265585A (ja) | 半導体レーザの製造方法 | |
| JPS62221146A (ja) | 半導体装置 | |
| JPH05315281A (ja) | 半導体装置の製造方法 | |
| JPS60202943A (ja) | 絶縁膜の形成方法 | |
| JPS6221264A (ja) | 半導体装置の製造方法 | |
| JPS63281461A (ja) | 半導体装置 | |
| JPH0475352A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61220457A (ja) | 半導体装置の製造方法 | |
| JPH0277161A (ja) | 半導体装置及びその製造方法 |