JPS60223140A - 大規模集積回路の製造方法 - Google Patents
大規模集積回路の製造方法Info
- Publication number
- JPS60223140A JPS60223140A JP7997584A JP7997584A JPS60223140A JP S60223140 A JPS60223140 A JP S60223140A JP 7997584 A JP7997584 A JP 7997584A JP 7997584 A JP7997584 A JP 7997584A JP S60223140 A JPS60223140 A JP S60223140A
- Authority
- JP
- Japan
- Prior art keywords
- scale integrated
- integrated circuit
- gate
- functions
- large scale
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 230000008859 change Effects 0.000 abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 230000004075 alteration Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は大規模集積回路の製造方法の改良に関する。特
に、複数種の集積回路に一部の工程を共通にする製造方
法に関する。
に、複数種の集積回路に一部の工程を共通にする製造方
法に関する。
従来の大規模集積回路は、本来具備すべき機能を最小の
素子数と最短の配線長さおよび最小のチップ寸法によっ
て実現するように設計かつ製造されていたが、製造開始
されてから、さらに機能の追加および変更の要求が発生
すると素子の追加ならびに素子間配線の追加および変更
が必要となる。
素子数と最短の配線長さおよび最小のチップ寸法によっ
て実現するように設計かつ製造されていたが、製造開始
されてから、さらに機能の追加および変更の要求が発生
すると素子の追加ならびに素子間配線の追加および変更
が必要となる。
これらを実行する場合は、最初の製造工程である酸化お
よび拡散工程から修正を行わなくてはならない。したが
って、中途でその大規模集積回路の機能の追加ならびに
変更の必要が生じた場合には、製造工程の初期段階であ
る素子の酸化および拡散の工程を変更しなければならぬ
ことになり、これには多くの経費と長期にわたる設計変
更期間を要した。
よび拡散工程から修正を行わなくてはならない。したが
って、中途でその大規模集積回路の機能の追加ならびに
変更の必要が生じた場合には、製造工程の初期段階であ
る素子の酸化および拡散の工程を変更しなければならぬ
ことになり、これには多くの経費と長期にわたる設計変
更期間を要した。
本発明は、機能の追加があっても設計変更に要する期間
が短く、かつ経費が少なくてすむ大規模集積回路の製造
方法を提供することを目的とする。
が短く、かつ経費が少なくてすむ大規模集積回路の製造
方法を提供することを目的とする。
大規模集積回路の製造にさいして、酸化および拡散によ
り素子を形成する第一の工程において、その大規模集積
回路が具備すべき機能とは直接接続関係のない応用範囲
の広い複数個の集積回路を、その大規模集積回路のチッ
プの空き領域に設置することにより、機能の追加ならび
に変更の要求があった場合その回路を利用して、第二の
工程である金属電極を付着して形成された配線工程にお
ける、一部マスクの修正のみで上記の要求に対応するこ
とができる。このようにして大規模集積回路の設計変更
にともなう製造工程の変更を、上記第二の工程に限定で
き、製造期間の大幅短縮と、製造原価の削減を実現する
ことを特徴とする。
り素子を形成する第一の工程において、その大規模集積
回路が具備すべき機能とは直接接続関係のない応用範囲
の広い複数個の集積回路を、その大規模集積回路のチッ
プの空き領域に設置することにより、機能の追加ならび
に変更の要求があった場合その回路を利用して、第二の
工程である金属電極を付着して形成された配線工程にお
ける、一部マスクの修正のみで上記の要求に対応するこ
とができる。このようにして大規模集積回路の設計変更
にともなう製造工程の変更を、上記第二の工程に限定で
き、製造期間の大幅短縮と、製造原価の削減を実現する
ことを特徴とする。
［作用〕
本発明は大規模集積回路の製造工程が、長時間の製造期
間を要する第一工程である拡散および酸化による能受動
素子形成工程と、第二工程である素子間に金属電極を付
着して配線を形成する工程に分かれることに着目して、
本来具備すべき機能を実現する能受動素子および能受動
素子間配線群で構成される個別パターンの回路と、これ
とは別に、その回路とは無関係に、機能の追加ならびに
変更を想定した応用範囲の広い素子および素子間配線群
で構成される共通パターン回路を、そのチップの空き領
域に点在させることにより、機能の追加ならびに変更に
さいして、点在させた上記回路群を利用して、少なくと
も能受動素子形成工程の変更を回避し配線層以降の部分
修正で機能の追加ならびに変更を実現するものである。
間を要する第一工程である拡散および酸化による能受動
素子形成工程と、第二工程である素子間に金属電極を付
着して配線を形成する工程に分かれることに着目して、
本来具備すべき機能を実現する能受動素子および能受動
素子間配線群で構成される個別パターンの回路と、これ
とは別に、その回路とは無関係に、機能の追加ならびに
変更を想定した応用範囲の広い素子および素子間配線群
で構成される共通パターン回路を、そのチップの空き領
域に点在させることにより、機能の追加ならびに変更に
さいして、点在させた上記回路群を利用して、少なくと
も能受動素子形成工程の変更を回避し配線層以降の部分
修正で機能の追加ならびに変更を実現するものである。
次に本発明について図面を参照して詳細に説明する。本
発明の実施例を示す第１図において、１は大規模集積回
路、２は本来具備すべき入出力回路（パッド）、３は能
受動素子および配線で構成される回路、４は機能の追加
ならびに変更のための能受動素子および配線で構成され
る回路であり、５は入出力特殊回路である。
発明の実施例を示す第１図において、１は大規模集積回
路、２は本来具備すべき入出力回路（パッド）、３は能
受動素子および配線で構成される回路、４は機能の追加
ならびに変更のための能受動素子および配線で構成され
る回路であり、５は入出力特殊回路である。
従来、大規模集積回路は部分回路に分割して階層的に積
み上げる設計方式が取られ、部分回路のレイアウト結果
は矩形になることが多く、また大規模集積回路の外形は
矩形である制約から、無駄な空き領域が発生する。この
空き領域を利用することにより、チップ形状の拡大を招
くことなく、機能追加用素子４を点在させることができ
る。
み上げる設計方式が取られ、部分回路のレイアウト結果
は矩形になることが多く、また大規模集積回路の外形は
矩形である制約から、無駄な空き領域が発生する。この
空き領域を利用することにより、チップ形状の拡大を招
くことなく、機能追加用素子４を点在させることができ
る。
第２図ないし第５図はＮチャンネル金属酸化膜半導体型
集積回路（以下、Ｎｃｈ ＭＯ５集積回路という）の一
実施例であり、拡散１０、ポリシリ１１およびアルミ配
線９のうちアルミ配線９のマスクの変更のみで機能の追
加ならびに変更を実現する方法である。
集積回路（以下、Ｎｃｈ ＭＯ５集積回路という）の一
実施例であり、拡散１０、ポリシリ１１およびアルミ配
線９のうちアルミ配線９のマスクの変更のみで機能の追
加ならびに変更を実現する方法である。
一例として第２図のようにゲート６およびゲート７のみ
が必要な場合でも、そのレイアウトには第４図に示すよ
うにゲート８″をあらかじめ装着させておく。もし設計
変更によって第３図に示すようにゲート６とゲート７の
中間にゲート８を挿入する必要が生じた場合、第５図の
レイアウトに示すように拡散１０、ポリ２１月１のマス
クを変更することなく、アルミ配線部の９ａないし９ｄ
を変更して、機能の追加ならびに変更を実現することが
できる。
が必要な場合でも、そのレイアウトには第４図に示すよ
うにゲート８″をあらかじめ装着させておく。もし設計
変更によって第３図に示すようにゲート６とゲート７の
中間にゲート８を挿入する必要が生じた場合、第５図の
レイアウトに示すように拡散１０、ポリ２１月１のマス
クを変更することなく、アルミ配線部の９ａないし９ｄ
を変更して、機能の追加ならびに変更を実現することが
できる。
以上説明したように、本発明によれば、設計に長時間を
要する酸化および拡散の工程については、多種の回路に
ついて共通になるので、機能の追加その他設計変更に伴
う期間が短縮され、その経費が経済化される利点がある
。
要する酸化および拡散の工程については、多種の回路に
ついて共通になるので、機能の追加その他設計変更に伴
う期間が短縮され、その経費が経済化される利点がある
。
第１図は本発明の実施例による大規模集積回路の全体図
。 第２図は大規模集積回路の部分回路図。 第３図は機能追加後の部分回路図。 第４図は第２図に対応したレイアウト図で第１図の破線
部拡大図。 第５図は第３図に対応したレイアウト図で第１図の破線
部拡大図。 １・・・大規模集積回路、２・・・入出力回路（パッド
）、３・・・本来具備すべき回路、４・・・機能の追加
ならびに変更用の回路、５・・・機能の追加ならびに変
更用の入出力特殊回路、６．７・・・本来具備ずべき素
子のゲート回路。６’ 、？’・・・本来具備ずべき素
子のＮｃｈ ＭＯＳ ）ランジスタ回路、６″、７ ／
／ １１１１１１本来具備ずべき素子のＮｃｈ ＭＯＳ
レイアウト、８．８′、８″・・・機能を追加するた
めの素子、９・・・アルミ配線、１０・・・拡散、１１
・・・ポリシリ配線。 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝 鬼１ 匣 招 ２０ 、￥）３１２ ：： 一一−−−−−イー −−、−Ｊ・−仁一一一一４ 治４ 圏 尼５１２
。 第２図は大規模集積回路の部分回路図。 第３図は機能追加後の部分回路図。 第４図は第２図に対応したレイアウト図で第１図の破線
部拡大図。 第５図は第３図に対応したレイアウト図で第１図の破線
部拡大図。 １・・・大規模集積回路、２・・・入出力回路（パッド
）、３・・・本来具備すべき回路、４・・・機能の追加
ならびに変更用の回路、５・・・機能の追加ならびに変
更用の入出力特殊回路、６．７・・・本来具備ずべき素
子のゲート回路。６’ 、？’・・・本来具備ずべき素
子のＮｃｈ ＭＯＳ ）ランジスタ回路、６″、７ ／
／ １１１１１１本来具備ずべき素子のＮｃｈ ＭＯＳ
レイアウト、８．８′、８″・・・機能を追加するた
めの素子、９・・・アルミ配線、１０・・・拡散、１１
・・・ポリシリ配線。 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝 鬼１ 匣 招 ２０ 、￥）３１２ ：： 一一−−−−−イー −−、−Ｊ・−仁一一一一４ 治４ 圏 尼５１２
Claims (2)
- （１） 酸化および拡散により素子を形成する第一の工
程と、 この第一の工程により形成された素子間に金属電極を付
着して配線を形成する第二の工程とを含む第規模集積回
路の製造方法において、上記第一の工程は複数種類の集
積回路について共通のパターンで製造を行い、 上記第二の工程は複数種類の集積回路についてそれぞれ
個別のパターンで製造を行う ことを特徴とする大規模集積回路の製造方法。 - （２）共通のパターンは、複数種類のうちの現時量産す
る特定の種類については使用しない素子を多数含むパタ
ーンである特許請求の範囲第（１１項に記載の大規模集
積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7997584A JPS60223140A (ja) | 1984-04-19 | 1984-04-19 | 大規模集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7997584A JPS60223140A (ja) | 1984-04-19 | 1984-04-19 | 大規模集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60223140A true JPS60223140A (ja) | 1985-11-07 |
Family
ID=13705322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7997584A Pending JPS60223140A (ja) | 1984-04-19 | 1984-04-19 | 大規模集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60223140A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022163A (ja) * | 1988-06-13 | 1990-01-08 | Matsushita Electron Corp | マスタースライス方式半導体集積回路装置の製造方法 |
-
1984
- 1984-04-19 JP JP7997584A patent/JPS60223140A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022163A (ja) * | 1988-06-13 | 1990-01-08 | Matsushita Electron Corp | マスタースライス方式半導体集積回路装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6124250A (ja) | 半導体集積回路装置 | |
| JPS6114734A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS60223140A (ja) | 大規模集積回路の製造方法 | |
| US5945696A (en) | Silicon chip having mixed input/output slot structure | |
| JP2000091504A (ja) | 半導体集積回路及びそのレイアウト方法 | |
| US6780745B2 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| EP0347332A2 (en) | Method of forming semiconductor integrated circuit using master slice approach | |
| JP2901001B2 (ja) | Ｃａｄレイアウト方法 | |
| EP1009031B1 (en) | Semiconductor integrated circuit device and method of producing the same | |
| JP2002319665A (ja) | Ｃｍｏｓ型基本セル及びこれを使用した半導体集積回路の製造方法 | |
| JPH0542823B2 (ja) | ||
| JP2003347405A (ja) | 半導体装置 | |
| KR100339909B1 (ko) | 표준셀방식의집적회로 | |
| JP3544799B2 (ja) | レイアウト設計方法、露光用マスク及び半導体装置 | |
| JPH01152642A (ja) | 半導体集積回路 | |
| JPH05167048A (ja) | ゲートアレー | |
| JPS5860561A (ja) | 半導体集積回路装置 | |
| JPH07169838A (ja) | 半導体集積回路装置 | |
| JP2614844B2 (ja) | 半導体集積回路 | |
| US20040032008A1 (en) | Circuit configuration for setting the input resistance and the input capacitance of an integrated semiconductor circuit chip | |
| JPS6212664B2 (ja) | ||
| JPH06232376A (ja) | ゲートアレイのレイアウト構造 | |
| JPH03145762A (ja) | マスタースライス集積回路 | |
| JPH0461359A (ja) | １／０パッドセルの配置方法 | |
| JPH06120346A (ja) | 半導体集積回路チップの自動設計方法 |